JPH0513888A - 半導体発光装置およびその製造方法 - Google Patents
半導体発光装置およびその製造方法Info
- Publication number
- JPH0513888A JPH0513888A JP3167097A JP16709791A JPH0513888A JP H0513888 A JPH0513888 A JP H0513888A JP 3167097 A JP3167097 A JP 3167097A JP 16709791 A JP16709791 A JP 16709791A JP H0513888 A JPH0513888 A JP H0513888A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- semiconductor
- semi
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 高効率かつ高出力の動作が可能な半絶縁性埋
め込み構造の半導体発光装置およびその製造方法を提供
する。 【構成】 n−InP基板10上にn−InPバッファ
層2,活性層1およびp−InPクラッド層3を含むメ
サストライプを配置し、クラッド層3の厚みを薄くし
て、メサストライプの高さを低くする。このメサストラ
イプのうち、少なくとも活性層1を覆う高さまでメサス
トライプの上方は除いてメサ保護層4を設け、このメサ
保護層4の上に半絶縁性FeドープInP電流阻止層5
を設ける。メサストライプとメサ保護層4との接合面積
が小さくなるので、電流リーク経路が狭められる。
め込み構造の半導体発光装置およびその製造方法を提供
する。 【構成】 n−InP基板10上にn−InPバッファ
層2,活性層1およびp−InPクラッド層3を含むメ
サストライプを配置し、クラッド層3の厚みを薄くし
て、メサストライプの高さを低くする。このメサストラ
イプのうち、少なくとも活性層1を覆う高さまでメサス
トライプの上方は除いてメサ保護層4を設け、このメサ
保護層4の上に半絶縁性FeドープInP電流阻止層5
を設ける。メサストライプとメサ保護層4との接合面積
が小さくなるので、電流リーク経路が狭められる。
Description
【0001】
【産業上の利用分野】本発明は、光伝送用光源として重
要である、半導体発光装置、およびその製造方法に関す
るものである。
要である、半導体発光装置、およびその製造方法に関す
るものである。
【0002】
【従来の技術】この種の半導体発光装置の一例として、
半絶縁性InP結晶を埋め込み層とする埋め込み構造半
導体レーザは、素子容量が小さく、高速変調が可能とな
ることから、大容量光伝送用光源として重要視されてい
る。
半絶縁性InP結晶を埋め込み層とする埋め込み構造半
導体レーザは、素子容量が小さく、高速変調が可能とな
ることから、大容量光伝送用光源として重要視されてい
る。
【0003】半絶縁性InP結晶は、InPへFeをド
ーピングすることで得られる。一般に、Feは、InP
中において拡散しやすく、また、深い準位を形成し、そ
れが非発光再結合中心となる。このためFeをドーピン
グした結晶が、活性層に直接接するような構造の埋め込
み構造半導体レーザでは、Feが、活性層と埋め込み層
との境界においてパイルアップしたり、活性層中に拡散
し、非発光再結合中心を形成してしまう。この結果、し
きい値電流の増加,発光効率の低下、さらには、長期安
定動作を損なうなどの問題を引き起こすことになる。
ーピングすることで得られる。一般に、Feは、InP
中において拡散しやすく、また、深い準位を形成し、そ
れが非発光再結合中心となる。このためFeをドーピン
グした結晶が、活性層に直接接するような構造の埋め込
み構造半導体レーザでは、Feが、活性層と埋め込み層
との境界においてパイルアップしたり、活性層中に拡散
し、非発光再結合中心を形成してしまう。この結果、し
きい値電流の増加,発光効率の低下、さらには、長期安
定動作を損なうなどの問題を引き起こすことになる。
【0004】この問題点を解決するため、従来、図11
に示す如く、活性層の両側面にInPからなるメサ保護
層を形成し、これにより、活性層とFeをドーピングし
たInP層とを分離する方法が提案されている(特開昭
63−128786号)。
に示す如く、活性層の両側面にInPからなるメサ保護
層を形成し、これにより、活性層とFeをドーピングし
たInP層とを分離する方法が提案されている(特開昭
63−128786号)。
【0005】図11において、101はn型InP基
板、102はn型InPクラッド層、103はFeをド
ーピングした半絶縁性高抵抗InP電流阻止層、104
はInGaAsP活性層、105はp型InPクラッド
層、106はp型InGaAsPキャップ層、107は
活性層104の両側面に設けたメサ保護層、108はp
型電極、109はn型電極である。×印はメサ保護層1
07とp型InPクラッド層105との接合部分を示
す。
板、102はn型InPクラッド層、103はFeをド
ーピングした半絶縁性高抵抗InP電流阻止層、104
はInGaAsP活性層、105はp型InPクラッド
層、106はp型InGaAsPキャップ層、107は
活性層104の両側面に設けたメサ保護層、108はp
型電極、109はn型電極である。×印はメサ保護層1
07とp型InPクラッド層105との接合部分を示
す。
【0006】
【発明が解決しようとする課題】しかしながら、この方
法には、素子作製上、以下に述べるような問題点があっ
た。
法には、素子作製上、以下に述べるような問題点があっ
た。
【0007】メサストライプの側面にメサ保護層107
を形成しようとすると、ストライプ側面全面に結晶が成
長してしまう。このため、基板と素子上面とがメサ保護
層によって接続され、これが電流リーク経路となり、高
効率動作を阻む原因となる。
を形成しようとすると、ストライプ側面全面に結晶が成
長してしまう。このため、基板と素子上面とがメサ保護
層によって接続され、これが電流リーク経路となり、高
効率動作を阻む原因となる。
【0008】半絶縁性埋め込み構造の半導体レーザのよ
うに、素子容量低減のために、3μm程度の厚い埋め込
み層を必要とするレーザでは、メサストライプの高さが
高くなる。このため、図11に示す如く、メサ保護層1
07とストライプ内の活性層104の上部に位置するク
ラッド層105との接合面積が大となり、比較的大きな
電流リーク経路が形成されてしまう。
うに、素子容量低減のために、3μm程度の厚い埋め込
み層を必要とするレーザでは、メサストライプの高さが
高くなる。このため、図11に示す如く、メサ保護層1
07とストライプ内の活性層104の上部に位置するク
ラッド層105との接合面積が大となり、比較的大きな
電流リーク経路が形成されてしまう。
【0009】そこで、本発明の目的は、高効率かつ高出
力の動作が可能な半絶縁性埋め込み構造の半導体発光装
置およびその製造方法を提供することにある。
力の動作が可能な半絶縁性埋め込み構造の半導体発光装
置およびその製造方法を提供することにある。
【0010】
【課題を解決するための手段】このような目的を達成す
るために、本発明半導体発光装置は、第1の導電型を有
する(100)半導体基板と、該基板上に配置され、第
1の導電型を有するバッファ層、活性層、および第2の
導電型を有するクラッド層を少なくとも含み、メサスト
ライプ状に形成されたメサストライプと、該メサストラ
イプの両側面に配置され、FeをドーピングしたInP
半導体からなる半絶縁性高抵抗層とを有する半導体発光
装置において、前記クラッド層と接する前記半絶縁性高
抵抗層の境界の一部分が、(111)面からなる結晶面
で構成されており、前記半導体基板と前記半絶縁性高抵
抗層との間、および前記活性層と前記半絶縁性高抵抗層
との間に、それぞれ、両層を相互に分離する、第2の導
電型を有する半導体層からなるメサ保護層を配設し、お
よび前記半絶縁性高抵抗層の(111)面とクラッド層
との間には、前記メサ保護層が形成されないようにした
ことを特徴とする。
るために、本発明半導体発光装置は、第1の導電型を有
する(100)半導体基板と、該基板上に配置され、第
1の導電型を有するバッファ層、活性層、および第2の
導電型を有するクラッド層を少なくとも含み、メサスト
ライプ状に形成されたメサストライプと、該メサストラ
イプの両側面に配置され、FeをドーピングしたInP
半導体からなる半絶縁性高抵抗層とを有する半導体発光
装置において、前記クラッド層と接する前記半絶縁性高
抵抗層の境界の一部分が、(111)面からなる結晶面
で構成されており、前記半導体基板と前記半絶縁性高抵
抗層との間、および前記活性層と前記半絶縁性高抵抗層
との間に、それぞれ、両層を相互に分離する、第2の導
電型を有する半導体層からなるメサ保護層を配設し、お
よび前記半絶縁性高抵抗層の(111)面とクラッド層
との間には、前記メサ保護層が形成されないようにした
ことを特徴とする。
【0011】本発明半導体発光装置の他の形態は、前記
メサ保護層は、第2の導電型を有する導電性ブロック層
と、バンドギャップが前記活性層のバンドギャップより
大きく、かつInPのバンドギャップよりも小さい半導
体層とから成ることを特徴とする。
メサ保護層は、第2の導電型を有する導電性ブロック層
と、バンドギャップが前記活性層のバンドギャップより
大きく、かつInPのバンドギャップよりも小さい半導
体層とから成ることを特徴とする。
【0012】本発明製造方法は、第1の導電型を有する
半導体基板上に、少なくとも第1の導電型を有するクラ
ッド層、活性層、および第2の導電型を有するクラッド
層をこの順序に積層して積層体を形成する工程と、前記
積層体の上に所定の形状のマスクを形成する工程と、前
記マスクを介して、前記積層体を少なくとも前記活性層
までエッチングしてメサストライプを形成する工程と、
前記メサストライプの両側面を、Feをドーピングしな
い半導体層からなるメサ保護層によって、少なくとも前
記活性層を覆うように埋め込む工程と、Feをドーピン
グした半絶縁性高抵抗InP半導体層からなる電流阻止
層を前記メサストライプの上方を空所にしたまま、少な
くとも前記マスクの高さを越え、および所定の厚さに形
成する工程と、前記電流阻止層、および前記メサストラ
イプ上の半導体層上に、第2の導電型を有する半導体層
からなるクラッド層および電極層をこの順序に積層する
工程とを具えたことを特徴とする。
半導体基板上に、少なくとも第1の導電型を有するクラ
ッド層、活性層、および第2の導電型を有するクラッド
層をこの順序に積層して積層体を形成する工程と、前記
積層体の上に所定の形状のマスクを形成する工程と、前
記マスクを介して、前記積層体を少なくとも前記活性層
までエッチングしてメサストライプを形成する工程と、
前記メサストライプの両側面を、Feをドーピングしな
い半導体層からなるメサ保護層によって、少なくとも前
記活性層を覆うように埋め込む工程と、Feをドーピン
グした半絶縁性高抵抗InP半導体層からなる電流阻止
層を前記メサストライプの上方を空所にしたまま、少な
くとも前記マスクの高さを越え、および所定の厚さに形
成する工程と、前記電流阻止層、および前記メサストラ
イプ上の半導体層上に、第2の導電型を有する半導体層
からなるクラッド層および電極層をこの順序に積層する
工程とを具えたことを特徴とする。
【0013】
【作用】従来の半絶縁性埋め込み構造半導体レーザで
は、メサ保護層がメサストライプの全面に形成されるの
で、メサ保護層とp型InPとの接合面積が大きく、こ
れが電流リーク経路となり、高効率動作を阻んでいた。
これは、メサストライプの高さを、埋め込み層の厚さ相
当にするために生じる問題であった。
は、メサ保護層がメサストライプの全面に形成されるの
で、メサ保護層とp型InPとの接合面積が大きく、こ
れが電流リーク経路となり、高効率動作を阻んでいた。
これは、メサストライプの高さを、埋め込み層の厚さ相
当にするために生じる問題であった。
【0014】これに対して、本発明では、埋め込み層形
成時におけるメサストライプの高さを、メサ保護層の厚
み程度に低くし、メサストライプの両側面をメサ保護層
によって少なくとも活性層を覆うようにこの活性層の高
さの位置まで埋め込み、かかる後に、必要とする半絶縁
性電流阻止層を形成する工程を経て半導体発光装置を形
成とする。
成時におけるメサストライプの高さを、メサ保護層の厚
み程度に低くし、メサストライプの両側面をメサ保護層
によって少なくとも活性層を覆うようにこの活性層の高
さの位置まで埋め込み、かかる後に、必要とする半絶縁
性電流阻止層を形成する工程を経て半導体発光装置を形
成とする。
【0015】すなわち、本発明では、メサストライプの
高さをメサ保護層の厚さ程度に低くするために、メサス
トライプ内の活性層の上部に配置するクラッド層の厚み
を薄くする。これにより、メサストライプとメサ保護層
との接合面積を小さくすることができ、以て電流リーク
経路を極力狭めることが可能となる。
高さをメサ保護層の厚さ程度に低くするために、メサス
トライプ内の活性層の上部に配置するクラッド層の厚み
を薄くする。これにより、メサストライプとメサ保護層
との接合面積を小さくすることができ、以て電流リーク
経路を極力狭めることが可能となる。
【0016】さらにまた、本発明では、基板と反対の導
電性を有し空乏化しているInP半導体層からなる導電
性ブロック層を含むメサ保護層を、メサストライプの側
面のみならず、基板と半絶縁性埋め込み層との間にも両
者を分離する形で配置する。これにより、基板から埋め
込み層への電子(基板がn型基板の場合)、あるいは正
孔(基板がp基板の場合)の拡散を防ぐことができる。
この結果、半絶縁性結晶に電子と正孔が同時に注入する
ダブルインジェクションによる再結合電流の発生が抑え
られ、埋め込み層を通じてのリーク電流が低減し、高効
率動作が可能となる。このように、メサ保護層が、基板
から埋め込み層への電子、あるいは正孔の拡散を防ぐ機
能を兼ね備えた半絶縁性InP埋め込み構造半導体レー
ザは、従来なかった。
電性を有し空乏化しているInP半導体層からなる導電
性ブロック層を含むメサ保護層を、メサストライプの側
面のみならず、基板と半絶縁性埋め込み層との間にも両
者を分離する形で配置する。これにより、基板から埋め
込み層への電子(基板がn型基板の場合)、あるいは正
孔(基板がp基板の場合)の拡散を防ぐことができる。
この結果、半絶縁性結晶に電子と正孔が同時に注入する
ダブルインジェクションによる再結合電流の発生が抑え
られ、埋め込み層を通じてのリーク電流が低減し、高効
率動作が可能となる。このように、メサ保護層が、基板
から埋め込み層への電子、あるいは正孔の拡散を防ぐ機
能を兼ね備えた半絶縁性InP埋め込み構造半導体レー
ザは、従来なかった。
【0017】さらに、本発明の他の形態では、活性層の
側面にバンドギャップが活性層のバンドギャップよりも
大きく、かつInPのバンドギャップよりも小さいIn
GaAsPなどの半導体層を形成し、そのうえで先に述
べた導電性ブロック層を形成して両層によりメサ保護層
を構成する。これにより、活性層と活性層に直接接する
半導体層との屈折率差を小さくすることができ、活性層
幅が広くなっても、基本モード発振が可能となる。この
結果、半導体レーザの直列抵抗を低減でき、高出力動作
を行う上で有利となる。
側面にバンドギャップが活性層のバンドギャップよりも
大きく、かつInPのバンドギャップよりも小さいIn
GaAsPなどの半導体層を形成し、そのうえで先に述
べた導電性ブロック層を形成して両層によりメサ保護層
を構成する。これにより、活性層と活性層に直接接する
半導体層との屈折率差を小さくすることができ、活性層
幅が広くなっても、基本モード発振が可能となる。この
結果、半導体レーザの直列抵抗を低減でき、高出力動作
を行う上で有利となる。
【0018】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【0019】(実施例1)図1は、本発明の一実施例と
して、n型基板上にFeドープInP埋め込み構造を設
けた半導体レーザを示す断面図である。
して、n型基板上にFeドープInP埋め込み構造を設
けた半導体レーザを示す断面図である。
【0020】図1において、1は活性層であり、この活
性層1は、発光波長1.30μmに相当するInGaA
sP半導体結晶である。活性層1は、n型InP基板1
0上において、p型InPクラッド層2とn型InPバ
ッファ層3に上下から挟まれてメサストライプを形成し
ている。p型InPクラッド層2の上には、p型オーバ
ークラッド層6が設けられ、その上には、p型電極8と
良好なコンタクトが得られるように、p型InGaAs
Pからなる電極層7が設けられている。半絶縁性高抵抗
のFeドープInP電流阻止層5とn型InP基板10
との間には、メサストライプの両側面を覆うようにして
p型InPからなる、すなわちFeをドープしないメサ
保護層4が形成されており、これにより活性層1と電流
阻止層5とを分離している。ここで、メサストライプの
高さをメサ保護層4の厚さ程度に低く定める。n型電極
9はn型InP基板10の全面に配置され、およびp型
電極8は素子上面に配置されている。
性層1は、発光波長1.30μmに相当するInGaA
sP半導体結晶である。活性層1は、n型InP基板1
0上において、p型InPクラッド層2とn型InPバ
ッファ層3に上下から挟まれてメサストライプを形成し
ている。p型InPクラッド層2の上には、p型オーバ
ークラッド層6が設けられ、その上には、p型電極8と
良好なコンタクトが得られるように、p型InGaAs
Pからなる電極層7が設けられている。半絶縁性高抵抗
のFeドープInP電流阻止層5とn型InP基板10
との間には、メサストライプの両側面を覆うようにして
p型InPからなる、すなわちFeをドープしないメサ
保護層4が形成されており、これにより活性層1と電流
阻止層5とを分離している。ここで、メサストライプの
高さをメサ保護層4の厚さ程度に低く定める。n型電極
9はn型InP基板10の全面に配置され、およびp型
電極8は素子上面に配置されている。
【0021】図2〜図5に本実施例の半導体レーザの製
造工程の各段階において形成される製品の断面図を示
す。先ず、図2に示すように、(100)面n型InP
基板10(キャリア濃度2×1018cm-3)上に、Se
をドーパントとするn型InPバッファ層3(キャリア
濃度1×1018cm-3、厚さ1μm),発光波長1.3
0μmに相当するノンドープInGaAsP活性層1
(厚さ0.15μm),Znをドーパントとするp型I
nPクラッド層2(キャリア濃度3×1018cm-3、厚
さ0.2μm),発光波長1.30μmに相当するノン
ドープInGaAsPバッファ層12(厚さ0.1μ
m)を減圧有機金属気相成長法により形成したのち、S
iO2 膜11(厚さ0.1μm)からなる所定の形状の
マスクを用いて、高さ約0.6μm、幅約1.5μmの
メサストライプを形成する。
造工程の各段階において形成される製品の断面図を示
す。先ず、図2に示すように、(100)面n型InP
基板10(キャリア濃度2×1018cm-3)上に、Se
をドーパントとするn型InPバッファ層3(キャリア
濃度1×1018cm-3、厚さ1μm),発光波長1.3
0μmに相当するノンドープInGaAsP活性層1
(厚さ0.15μm),Znをドーパントとするp型I
nPクラッド層2(キャリア濃度3×1018cm-3、厚
さ0.2μm),発光波長1.30μmに相当するノン
ドープInGaAsPバッファ層12(厚さ0.1μ
m)を減圧有機金属気相成長法により形成したのち、S
iO2 膜11(厚さ0.1μm)からなる所定の形状の
マスクを用いて、高さ約0.6μm、幅約1.5μmの
メサストライプを形成する。
【0022】次に、メサストライプの両側面を、液相成
長法を用いて、Znをドーパントとするp型InPから
なるメサ保護層4(キャリア濃度3×1018cm-3、厚
さ0.3μm)によって埋め込む。その結果、図3に示
すように、活性層1の両側面は、メサ保護層4によって
完全に被覆される。
長法を用いて、Znをドーパントとするp型InPから
なるメサ保護層4(キャリア濃度3×1018cm-3、厚
さ0.3μm)によって埋め込む。その結果、図3に示
すように、活性層1の両側面は、メサ保護層4によって
完全に被覆される。
【0023】さらに、減圧有機金属気相成長法を用い
て、FeドープInP層を厚さ約3μmにわたって成長
させて図4に示すように電流阻止層5を形成する。この
とき、電流阻止層5と基板10との間は、メサ保護層4
によって分離されている。メサストライプの上方にはU
字型溝13が形成される。
て、FeドープInP層を厚さ約3μmにわたって成長
させて図4に示すように電流阻止層5を形成する。この
とき、電流阻止層5と基板10との間は、メサ保護層4
によって分離されている。メサストライプの上方にはU
字型溝13が形成される。
【0024】次に、SiO2 膜11、およびInGaA
sPバッファ層12を除去し、液相成長法によって、p
型InPオーバークラッド層6、およびp型InGaA
sP電極層7をこの順序に形成し、図5に示すように、
溝13を埋め込んで素子表面を平坦化する。なお、活性
層1上のp型InPオーバークラッド層6と接する半絶
縁性InP電流阻止層5の境界の一部分は、(111)
面からなる結晶面となっている。最後に、電極8および
9を形成し、さらに個々のレーザチップに切り出して、
図1に示したような構造の半導体レーザを得た。
sPバッファ層12を除去し、液相成長法によって、p
型InPオーバークラッド層6、およびp型InGaA
sP電極層7をこの順序に形成し、図5に示すように、
溝13を埋め込んで素子表面を平坦化する。なお、活性
層1上のp型InPオーバークラッド層6と接する半絶
縁性InP電流阻止層5の境界の一部分は、(111)
面からなる結晶面となっている。最後に、電極8および
9を形成し、さらに個々のレーザチップに切り出して、
図1に示したような構造の半導体レーザを得た。
【0025】このようにして製作された半導体レーザの
室温における特性は、発振しきい値電流12mA、外部
微分量子効率0.25mW/mA、最高出力40mWで
あった。しかもまた、本実施例では、注入電流の増加に
伴う効率の低下はほとんどみられなかった。
室温における特性は、発振しきい値電流12mA、外部
微分量子効率0.25mW/mA、最高出力40mWで
あった。しかもまた、本実施例では、注入電流の増加に
伴う効率の低下はほとんどみられなかった。
【0026】(実施例2)図6は、本発明の他の実施例
として、n型基板上にFeドープInP埋め込み構造を
設けた半導体レーザを示す断面図である。図6におい
て、図1と同様の個所には同一の符号を付すことにす
る。
として、n型基板上にFeドープInP埋め込み構造を
設けた半導体レーザを示す断面図である。図6におい
て、図1と同様の個所には同一の符号を付すことにす
る。
【0027】図6において、活性層1は、発光波長1.
30μmに相当するInGaAsP半導体結晶である。
この活性層1は、n型InP基板10上において、p型
InPクラッド層2とn型InPバッファ層3に上下か
ら挟まれてメサストライプを形成している。p型InP
クラッド層2の上には、p型InPオーバークラッド層
6が設けられ、その上には、p型電極8と良好なコンタ
クトが得られるように、p型InGaAsPからなる電
極層7が設けられている。活性層1と電流阻止層5との
間は、基板10上に設けた、発光波長1.1μmに相当
するInGaAsP半導体結晶からなる半導体層21に
よって分離されている。半絶縁性高抵抗のFeドープI
nP電流阻止層5と半導体層21との間には、p型In
Pからなる導電性ブロック層22が設けられている。本
例では、これら両層21と22とによりFeが意図的に
ドープされていないメサ保護層23を構成する。本例に
おいても、メサストライプの高さをメサ保護層23の厚
さ程度に低く定めておく。n型電極9はn型InP基板
10の全面に配設され、およびp型電極は素子上面に配
設されている。
30μmに相当するInGaAsP半導体結晶である。
この活性層1は、n型InP基板10上において、p型
InPクラッド層2とn型InPバッファ層3に上下か
ら挟まれてメサストライプを形成している。p型InP
クラッド層2の上には、p型InPオーバークラッド層
6が設けられ、その上には、p型電極8と良好なコンタ
クトが得られるように、p型InGaAsPからなる電
極層7が設けられている。活性層1と電流阻止層5との
間は、基板10上に設けた、発光波長1.1μmに相当
するInGaAsP半導体結晶からなる半導体層21に
よって分離されている。半絶縁性高抵抗のFeドープI
nP電流阻止層5と半導体層21との間には、p型In
Pからなる導電性ブロック層22が設けられている。本
例では、これら両層21と22とによりFeが意図的に
ドープされていないメサ保護層23を構成する。本例に
おいても、メサストライプの高さをメサ保護層23の厚
さ程度に低く定めておく。n型電極9はn型InP基板
10の全面に配設され、およびp型電極は素子上面に配
設されている。
【0028】図7〜図10に本実施例の半導体レーザの
製造工程の各段階において形成される製品の断面図を示
す。先ず、図7に示すように、(100)面n型InP
基板10(キャリア濃度2×1018cm-3)上に、Se
をドーパントとするn型InPバッファ層3(キャリア
濃度1×1018cm-3、厚さ1μm),発光波長1.3
0μmに相当するノンドープInGaAsP活性層1
(厚さ0.15μm),Znをドーパントとするp型I
nPクラッド層2(キャリア濃度3×1018cm-3、厚
さ0.2μm),発光波長1.30μmに相当するノン
ドープInGaAsPバッファ層12(厚さ0.1μ
m)を減圧有機金属気相成長法により形成したのち、S
iO2 膜11(厚さ0.1μm)からなる所定の形状の
マスクを用いて、高さ約0.6μm、幅約3μmのメサ
ストライプを形成する。
製造工程の各段階において形成される製品の断面図を示
す。先ず、図7に示すように、(100)面n型InP
基板10(キャリア濃度2×1018cm-3)上に、Se
をドーパントとするn型InPバッファ層3(キャリア
濃度1×1018cm-3、厚さ1μm),発光波長1.3
0μmに相当するノンドープInGaAsP活性層1
(厚さ0.15μm),Znをドーパントとするp型I
nPクラッド層2(キャリア濃度3×1018cm-3、厚
さ0.2μm),発光波長1.30μmに相当するノン
ドープInGaAsPバッファ層12(厚さ0.1μ
m)を減圧有機金属気相成長法により形成したのち、S
iO2 膜11(厚さ0.1μm)からなる所定の形状の
マスクを用いて、高さ約0.6μm、幅約3μmのメサ
ストライプを形成する。
【0029】次に、図8に示すように、メサストライプ
の両側面に、液相成長法を用いて、発光波長1.1μm
に相当するInGaAsP半導体層21を形成し、この
後にZnをドーパントとするp型InPからなる導電性
ブロック層22(キャリア濃度3×1018cm-3、厚さ
0.3μm)を形成し、両層21と22によってメサ保
護層23を構成する。このとき、活性層1の両側面は、
半導体層21によって完全に被覆される。ここで、半導
体層21を構成するInGaAsPはp型,n型あるい
はノンドープのいずれであってもよい。
の両側面に、液相成長法を用いて、発光波長1.1μm
に相当するInGaAsP半導体層21を形成し、この
後にZnをドーパントとするp型InPからなる導電性
ブロック層22(キャリア濃度3×1018cm-3、厚さ
0.3μm)を形成し、両層21と22によってメサ保
護層23を構成する。このとき、活性層1の両側面は、
半導体層21によって完全に被覆される。ここで、半導
体層21を構成するInGaAsPはp型,n型あるい
はノンドープのいずれであってもよい。
【0030】さらに、減圧有機金属気相成長法を用い
て、FeドープInP層を厚さ約3μmにわたって成長
させて、図9に示すように、電流阻止層5を形成する。
このとき、電流阻止層5と基板10との間は、メサ保護
層23によって分離されている。メサストライプの上方
にはU字型溝24が形成される。
て、FeドープInP層を厚さ約3μmにわたって成長
させて、図9に示すように、電流阻止層5を形成する。
このとき、電流阻止層5と基板10との間は、メサ保護
層23によって分離されている。メサストライプの上方
にはU字型溝24が形成される。
【0031】次に、SiO2 膜11、およびInGaA
sPバッファ層12を除去し、液相成長法によって、p
型InPオーバークラッド層6、およびp型InGaA
sP電極層7をこの順序に形成し、図5に示すように、
溝13を埋め込んで素子表面を平坦化する。なお、活性
層1上のp型InPオーバークラッド層6と接する半絶
縁性InP電流阻止層5の境界の一部分は(111)面
からなる結晶面となっている。最後に、電極8および9
を形成し、さらに個々のレーザチップに切り出して、図
6に示したような構造の半導体レーザを得た。
sPバッファ層12を除去し、液相成長法によって、p
型InPオーバークラッド層6、およびp型InGaA
sP電極層7をこの順序に形成し、図5に示すように、
溝13を埋め込んで素子表面を平坦化する。なお、活性
層1上のp型InPオーバークラッド層6と接する半絶
縁性InP電流阻止層5の境界の一部分は(111)面
からなる結晶面となっている。最後に、電極8および9
を形成し、さらに個々のレーザチップに切り出して、図
6に示したような構造の半導体レーザを得た。
【0032】このようにして製作された半導体レーザの
室温における特性は、発振しきい値電流18mA、外部
微分量子効率0.25mW/mA、最高出力60mWで
あり、本実施例においても、注入電流の増加に伴う効率
の低下はほとんどみられなかった。
室温における特性は、発振しきい値電流18mA、外部
微分量子効率0.25mW/mA、最高出力60mWで
あり、本実施例においても、注入電流の増加に伴う効率
の低下はほとんどみられなかった。
【0033】なお、本発明は上述した実施例にのみ限ら
れるものではなく、たとえば導電型をp型とn型とで互
いに入れ換えることもできる。
れるものではなく、たとえば導電型をp型とn型とで互
いに入れ換えることもできる。
【0034】
【発明の効果】以上述べてきたように、本発明によれ
ば、メサストライプの高さを低くすることで、メサスト
ライプ内において活性層の上部に位置するクラッド層と
メサ保護層との接合面積を小さくすることができる。こ
のため、メサ保護層を通じてのリーク電流の低減が可能
となった。しかもまた、本発明によれば、メサ保護層に
基板から半絶縁性埋め込み層への電子、あるいは正孔の
拡散を防ぐ機能をもたせることによって、半絶縁性埋め
込み層内におけるダブルインジェクションによる再結合
電流の発生が抑えられ、高効率かつ高出力動作が実現で
きた。さらに加えて、本発明によれば、活性層側面の半
導体層をInGaAsP半導体層とし、活性層との屈折
率差を小さくすることによって、メサストライプ幅を広
くとることが可能となり、直列抵抗の低減が図られ、以
て出力特性をさらに改善できた。
ば、メサストライプの高さを低くすることで、メサスト
ライプ内において活性層の上部に位置するクラッド層と
メサ保護層との接合面積を小さくすることができる。こ
のため、メサ保護層を通じてのリーク電流の低減が可能
となった。しかもまた、本発明によれば、メサ保護層に
基板から半絶縁性埋め込み層への電子、あるいは正孔の
拡散を防ぐ機能をもたせることによって、半絶縁性埋め
込み層内におけるダブルインジェクションによる再結合
電流の発生が抑えられ、高効率かつ高出力動作が実現で
きた。さらに加えて、本発明によれば、活性層側面の半
導体層をInGaAsP半導体層とし、活性層との屈折
率差を小さくすることによって、メサストライプ幅を広
くとることが可能となり、直列抵抗の低減が図られ、以
て出力特性をさらに改善できた。
【図1】本発明の一実施例であるFeドープInP埋め
込み構造半導体レーザの構造を示す断面図である。
込み構造半導体レーザの構造を示す断面図である。
【図2】実施例1の製造工程において形成される製品の
断面図である。
断面図である。
【図3】実施例1の製造工程において形成される製品の
断面図である。
断面図である。
【図4】実施例1の製造工程において形成される製品の
断面図である。
断面図である。
【図5】実施例1の製造工程において形成される製品の
断面図である。
断面図である。
【図6】本発明の他の実施例であるFeドープInP埋
め込み構造半導体レーザの構造を示す断面図である。
め込み構造半導体レーザの構造を示す断面図である。
【図7】実施例2の製造工程において形成される製品の
断面図である。
断面図である。
【図8】実施例2の製造工程において形成される製品の
断面図である。
断面図である。
【図9】実施例2の製造工程において形成される製品の
断面図である。
断面図である。
【図10】実施例2の製造工程において形成される製品
の断面図である。
の断面図である。
【図11】メサ保護層を有する、従来のFeドープIn
P埋め込み構造半導体レーザの例を示す断面図である。
P埋め込み構造半導体レーザの例を示す断面図である。
1 活性層
2 p−InPクラッド層
3 n−InPバッファ層
4 p−InPメサ保護層
5 半絶縁性FeドープInP電流阻止層
6 p−InPオーバークラッド層
7 p−InGaAsP電極層
8 p型電極
9 n型電極
10 n−InP基板
11 SiO2 膜
12 InGaAsPバッファ層
13 溝
21 InGaAsP層
22 p−InP導電性ブロック層
23 メサ保護層
24 溝
Claims (3)
- 【請求項1】 第1の導電型を有する(100)半導体
基板と、 該基板上に配置され、第1の導電型を有するバッファ
層、活性層、および第2の導電型を有するクラッド層を
少なくとも含み、メサストライプ状に形成されたメサス
トライプと、 該メサストライプの両側面に配置され、Feをドーピン
グしたInP半導体からなる半絶縁性高抵抗層とを有す
る半導体発光装置において、 前記クラッド層と接する前記半絶縁性高抵抗層の境界の
一部分が、(111)面からなる結晶面で構成されてお
り、 前記半導体基板と前記半絶縁性高抵抗層との間、および
前記活性層と前記半絶縁性高抵抗層との間に、それぞ
れ、両層を相互に分離する、第2の導電型を有する半導
体層からなるメサ保護層を配設し、および前記半絶縁性
高抵抗層の(111)面とクラッド層との間には、前記
メサ保護層が形成されないようにしたことを特徴とする
半導体発光装置。 - 【請求項2】 前記メサ保護層は、第2の導電型を有す
る導電性ブロック層と、バンドギャップが前記活性層の
バンドギャップより大きく、かつInPのバンドギャッ
プよりも小さい半導体層とから成ることを特徴とする請
求項1記載の半導体発光装置。 - 【請求項3】 第1の導電型を有する半導体基板上に、
少なくとも第1の導電型を有するクラッド層、活性層、
および第2の導電型を有するクラッド層をこの順序に積
層して積層体を形成する工程と、 前記積層体の上に所定の形状のマスクを形成する工程
と、 前記マスクを介して、前記積層体を少なくとも前記活性
層までエッチングしてメサストライプを形成する工程
と、 前記メサストライプの両側面を、Feをドーピングしな
い半導体層からなるメサ保護層によって、少なくとも前
記活性層を覆うように埋め込む工程と、 Feをドーピングした半絶縁性高抵抗InP半導体層か
らなる電流阻止層を前記メサストライプの上方を空所に
したまま、少なくとも前記マスクの高さを越え、および
所定の厚さに形成する工程と、 前記電流阻止層、および前記メサストライプ上の半導体
層上に、第2の導電型を有する半導体層からなるクラッ
ド層および電極層をこの順序に積層する工程とを具えた
ことを特徴とする半導体発光装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3167097A JPH0513888A (ja) | 1991-07-08 | 1991-07-08 | 半導体発光装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3167097A JPH0513888A (ja) | 1991-07-08 | 1991-07-08 | 半導体発光装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0513888A true JPH0513888A (ja) | 1993-01-22 |
Family
ID=15843372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3167097A Pending JPH0513888A (ja) | 1991-07-08 | 1991-07-08 | 半導体発光装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0513888A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452315A (en) * | 1993-06-30 | 1995-09-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser with semi-insulating current blocking layers |
-
1991
- 1991-07-08 JP JP3167097A patent/JPH0513888A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452315A (en) * | 1993-06-30 | 1995-09-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser with semi-insulating current blocking layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61164287A (ja) | 半導体レ−ザ | |
JPH0513888A (ja) | 半導体発光装置およびその製造方法 | |
JP2000353849A (ja) | 光半導体装置およびその製造方法 | |
JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
JPH05235481A (ja) | 半導体発光装置およびその製造方法 | |
JPS6237913B2 (ja) | ||
KR100320172B1 (ko) | 반도체레이저다이오드및그제조방법 | |
JPH07131116A (ja) | 半導体レーザ素子 | |
JPS641072B2 (ja) | ||
KR100366041B1 (ko) | 반도체레이저다이오드및그제조방법 | |
JPS61242091A (ja) | 半導体発光素子 | |
JPH0590700A (ja) | 半導体発光装置およびその製造方法 | |
KR100421335B1 (ko) | 레이저다이오드및그제조방법 | |
JPS6353718B2 (ja) | ||
JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 | |
JPH07120836B2 (ja) | 半導体レーザ | |
JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
JPH0513889A (ja) | 半導体発光装置およびその製造方法 | |
JPH0553316B2 (ja) | ||
JPH0715089A (ja) | 半導体発光装置およびその製造方法 | |
JPS59165479A (ja) | 半導体レ−ザおよびその製造方法 | |
JPH06302914A (ja) | 半導体発光装置およびその製造方法 | |
JPS622718B2 (ja) |