JPH06302914A - 半導体発光装置およびその製造方法 - Google Patents
半導体発光装置およびその製造方法Info
- Publication number
- JPH06302914A JPH06302914A JP8721593A JP8721593A JPH06302914A JP H06302914 A JPH06302914 A JP H06302914A JP 8721593 A JP8721593 A JP 8721593A JP 8721593 A JP8721593 A JP 8721593A JP H06302914 A JPH06302914 A JP H06302914A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa stripe
- semiconductor
- conductivity type
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 高抵抗層埋め込み構造半導体レーザの作製を
容易にすると共に長期安定動作を可能にする。 【構成】 基板１１上にメサストライプ１４（活性層
１，クラッド層２，バッファ層３で形成されている）を
形成し、メサストライプ１４の両側面に電流阻止層７が
配置されている。基板１１と電流阻止層７の間に半導体
多層膜２９（バッファ層４，５，６で形成されている）
を形成し、活性層１と半導体多層膜２９の間に、オーバ
ークラッド層９が備えられ、オーバークラッド層９の幅
は活性層１の幅より広い。
容易にすると共に長期安定動作を可能にする。 【構成】 基板１１上にメサストライプ１４（活性層
１，クラッド層２，バッファ層３で形成されている）を
形成し、メサストライプ１４の両側面に電流阻止層７が
配置されている。基板１１と電流阻止層７の間に半導体
多層膜２９（バッファ層４，５，６で形成されている）
を形成し、活性層１と半導体多層膜２９の間に、オーバ
ークラッド層９が備えられ、オーバークラッド層９の幅
は活性層１の幅より広い。
Description
【０００１】
【産業上の利用分野】本発明は、光伝送用光源として重
要である高抵抗層埋め込み構造半導体レーザでなる半導
体発光装置およびその製造方法に関するものである。
要である高抵抗層埋め込み構造半導体レーザでなる半導
体発光装置およびその製造方法に関するものである。
【０００２】
【従来の技術】半絶縁性高抵抗ＩｎＰ結晶を埋め込み層
とする高抵抗層埋め込み構造半導体レーザは、素子容量
が小さく、高速変調が可能となることから、大容量光伝
送用光源として重要視されている。
とする高抵抗層埋め込み構造半導体レーザは、素子容量
が小さく、高速変調が可能となることから、大容量光伝
送用光源として重要視されている。
【０００３】図３，図４は従来の高抵抗層埋め込み構造
半導体レーザの製造途中でのメサストライプを示してい
る。両図において０１は活性層、０２はバッファ層、０
３はクラッド層、０４は電極層、０５は基板、０６は埋
め込み層、０９はマスク、０１０は庇である。また０７
は異常成長部分、０８は溝であり、これらの部分０７，
０８は次に述べるように、不良部分である。
半導体レーザの製造途中でのメサストライプを示してい
る。両図において０１は活性層、０２はバッファ層、０
３はクラッド層、０４は電極層、０５は基板、０６は埋
め込み層、０９はマスク、０１０は庇である。また０７
は異常成長部分、０８は溝であり、これらの部分０７，
０８は次に述べるように、不良部分である。
【０００４】
【発明が解決しようとする課題】この高抵抗層埋め込み
構造半導体レーザには、素子構造上、また素子作製上、
以下に述べるようないくつかの問題点がある。
構造半導体レーザには、素子構造上、また素子作製上、
以下に述べるようないくつかの問題点がある。
【０００５】第１に、素子容量低減のため、３μｍ程度
の厚い埋め込み層０６を必要とする。このため、埋め込
み層形成時におけるメサストライプの高さもまた３μｍ
程度と高くなり、このような高いメサストライプの両わ
きを、半絶縁性高抵抗ＩｎＰ結晶の成長が容易である有
機金属気相成長法によって埋め込む場合、図３に示すよ
うな異常成長部分０７や溝０８が発生し、素子の平坦化
を実現することが困難である。このため、従来、メサス
トライプの形成工程において、図４に示すようなマスク
０９に庇０１０を設け、異常成長の発生を抑えていた。
（参考文献：真田達行ほかアプライドフィジックスレタ
ーズＶｏｌ．５１（１９８７）１０５４−１０５６）。
しかし、庇０１０の形成は、プロセスが複雑となるばか
りではなく、プロセス工程の途中において庇０１０が破
損すると、平坦化埋め込みができなくなり、素子作製歩
留まりを著しく損なうことになっていた。
の厚い埋め込み層０６を必要とする。このため、埋め込
み層形成時におけるメサストライプの高さもまた３μｍ
程度と高くなり、このような高いメサストライプの両わ
きを、半絶縁性高抵抗ＩｎＰ結晶の成長が容易である有
機金属気相成長法によって埋め込む場合、図３に示すよ
うな異常成長部分０７や溝０８が発生し、素子の平坦化
を実現することが困難である。このため、従来、メサス
トライプの形成工程において、図４に示すようなマスク
０９に庇０１０を設け、異常成長の発生を抑えていた。
（参考文献：真田達行ほかアプライドフィジックスレタ
ーズＶｏｌ．５１（１９８７）１０５４−１０５６）。
しかし、庇０１０の形成は、プロセスが複雑となるばか
りではなく、プロセス工程の途中において庇０１０が破
損すると、平坦化埋め込みができなくなり、素子作製歩
留まりを著しく損なうことになっていた。
【０００６】第２に、電流阻止層として用いられる半絶
縁性高抵抗ＩｎＰ結晶は、ＩｎＰにＦｅをドーピングす
ることで得られるが、ＦｅはＩｎＰ系半導体結晶中に比
較的拡散しやすく、また深い準位を形成し非発光再結合
中心となる。このため、ＦｅをドーピングしたＩｎＰ結
晶が活性層０１に直接接するような構造の半導体レーザ
では、Ｆｅが活性層中に拡散したり、あるいは、電流阻
止層形成時の再成長界面の一部となる活性層側面にＦｅ
がパイルアップする。この結果、高効率動作ならびに長
期安定動作が可能な素子が得られなかった。
縁性高抵抗ＩｎＰ結晶は、ＩｎＰにＦｅをドーピングす
ることで得られるが、ＦｅはＩｎＰ系半導体結晶中に比
較的拡散しやすく、また深い準位を形成し非発光再結合
中心となる。このため、ＦｅをドーピングしたＩｎＰ結
晶が活性層０１に直接接するような構造の半導体レーザ
では、Ｆｅが活性層中に拡散したり、あるいは、電流阻
止層形成時の再成長界面の一部となる活性層側面にＦｅ
がパイルアップする。この結果、高効率動作ならびに長
期安定動作が可能な素子が得られなかった。
【０００７】結局、従来の高抵抗層埋め込み構造半導体
レーザでは、活性層を含むメサストライプを先ず形成
し、その後、メサストライプの両わきに電流阻止層を平
坦化形成していた。この場合、素子容量低減のため埋め
込み層を厚くしようとすると、埋め込み層形成時におけ
るメサストライプの高さが高くなる。このような高いメ
サストライプの両わきを、半絶縁性結晶であるＦｅドー
プＩｎＰ結晶の成長が容易な有機金属気相成長法によっ
て平坦に埋め込もうとすると、選択成長用マスクに庇を
設ける必要が生じ、プロセス等が複雑となる。さらに、
埋め込み成長時における活性層側面へのＦｅのパイルア
ップや活性層内へのＦｅの拡散などにより、素子特性や
素子の長期安定動作が損なわれるといった問題があっ
た。
レーザでは、活性層を含むメサストライプを先ず形成
し、その後、メサストライプの両わきに電流阻止層を平
坦化形成していた。この場合、素子容量低減のため埋め
込み層を厚くしようとすると、埋め込み層形成時におけ
るメサストライプの高さが高くなる。このような高いメ
サストライプの両わきを、半絶縁性結晶であるＦｅドー
プＩｎＰ結晶の成長が容易な有機金属気相成長法によっ
て平坦に埋め込もうとすると、選択成長用マスクに庇を
設ける必要が生じ、プロセス等が複雑となる。さらに、
埋め込み成長時における活性層側面へのＦｅのパイルア
ップや活性層内へのＦｅの拡散などにより、素子特性や
素子の長期安定動作が損なわれるといった問題があっ
た。
【０００８】このため、高抵抗層埋め込み構造半導体レ
ーザの素子特性の向上や長期安定動作が可能な素子構
造、ならびに素子作製プロセスの開発が求められてい
た。
ーザの素子特性の向上や長期安定動作が可能な素子構
造、ならびに素子作製プロセスの開発が求められてい
た。
【０００９】本発明の目的は、素子の高効率動作、長期
安定動作が可能な半絶縁性高抵抗層埋め込み構造半導体
レーザ、ならびに素子の簡便な製造方法を提供すること
にある。
安定動作が可能な半絶縁性高抵抗層埋め込み構造半導体
レーザ、ならびに素子の簡便な製造方法を提供すること
にある。
【００１０】
【課題を解決するための手段】本発明による素子は、電
流阻止層部分において、半絶縁性高抵抗ＩｎＰ結晶と基
板の間に、ＩｎＰよりもバンドギャップが狭い半導体結
晶からなる半導体層を少なくとも２層含む半導体多層膜
を備え、該半導体多層膜と活性層の間が、基板と反対導
電型のオーバークラッド層によって隔てられ、かつ、基
板と反対導電型のオーバークラッド層の幅が、活性層幅
よりも広い構造であることを主要な特徴とする。
流阻止層部分において、半絶縁性高抵抗ＩｎＰ結晶と基
板の間に、ＩｎＰよりもバンドギャップが狭い半導体結
晶からなる半導体層を少なくとも２層含む半導体多層膜
を備え、該半導体多層膜と活性層の間が、基板と反対導
電型のオーバークラッド層によって隔てられ、かつ、基
板と反対導電型のオーバークラッド層の幅が、活性層幅
よりも広い構造であることを主要な特徴とする。
【００１１】
【作用】本発明では、活性領域のメサストライプを形成
する前に、活性層が形成された素子基板全面に半絶縁性
高抵抗層を形成する。そして電流注入領域に相当する場
所に溝を形成し、導電性クラッド層、ならびに電極層に
よって埋め込み、素子全体を平坦化するように電流注入
領域を成長する。
する前に、活性層が形成された素子基板全面に半絶縁性
高抵抗層を形成する。そして電流注入領域に相当する場
所に溝を形成し、導電性クラッド層、ならびに電極層に
よって埋め込み、素子全体を平坦化するように電流注入
領域を成長する。
【００１２】この素子製造方法およびこれによる素子構
造では、従来素子と異なり、メサストライプ側面への半
絶縁性高抵抗ＩｎＰ結晶の埋め込み成長が不要となり、
庇を備えたマスクの形成といった複雑なプロセスを必要
としない。また、この素子構造では、活性層は半絶縁性
高抵抗ＩｎＰ結晶と直接接することがないため、活性層
側面へのＦｅのパイルアップや活性層内へのＦｅの拡散
といった問題が回避される。
造では、従来素子と異なり、メサストライプ側面への半
絶縁性高抵抗ＩｎＰ結晶の埋め込み成長が不要となり、
庇を備えたマスクの形成といった複雑なプロセスを必要
としない。また、この素子構造では、活性層は半絶縁性
高抵抗ＩｎＰ結晶と直接接することがないため、活性層
側面へのＦｅのパイルアップや活性層内へのＦｅの拡散
といった問題が回避される。
【００１３】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１４】図１は、本発明の一実施例である、ｎ基板
を用いたＦｅドープＩｎＰ埋め込み構造半導体レーザの
構造図である。同図に示すように活性層１は、発光波長
１．５５μｍに相当するＩｎＧａＡｓＰ半導体結晶であ
る。活性層１は、ｎ−ＩｎＰ基板１１上の第１のメサス
トライプ１４内において、ｐ−ＩｎＰクラッド層２とｎ
−ＩｎＰバッファ層３に上下から挟まれている。
を用いたＦｅドープＩｎＰ埋め込み構造半導体レーザの
構造図である。同図に示すように活性層１は、発光波長
１．５５μｍに相当するＩｎＧａＡｓＰ半導体結晶であ
る。活性層１は、ｎ−ＩｎＰ基板１１上の第１のメサス
トライプ１４内において、ｐ−ＩｎＰクラッド層２とｎ
−ＩｎＰバッファ層３に上下から挟まれている。
【００１５】電流阻止層領域には、半絶縁性高抵抗Ｉｎ
Ｐ電流阻止層７が配置されており、該高抵抗ＩｎＰ電流
阻止層７とｎ−ＩｎＰバッファ層３の間には、活性層と
同一組成の結晶層からなるバッファ層４、ｐ−ＩｎＰバ
ッファ層５、およびＩｎＧａＡｓバッファ層６からなる
半導体多層膜２９が配置されている。
Ｐ電流阻止層７が配置されており、該高抵抗ＩｎＰ電流
阻止層７とｎ−ＩｎＰバッファ層３の間には、活性層と
同一組成の結晶層からなるバッファ層４、ｐ−ＩｎＰバ
ッファ層５、およびＩｎＧａＡｓバッファ層６からなる
半導体多層膜２９が配置されている。
【００１６】電流注入領域となるｐ−ＩｎＰオーバーク
ラッド層９とｐ−ＩｎＧａＡｓからなる電極層１０は、
第１の溝１５を埋め込む形で形成されており、活性層１
と半導体多層膜２９の間は、ｐ−ＩｎＰオーバークラッ
ド層９によって分離されている。また、半絶縁性高抵抗
ＩｎＰ電流阻止層７とｐ−ＩｎＰオーバークラッド層９
の間には、ｎ−ＩｎＰブロック層８が配置されている。
ラッド層９とｐ−ＩｎＧａＡｓからなる電極層１０は、
第１の溝１５を埋め込む形で形成されており、活性層１
と半導体多層膜２９の間は、ｐ−ＩｎＰオーバークラッ
ド層９によって分離されている。また、半絶縁性高抵抗
ＩｎＰ電流阻止層７とｐ−ＩｎＰオーバークラッド層９
の間には、ｎ−ＩｎＰブロック層８が配置されている。
【００１７】ｎ型電極１２は、基板裏面の全面に形成さ
れており、ｐ型電極１３は、素子上面に形成されてい
る。
れており、ｐ型電極１３は、素子上面に形成されてい
る。
【００１８】図２に、本実施例の製造工程の各段階にお
いて形成される本素子の断面図を示す。各図の工程を次
に説明する。
いて形成される本素子の断面図を示す。各図の工程を次
に説明する。
【００１９】図２（ａ）に示す工程では、先ず、（１０
０）面ｎ型ＩｎＰ基板１１（キャリア濃度２×１０18ｃ
ｍ-3）上に、Ｓｅをドーパントとするｎ−ＩｎＰバッフ
ァ層３（キャリア濃度１×１０18ｃｍ-3、厚さ０．２μ
ｍ）、発光波長１．５５μｍに相当するノンドープＩｎ
ＧａＡｓＰ活性層１（厚さ０．１５μｍ）、Ｚｎをドー
パントとするｐ−ＩｎＰクラッド層２（キャリア濃度１
×１０18ｃｍ-3、厚さ０．２μｍ）、ノンドープＩｎＧ
ａＡｓバッファ層６（厚さ約０．１μｍ）、半絶縁性高
抵抗ＩｎＰ電流阻止層７（厚さ約３．０μｍ）、および
Ｓｅをドーパントとするｎ−ＩｎＰブロック層８（キャ
リア濃度３×１０18ｃｍ-3、厚さ約０．３μｍ）を、減
圧有機金属気相成長法により、順次積層したのち、レジ
ストマスク１６を形成することで、ｎ−ＩｎＰブロック
層８の表面が露出した幅約１．５μｍの窓部１７を約
１．５μｍ間隔で２箇所、＜１１０＞方向に沿って形成
する。
０）面ｎ型ＩｎＰ基板１１（キャリア濃度２×１０18ｃ
ｍ-3）上に、Ｓｅをドーパントとするｎ−ＩｎＰバッフ
ァ層３（キャリア濃度１×１０18ｃｍ-3、厚さ０．２μ
ｍ）、発光波長１．５５μｍに相当するノンドープＩｎ
ＧａＡｓＰ活性層１（厚さ０．１５μｍ）、Ｚｎをドー
パントとするｐ−ＩｎＰクラッド層２（キャリア濃度１
×１０18ｃｍ-3、厚さ０．２μｍ）、ノンドープＩｎＧ
ａＡｓバッファ層６（厚さ約０．１μｍ）、半絶縁性高
抵抗ＩｎＰ電流阻止層７（厚さ約３．０μｍ）、および
Ｓｅをドーパントとするｎ−ＩｎＰブロック層８（キャ
リア濃度３×１０18ｃｍ-3、厚さ約０．３μｍ）を、減
圧有機金属気相成長法により、順次積層したのち、レジ
ストマスク１６を形成することで、ｎ−ＩｎＰブロック
層８の表面が露出した幅約１．５μｍの窓部１７を約
１．５μｍ間隔で２箇所、＜１１０＞方向に沿って形成
する。
【００２０】図２（ｂ）に示す工程では、レジストマス
ク１６をエッチング用マスクとして用い、塩酸系のエッ
チング液を用いてｎ−ＩｎＰブロック層８、およびＦｅ
ドープＩｎＰ電流阻止層７をエッチングし、引き続き、
硫酸系エッチング液により、ＩｎＧａＡｓバッファ層６
をエッチングする。これらにより、ｎ−ＩｎＰブロック
層１９、ＦｅドープＩｎＰ高抵抗層２０、およびＩｎＧ
ａＡｓバッファ層２１から構成される第２のメサストラ
イプ１８および該第２のメサストライプ１８の両側に配
置される第２の溝２４を形成する。
ク１６をエッチング用マスクとして用い、塩酸系のエッ
チング液を用いてｎ−ＩｎＰブロック層８、およびＦｅ
ドープＩｎＰ電流阻止層７をエッチングし、引き続き、
硫酸系エッチング液により、ＩｎＧａＡｓバッファ層６
をエッチングする。これらにより、ｎ−ＩｎＰブロック
層１９、ＦｅドープＩｎＰ高抵抗層２０、およびＩｎＧ
ａＡｓバッファ層２１から構成される第２のメサストラ
イプ１８および該第２のメサストライプ１８の両側に配
置される第２の溝２４を形成する。
【００２１】図２（ｃ）に示す工程では、該第２のメサ
ストライプ１８の頂上にあるレジストマスク２３を除去
する。
ストライプ１８の頂上にあるレジストマスク２３を除去
する。
【００２２】図２（ｄ）に示すように、この後、塩酸系
エッチング液によって、第２のメサストライプ内のｎ−
ＩｎＰブロック層１９、およびＦｅドープＩｎＰ高抵抗
層２０を除去するとともに、溝２４の底面に露出してい
たｐ−ＩｎＰクラッド層の一部２２をエッチングする。
これにより、ＩｎＧａＡｓバッファ層２１とｐ−ＩｎＰ
クラッド層２５からなる第３のメサストライプ２７、お
よび第３の溝３０を形成する。
エッチング液によって、第２のメサストライプ内のｎ−
ＩｎＰブロック層１９、およびＦｅドープＩｎＰ高抵抗
層２０を除去するとともに、溝２４の底面に露出してい
たｐ−ＩｎＰクラッド層の一部２２をエッチングする。
これにより、ＩｎＧａＡｓバッファ層２１とｐ−ＩｎＰ
クラッド層２５からなる第３のメサストライプ２７、お
よび第３の溝３０を形成する。
【００２３】図２（ｅ）に示すように、次に、電流阻止
層領域上のレジストマスク３１を除去する。そして、第
３のメサストライプ２７内のＩｎＧａＡｓバッファ層２
１と第３の溝３０の底面に露出した活性層の一部２６を
硫酸系のエッチング液でエッチングすることで、ｐ−Ｉ
ｎＰクラッド層２と活性層１から構成される第１のメサ
ストライプ１４、活性層組成の結晶からなるバッファ層
４、ｐ−ＩｎＰバッファ層５、およびＩｎＧａＡｓバッ
ファ層６で構成される半導体多層膜２９（図２
（ｄ））、および、第１の溝１５を形成する。
層領域上のレジストマスク３１を除去する。そして、第
３のメサストライプ２７内のＩｎＧａＡｓバッファ層２
１と第３の溝３０の底面に露出した活性層の一部２６を
硫酸系のエッチング液でエッチングすることで、ｐ−Ｉ
ｎＰクラッド層２と活性層１から構成される第１のメサ
ストライプ１４、活性層組成の結晶からなるバッファ層
４、ｐ−ＩｎＰバッファ層５、およびＩｎＧａＡｓバッ
ファ層６で構成される半導体多層膜２９（図２
（ｄ））、および、第１の溝１５を形成する。
【００２４】図２（ｆ）に示す工程では、第１の溝１５
を埋め込む形で、ｐ−ＩｎＰオーバークラッド層９（キ
ャリア濃度５×１０17ｃｍ-3）、ｐ−ＩｎＧａＡｓ電極
層１０（キャリア濃度５×１０18ｃｍ-3）を液相成長に
より形成し、素子全体を平坦化する。このとき、ｐ−Ｉ
ｎＰオーバークラッド層９の成長時には、活性層側面が
メルトバックされ、活性層側面のダメージ層が取り除か
れる。
を埋め込む形で、ｐ−ＩｎＰオーバークラッド層９（キ
ャリア濃度５×１０17ｃｍ-3）、ｐ−ＩｎＧａＡｓ電極
層１０（キャリア濃度５×１０18ｃｍ-3）を液相成長に
より形成し、素子全体を平坦化する。このとき、ｐ−Ｉ
ｎＰオーバークラッド層９の成長時には、活性層側面が
メルトバックされ、活性層側面のダメージ層が取り除か
れる。
【００２５】続いて、電極１２，１３を形成し、劈開に
より、共振器長が３００μｍになるように個々のレーザ
に切り出すことで、図１に示すような構造のレーザを得
た。
より、共振器長が３００μｍになるように個々のレーザ
に切り出すことで、図１に示すような構造のレーザを得
た。
【００２６】このようにして製作された半導体レーザの
室温における特性は、発振しきい値電流１５ｍＡ、最高
出力は、１０ｍＷであり、変調強度が３ｄＢ低下する遮
断周波数は、１３ＧＨｚであった。
室温における特性は、発振しきい値電流１５ｍＡ、最高
出力は、１０ｍＷであり、変調強度が３ｄＢ低下する遮
断周波数は、１３ＧＨｚであった。
【００２７】なお本実施例では、活性層としてＩｎＧａ
ＡｓＰ半導体層のみからなるものについて述べた。これ
に対して多重量子井戸構造や歪層超格子など複数の半導
体層から構成される活性層を備えた半導体レーザの場
合、さらには、回折格子を備えた半導体レーザの場合に
おいても、本実施例と同様な構造の高抵抗層埋め込み構
造半導体レーザを得ることができる。
ＡｓＰ半導体層のみからなるものについて述べた。これ
に対して多重量子井戸構造や歪層超格子など複数の半導
体層から構成される活性層を備えた半導体レーザの場
合、さらには、回折格子を備えた半導体レーザの場合に
おいても、本実施例と同様な構造の高抵抗層埋め込み構
造半導体レーザを得ることができる。
【００２８】
【発明の効果】以上述べてきたように、本発明では、高
抵抗層埋め込み構造半導体レーザを作製する際、半絶縁
性高抵抗層を素子基板全面に形成した後に、電流注入領
域に相当する領域に溝を形成し、しかるのちに液相成長
によって導電性クラッド層、ならびに電極層を埋め込み
形成した。この方法によって、従来厚い埋め込み層の形
成に必要であった、庇を備えたマスクの作製といったプ
ロセスが省略され、素子作製が容易になるとともに、素
子作製中における庇の破損といった問題がなくなり、素
子作製歩留まりも著しく向上した。
抵抗層埋め込み構造半導体レーザを作製する際、半絶縁
性高抵抗層を素子基板全面に形成した後に、電流注入領
域に相当する領域に溝を形成し、しかるのちに液相成長
によって導電性クラッド層、ならびに電極層を埋め込み
形成した。この方法によって、従来厚い埋め込み層の形
成に必要であった、庇を備えたマスクの作製といったプ
ロセスが省略され、素子作製が容易になるとともに、素
子作製中における庇の破損といった問題がなくなり、素
子作製歩留まりも著しく向上した。
【００２９】また、本発明では、活性層側面を液相成長
によって埋め込む際、活性層側面をメルトバックするこ
とで、高品質な埋め込み界面を形成し、素子の長期安定
動作を可能とした。
によって埋め込む際、活性層側面をメルトバックするこ
とで、高品質な埋め込み界面を形成し、素子の長期安定
動作を可能とした。
【図１】本発明の一実施例である半絶縁性高抵抗層埋め
込み構造半導体レーザを示す構成図。
込み構造半導体レーザを示す構成図。
【図２】実施例の製造工程の各段階において形成される
製品の断面を示す構成図。
製品の断面を示す構成図。
【図３】庇のないマスクでメサストライプの両側を埋め
込んだ場合の断面を示す構成図。
込んだ場合の断面を示す構成図。
【図４】平坦化埋め込み成長のために必要な庇を備えた
マスクを有するメサストライプを示す構成図。
マスクを有するメサストライプを示す構成図。
１ 活性層 ２ ｐ−ＩｎＰクラッド層 ３ ｎ−ＩｎＰバッファ層 ４ 活性層組成の結晶からなるバッファ層 ５ ｐ−ＩｎＰバッファ層 ６ ＩｎＧａＡｓバッファ層 ７ 半絶縁性高抵抗ＩｎＰ電流阻止層 ８ ｎ−ＩｎＰブロック層 ９ ｐ−ＩｎＰオーバークラッド層 １０ ｐ−ＩｎＧａＡｓ電極層 １１ ｎ−ＩｎＰ基板 １２ ｎ型電極 １３ ｐ型電極 １４ 第１のメサストライプ １５ 第１の溝 １６ レジストマスク １７ 窓部 １８ 第２のメサストライプ １９ 第２のメサストライプ内のｎ−ＩｎＰブロック層 ２０ 第２のメサストライプ内のＦｅドープＩｎＰ高抵
抗層 ２１ 第２のメサストライプ内のＩｎＧａＡｓバッファ
層 ２２ 第２の溝２４の底面に露出したｐ−ＩｎＰクラッ
ド層 ２３ 第２のメサストライプ上のレジストマスク ２４ 第２の溝 ２５ 第３のメサストライプ内のｐ−ＩｎＰクラッド層 ２６ 第３の溝３０の底面に露出した活性層 ２７ 第３のメサストライプ ２８ 第１の溝１５の底面に露出したｎ−ＩｎＰバッフ
ァ層 ２９ 半導体多層膜 ３０ 第３の溝 ３１ 電流阻止層領域上面に形成されたレジストマスク
抗層 ２１ 第２のメサストライプ内のＩｎＧａＡｓバッファ
層 ２２ 第２の溝２４の底面に露出したｐ−ＩｎＰクラッ
ド層 ２３ 第２のメサストライプ上のレジストマスク ２４ 第２の溝 ２５ 第３のメサストライプ内のｐ−ＩｎＰクラッド層 ２６ 第３の溝３０の底面に露出した活性層 ２７ 第３のメサストライプ ２８ 第１の溝１５の底面に露出したｎ−ＩｎＰバッフ
ァ層 ２９ 半導体多層膜 ３０ 第３の溝 ３１ 電流阻止層領域上面に形成されたレジストマスク
Claims (2)
- 【請求項１】 第１の導電型を有する半導体基板と、 前記半導体基板上に配置され、第１の導電型を有するバ
ッファ層，活性層および第２の導電型を有するクラッド
層を少なくとも含み、ストライプ状に形成された活性領
域のメサストライプと、 半絶縁性高抵抗層を少なくとも有し、前記メサストライ
プの両側面に配置される電流阻止層を備えた半導体発光
装置において、 前記電流阻止層内の半絶縁性高抵抗層と前記半導体基板
の間に、前記クラッド層と異なる半導体結晶からなる半
導体層を少なくとも２つ含む半導体多層膜を備え、 前記半導体多層膜と前記活性層の間が、第２の導電型を
有するオーバークラッド層により隔てられており、この
オーバークラッド層の幅が活性層の幅よりも広いことを
特徴とする半導体発光装置。 - 【請求項２】 （１）第１の導電型を有する半導体基板
上に、少なくとも第１の導電型を有するバッファ層，活
性層，第２の導電型を有するクラッド層，クラッド層と
異なる半導体結晶からなるバッファ層，および半絶縁性
高抵抗半導体層を、この順序に積層して積層体を形成す
る工程と、 （２）前記積層体上に、所定の形状のマスクを形成する
工程と、 （３）前記マスクを介して、前記クラッド層と異なる半
導体結晶からなるバッファ層までエッチングし、メサス
トライプおよびメサストライプの両側に配置される二つ
溝を形成する工程と、 （４）前記メサストライプ上に配置されるマスクを除去
する工程と、 （５）前記メサストライプ内の半絶縁性高抵抗層、およ
び前記溝の底面に露出している第２の導電型を有するバ
ッファ層を除去し、クラッド層と異なる半導体結晶から
なるバッファ層をその頂上に備えたメサストライプ、お
よびメサストライプの両側に配置される二つの溝を形成
する工程と、 （６）前記メサストライプの頂上に配置されたクラッド
層と異なる半導体結晶からなるバッファ層、および前記
溝の底面に露出した活性層の一部を除去し、活性層領域
を形成する工程と、 （７）前記電流阻止層領域上のマスクを除去する工程
と、 （８）前記溝内に、第２の導電型を有するオーバークラ
ッド層と第２の導電型を有する電極層を形成し、素子全
体を平坦化する工程 を備えたことを特徴とする半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8721593A JPH06302914A (ja) | 1993-04-14 | 1993-04-14 | 半導体発光装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8721593A JPH06302914A (ja) | 1993-04-14 | 1993-04-14 | 半導体発光装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302914A true JPH06302914A (ja) | 1994-10-28 |
Family
ID=13908706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8721593A Withdrawn JPH06302914A (ja) | 1993-04-14 | 1993-04-14 | 半導体発光装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134820A (ja) * | 2000-10-27 | 2002-05-10 | Oki Electric Ind Co Ltd | 半導体レーザ |
-
1993
- 1993-04-14 JP JP8721593A patent/JPH06302914A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134820A (ja) * | 2000-10-27 | 2002-05-10 | Oki Electric Ind Co Ltd | 半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1750336B1 (en) | Semiconductor optical device and a method of fabricating the same | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH06302914A (ja) | 半導体発光装置およびその製造方法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JPH0983077A (ja) | 半導体光装置 | |
| JPS6124839B2 (ja) | ||
| JPH05160506A (ja) | 半導体レーザおよびその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JPS6237913B2 (ja) | ||
| JPH05175599A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0590700A (ja) | 半導体発光装置およびその製造方法 | |
| JPH0837344A (ja) | 半導体レーザ型光増幅器 | |
| JPH05235481A (ja) | 半導体発光装置およびその製造方法 | |
| JPS6244440B2 (ja) | ||
| JPH06164052A (ja) | 半導体発光装置およびその製造方法 | |
| JPS641072B2 (ja) | ||
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0715089A (ja) | 半導体発光装置およびその製造方法 | |
| JPS6237914B2 (ja) | ||
| JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH05145182A (ja) | 端面窓構造付き半導体レーザ装置の製造方法 | |
| JPS641073B2 (ja) | ||
| JPS61247084A (ja) | 埋め込みヘテロ構造半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |