JPS59165479A - 半導体レ−ザおよびその製造方法 - Google Patents
半導体レ−ザおよびその製造方法Info
- Publication number
- JPS59165479A JPS59165479A JP3986083A JP3986083A JPS59165479A JP S59165479 A JPS59165479 A JP S59165479A JP 3986083 A JP3986083 A JP 3986083A JP 3986083 A JP3986083 A JP 3986083A JP S59165479 A JPS59165479 A JP S59165479A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current block
- inp
- current blocking
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は活性層の周囲を活性層よシもエネルギーギャッ
プが大きく、屈折率が小さな半導体材料で埋め込んだ埋
め込みへテロ構造の半導体レーザ、特に電流ブロック層
が適切に形成され、製造歩留シの大幅に向上した半導体
レーザを製造する方法に関する。
プが大きく、屈折率が小さな半導体材料で埋め込んだ埋
め込みへテロ構造の半導体レーザ、特に電流ブロック層
が適切に形成され、製造歩留シの大幅に向上した半導体
レーザを製造する方法に関する。
埋め込みへテロ構造半導体レーザ（以下ＢＨ−ＬＤと略
す。）は低い発振しまい値電流、安定化された発振横モ
ード、高温動作可能などの優れた特性を有しているため
、光フアイバ通信用光源として注目を集めている。本願
の発明者らは、特願昭５６−１６６６６６によね、２本
のほぼ平行な溝と、これらの溝によってはさまれて形成
されたＢＨ−ＬＤを出願した。このＢ’Ｈ−ＬＤは、発
光再結合する活性層を含むメサストライプの周囲で確実
に電流ブロック層が形成できる。したがって温度特性に
優れ、メサの両わきにもエネルギーギャップの小さなＩ
ｎＧａＡｓＰ層を含んでいるために電流ブロック層構造
が改良され、製造歩留シもよいという特徴を有している
。
す。）は低い発振しまい値電流、安定化された発振横モ
ード、高温動作可能などの優れた特性を有しているため
、光フアイバ通信用光源として注目を集めている。本願
の発明者らは、特願昭５６−１６６６６６によね、２本
のほぼ平行な溝と、これらの溝によってはさまれて形成
されたＢＨ−ＬＤを出願した。このＢ’Ｈ−ＬＤは、発
光再結合する活性層を含むメサストライプの周囲で確実
に電流ブロック層が形成できる。したがって温度特性に
優れ、メサの両わきにもエネルギーギャップの小さなＩ
ｎＧａＡｓＰ層を含んでいるために電流ブロック層構造
が改良され、製造歩留シもよいという特徴を有している
。
この構造のＢＨ−ＬＤにおいてはメサストライプをはさ
んでいる溝での電流ブロック層の出来具合いが特性に大
きな影響を与える。本願の発明者らが実際に製作したＩ
ｎＧａＡｓＰ ／ ＩｎＰ系のＢＨ−ＬＤにおいてはメ
サ側面での成長速度が十分に速いこと、そして溝の幅が
１０μｍ程度と小さいことから、はじめに成長するＰ、
＝ＩｎＰ電流ブロック層はちょうど溝の底から、溝を埋
めるように成長しはじめる。したがって成長開始温度や
成長メルトの過飽和度等を適当な成長条件に設定するこ
とによシ所望の形状の電流ブロック層を形成できる。本
願の発明者らはこの構造のＢＨ−ＬＤにおいて、発振波
長１．３μｍのもので、室温ＣＷでの発振しまい値電流
１５血へ微分量子効率５０〜６０チ、室温付近での特性
温度Ｔ’ｏとして８０に程度のＢＨ−ＬＤを再現性よく
得た。
んでいる溝での電流ブロック層の出来具合いが特性に大
きな影響を与える。本願の発明者らが実際に製作したＩ
ｎＧａＡｓＰ ／ ＩｎＰ系のＢＨ−ＬＤにおいてはメ
サ側面での成長速度が十分に速いこと、そして溝の幅が
１０μｍ程度と小さいことから、はじめに成長するＰ、
＝ＩｎＰ電流ブロック層はちょうど溝の底から、溝を埋
めるように成長しはじめる。したがって成長開始温度や
成長メルトの過飽和度等を適当な成長条件に設定するこ
とによシ所望の形状の電流ブロック層を形成できる。本
願の発明者らはこの構造のＢＨ−ＬＤにおいて、発振波
長１．３μｍのもので、室温ＣＷでの発振しまい値電流
１５血へ微分量子効率５０〜６０チ、室温付近での特性
温度Ｔ’ｏとして８０に程度のＢＨ−ＬＤを再現性よく
得た。
しかしながらとのＢＨＬＬＤでは前述のごとく、溝内部
での電流ブロック層の成長のしかだがレーザの特性に大
きな影響をもち、はじめの電流ブロック層の形成の際の
メルトのぬれの良し悪しがかなシきいてくる。結晶成長
を行なう場合のカーボンボートの状態や、成長雰囲気ガ
スの状態によって、この１メルトのぬれ”が悪いことが
時として起こった。はじめの電流ブロック層が十分に所
望の形状に形成されないと、続（ｎ −ＩｎＰ′Ｒｉ；
流ブロック層も溝の肩口で途切れだシして、ＬＤの十分
な性能が得られなくなってしまうという欠点があった０ ところではじめに積層させる半導体層のぬれが悪い場合
、メサ側面には十分に厚く成長するが、溝の低部では薄
くなってしまう。この上に別の半導体層を成長させると
、こんどはくほんだ部分での成長が最も速くすすみ、肩
口で薄く成長する。
での電流ブロック層の成長のしかだがレーザの特性に大
きな影響をもち、はじめの電流ブロック層の形成の際の
メルトのぬれの良し悪しがかなシきいてくる。結晶成長
を行なう場合のカーボンボートの状態や、成長雰囲気ガ
スの状態によって、この１メルトのぬれ”が悪いことが
時として起こった。はじめの電流ブロック層が十分に所
望の形状に形成されないと、続（ｎ −ＩｎＰ′Ｒｉ；
流ブロック層も溝の肩口で途切れだシして、ＬＤの十分
な性能が得られなくなってしまうという欠点があった０ ところではじめに積層させる半導体層のぬれが悪い場合
、メサ側面には十分に厚く成長するが、溝の低部では薄
くなってしまう。この上に別の半導体層を成長させると
、こんどはくほんだ部分での成長が最も速くすすみ、肩
口で薄く成長する。
またはじめの半導体層が正常に積層した場合には、続い
て積層させる半導体層は、はじめの半導体層表面全体に
わたって比較的均一に積層する傾向が強く、溝内部では
それほど厚く成長しない。すなわち上記いずれの場合で
も全体としてみると、はぼ所望の形状の半導体層を得る
ことができる。本発明者はこの現象を思い出し本発明に
至ったものである。
て積層させる半導体層は、はじめの半導体層表面全体に
わたって比較的均一に積層する傾向が強く、溝内部では
それほど厚く成長しない。すなわち上記いずれの場合で
も全体としてみると、はぼ所望の形状の半導体層を得る
ことができる。本発明者はこの現象を思い出し本発明に
至ったものである。
本発明の目的は、電流ブロック層が適切に所望の形状に
形成でき、製造歩留υの向上したＢ’Ｈ−ＬＤを提供す
ることにある。
形成でき、製造歩留υの向上したＢ’Ｈ−ＬＤを提供す
ることにある。
多層構造に形成されたメサストライプと、メサストライ
プ上部を除いた部分に積層された第２導電型半導体電流
ブロック層及び第１導電型半導体電流ブロック層と、前
記第１電流ブロック層及び、メサストライプ上部を覆っ
て形成された埋め込み層とを第１導電型半導体基板に備
えている埋め込み構造の半導体レーザにおいて、前記第
２導電型半導体電流ブロック層が２層以上の多層積層構
造となっている点に特徴がある。
プ上部を除いた部分に積層された第２導電型半導体電流
ブロック層及び第１導電型半導体電流ブロック層と、前
記第１電流ブロック層及び、メサストライプ上部を覆っ
て形成された埋め込み層とを第１導電型半導体基板に備
えている埋め込み構造の半導体レーザにおいて、前記第
２導電型半導体電流ブロック層が２層以上の多層積層構
造となっている点に特徴がある。
本発明の目的は、したがって、電流ブロック層が適切に
所望形状に形成でき、製造歩留りの向上したＢＨ−ＬＤ
を提供することにある。
所望形状に形成でき、製造歩留りの向上したＢＨ−ＬＤ
を提供することにある。
また、本発明の製造方法は、第１尋電型半導体上に少な
くとも活性層を含む半導体多層膜を積層させた多層膜構
造半導体ウェファに、前記活性層よりも深く形成された
２本の平行な溝によってはさまれだメサストライプを形
成し、このメサストライプを埋め込み成長して構成され
る埋め込み構造の半導体レーザの製造方法において、前
記メサストライプ部分を除いて第２導電型半導体電流ブ
ロック層、第１導電型半導体電流ブロック層を積層する
工程で、前記第２導電型半導体電流ブロック層を少なく
とも２段階にわたって積層形成する点に特徴がある。こ
の発明によればＢＨ−ＬＤにおいて、メサストライプと
溝とを有する半導体ウェファにはじめに積層させる電流
ブロック層を２段階にわたって積層するので前述した様
な、成長メルトのぬれの悪さによる特性の著るしい劣化
を防ぐことができる。カーボンボートや成長雰囲気等、
液相成長炉の状態によらず所望の電流ブロック層が形成
できるので、ＢＨ−ＬＤの特性上の再現性、製造の歩留
υが大幅に向上する特徴がある。
くとも活性層を含む半導体多層膜を積層させた多層膜構
造半導体ウェファに、前記活性層よりも深く形成された
２本の平行な溝によってはさまれだメサストライプを形
成し、このメサストライプを埋め込み成長して構成され
る埋め込み構造の半導体レーザの製造方法において、前
記メサストライプ部分を除いて第２導電型半導体電流ブ
ロック層、第１導電型半導体電流ブロック層を積層する
工程で、前記第２導電型半導体電流ブロック層を少なく
とも２段階にわたって積層形成する点に特徴がある。こ
の発明によればＢＨ−ＬＤにおいて、メサストライプと
溝とを有する半導体ウェファにはじめに積層させる電流
ブロック層を２段階にわたって積層するので前述した様
な、成長メルトのぬれの悪さによる特性の著るしい劣化
を防ぐことができる。カーボンボートや成長雰囲気等、
液相成長炉の状態によらず所望の電流ブロック層が形成
できるので、ＢＨ−ＬＤの特性上の再現性、製造の歩留
υが大幅に向上する特徴がある。
以下図面を用いて本発明をよシ詳細に説明する。
第１図（ａ）、 （ｂ）は本発明の詳細な説明するため
のものであシ、メサストライプをはさむ溝付近での半導
体層の積層の様子を示している。第１図（ａ）は、はじ
めに積層する半導体層（電流ブロック層）の成長メルト
のぬれが不十分な場合、第１図（ｂ）は十分な場合であ
）、いずれもメサ構造ＩｎＰ基板１上にＩｎＰを積層す
る場合で示す。メサ構造ＩｎＰ基板１は＜ ｉｏｏ＞面
方位を有するＩｎＰ基板に＜ ０１１ ＞方向に平行に
メサストライプ４、溝５を形成する。図には一方の溝付
近のみの成長の様子を示している。、まず第１図（ａ）
に示すように、第１のＩｎＰ層２がメルトぬれの悪い状
態で積層すると、第１のＩｎＰ成長層２はメサストライ
プ４の側面からの成長が速く、溝５の底付近では成長が
遅い。この第１のＩｎＰ層２め上にあらたに第２のＩｎ
Ｐ層３をエピタキシャル成長させると、メルトの過飽和
度が特に大きくなければ深い谷の部分での成長が速く、
谷を埋めるように成長する傾向を示す。とのときメサス
トライプ４と反対側のエツチング・エツジ６付近で途切
れて成長する傾向になるが、ＢＨ，−ＬＤの作製上は問
題ない。次に、はじめに積層する半導体層の成長メルト
ぬれが十分な場合について、ＩＸ １図（ｂ）を用いて
説明する。この場合には第１のＩｎＰ成長層２は溝５の
底部から成長を開始する傾向があシ、溝５を埋めていく
ように、底部で厚い三日月形に成長する。メサストライ
プ４を深さ３μｍ１溝５の幅を８μｍ程度にとるとき、
溝５の中央部で１．０〜１．２μｍ程度積層させれば１
３Ｈ−ＬＤの作製に適している。続いて第２のＩｎＰ成
長層３をエピタキシャル成長させると、この場合には成
長を開始する第１のＩｎＰ成長層２の表面が比較的ゆる
やかな曲率をもった形状となっているために第２のＩｎ
Ｐ成長層３は特に谷の部分で厚く成長せず、全体に比較
的均一な厚さで成長する傾向がある。第１図（ａ）ｔ
（ｂ）ともに全体としてみると、第１．第２のＩｎＰ層
ははじめの成長層のメルトぬれの状態に無関係に、Ｂ
Ｈ−Ｌ Ｄの電流ブロック層として適切な形状を示すこ
とになる。上述のようにＢＨＬＬＤにおけるはじめに成
長させる電流ブロック層を２段階にわたって積層させる
ことにより、カーボンボートの状態のわずかな変化や、
成長雰囲気等に大きく左右されることなく所望の電流ブ
ロック層形状を得ることができる。
のものであシ、メサストライプをはさむ溝付近での半導
体層の積層の様子を示している。第１図（ａ）は、はじ
めに積層する半導体層（電流ブロック層）の成長メルト
のぬれが不十分な場合、第１図（ｂ）は十分な場合であ
）、いずれもメサ構造ＩｎＰ基板１上にＩｎＰを積層す
る場合で示す。メサ構造ＩｎＰ基板１は＜ ｉｏｏ＞面
方位を有するＩｎＰ基板に＜ ０１１ ＞方向に平行に
メサストライプ４、溝５を形成する。図には一方の溝付
近のみの成長の様子を示している。、まず第１図（ａ）
に示すように、第１のＩｎＰ層２がメルトぬれの悪い状
態で積層すると、第１のＩｎＰ成長層２はメサストライ
プ４の側面からの成長が速く、溝５の底付近では成長が
遅い。この第１のＩｎＰ層２め上にあらたに第２のＩｎ
Ｐ層３をエピタキシャル成長させると、メルトの過飽和
度が特に大きくなければ深い谷の部分での成長が速く、
谷を埋めるように成長する傾向を示す。とのときメサス
トライプ４と反対側のエツチング・エツジ６付近で途切
れて成長する傾向になるが、ＢＨ，−ＬＤの作製上は問
題ない。次に、はじめに積層する半導体層の成長メルト
ぬれが十分な場合について、ＩＸ １図（ｂ）を用いて
説明する。この場合には第１のＩｎＰ成長層２は溝５の
底部から成長を開始する傾向があシ、溝５を埋めていく
ように、底部で厚い三日月形に成長する。メサストライ
プ４を深さ３μｍ１溝５の幅を８μｍ程度にとるとき、
溝５の中央部で１．０〜１．２μｍ程度積層させれば１
３Ｈ−ＬＤの作製に適している。続いて第２のＩｎＰ成
長層３をエピタキシャル成長させると、この場合には成
長を開始する第１のＩｎＰ成長層２の表面が比較的ゆる
やかな曲率をもった形状となっているために第２のＩｎ
Ｐ成長層３は特に谷の部分で厚く成長せず、全体に比較
的均一な厚さで成長する傾向がある。第１図（ａ）ｔ
（ｂ）ともに全体としてみると、第１．第２のＩｎＰ層
ははじめの成長層のメルトぬれの状態に無関係に、Ｂ
Ｈ−Ｌ Ｄの電流ブロック層として適切な形状を示すこ
とになる。上述のようにＢＨＬＬＤにおけるはじめに成
長させる電流ブロック層を２段階にわたって積層させる
ことにより、カーボンボートの状態のわずかな変化や、
成長雰囲気等に大きく左右されることなく所望の電流ブ
ロック層形状を得ることができる。
上述のことがらをふまえて実際の素子構造を、実施例を
示す図面を用いて以下説明する。
示す図面を用いて以下説明する。
第２図は本発明の一実施例であるＢ Ｈ−’Ｌ Ｄの斜
視図を示す。このよりなりＨ−ＬＤを得るにはまず（１
００）結晶面方位を有するｎ−ＩｎＰ基板ｌｏ上に、ｎ
−ＩｎＰバッファ層１１を厚さ５μｍ１発光波長１．３
μｍに相当するノンドープＩｆｌＯ１７２０８ｇ、２Ｂ
Ａｓｙ４１Ｐ０，３Ｑ活性層１２を厚さ０．１μｍ、
Ｐ −ＩｎＰクシッド層１３を厚さ１μｍ１順次積層し
、通常のダブルへテロ構造（ＤＨ）半導体ウェファを作
製する。このＤＨウェファに＜０１１＞結晶方向に平行
に２本のエツチング溝１４．１５およびそれらによって
はさまれるメサストラ・イブ１６を形成する。これは通
常のフォトレジスト技術、および化学エツチング法を用
いて容易に行なえる。実際にはＢｒメタノール系の混合
エツチング液を用いて３℃で、５分間エツチングを行な
った。メサストライプエ６は活性層部分で幅１．５μｍ
１エツチング溝１４．１５はいずれも深さ３μｍ１幅８
μｍとした。このように２本のエツチング溝１４，１５
、およびメサストライプ１６を形成したＤＨ構造半導体
ウェファに埋め込み成長を行なう。すなわち第１のｐ−
ＩｎＰ電流ブロック層１７、第２のｐ、−ＩｎＰ電流ブ
ロック層工８、ｎ −ＩｎＰ電流ブロック層工９をいず
れもメサストライプ１６の上面を除いて、さらにｐ−Ｉ
ｎＰ埋め込み層２０１発光波長１．１μｍに相当するｐ
−Ｉｎｋ、１１５ Ｇａｐ、１５ Ａｓ（１，３３１’
ｏ、ａｔ電極層２１を全面にわたって順次積層させる。
視図を示す。このよりなりＨ−ＬＤを得るにはまず（１
００）結晶面方位を有するｎ−ＩｎＰ基板ｌｏ上に、ｎ
−ＩｎＰバッファ層１１を厚さ５μｍ１発光波長１．３
μｍに相当するノンドープＩｆｌＯ１７２０８ｇ、２Ｂ
Ａｓｙ４１Ｐ０，３Ｑ活性層１２を厚さ０．１μｍ、
Ｐ −ＩｎＰクシッド層１３を厚さ１μｍ１順次積層し
、通常のダブルへテロ構造（ＤＨ）半導体ウェファを作
製する。このＤＨウェファに＜０１１＞結晶方向に平行
に２本のエツチング溝１４．１５およびそれらによって
はさまれるメサストラ・イブ１６を形成する。これは通
常のフォトレジスト技術、および化学エツチング法を用
いて容易に行なえる。実際にはＢｒメタノール系の混合
エツチング液を用いて３℃で、５分間エツチングを行な
った。メサストライプエ６は活性層部分で幅１．５μｍ
１エツチング溝１４．１５はいずれも深さ３μｍ１幅８
μｍとした。このように２本のエツチング溝１４，１５
、およびメサストライプ１６を形成したＤＨ構造半導体
ウェファに埋め込み成長を行なう。すなわち第１のｐ−
ＩｎＰ電流ブロック層１７、第２のｐ、−ＩｎＰ電流ブ
ロック層工８、ｎ −ＩｎＰ電流ブロック層工９をいず
れもメサストライプ１６の上面を除いて、さらにｐ−Ｉ
ｎＰ埋め込み層２０１発光波長１．１μｍに相当するｐ
−Ｉｎｋ、１１５ Ｇａｐ、１５ Ａｓ（１，３３１’
ｏ、ａｔ電極層２１を全面にわたって順次積層させる。
ｐ、ｎのＩｎＰ電流プロック層の成長はいずれも成長メ
ルト中にＩｎＰ結晶小片が浮かぶ２相溶液成長法によシ
成長を行なった。メサ上面にのみ成長しないのはメサス
トライプの側面での成長速度が大きく、そこでＩｎｎメ
ル ト中のｌ数原子であるＰ（リン）原子がたくさん消費さ
れ、メサ上面付近でＰ原子が大きく減少するためである
。第１のｐ −ＩｎＰ電流電流ブタ２２層１７２のｐ−
ＩｎＰ電流ブロック層１８は０．７°Ｃ／ｍｉｎの冷却
速度で、それぞれ４５秒、３０秒間成長を行なった。前
述したように１０ｍａＸ １１３Ｈｍの大きさのウェフ
ァ面内で場所によっては第１のｐ−ＩｎＰ電流電流ブタ
２２層１７くなったシ、あるいは比較的厚く成長するこ
とがあるが、続けて第２のｐ−ＩｎＰ電流ブロック層１
８を成長させると、第１図（ａ）、 （ｂ）において示
したように、ｐ −ＩｎＰ電流電流ソロ２２層体として
ほぼ同程度の厚さだけ成長するようになった。つ−ｉｂ
第１のｐ −ＩｎＰ電流電流ブタ２２層１７の底部で薄
くなるときには続く第２のｐ −ＩｎＰ電流電流ソロ２
２層の谷を埋める−ように、溝の中央部で特に厚く成長
しようとし、また第１のｐ −ＩｎＰ電流電流ブタ２２
層１７の底から溝の形状をほぼ保ちつつ成長した場合に
は、全体をおおうようになめらかに成長する傾向がある
ためである。最後に電極形成、個々のレーザペレットへ
の切シ出しを′行なって所望の１３Ｈ−ＬＤを得る。こ
のようにして得だＩｒ＋４−ｘＧａ、（Ａｓ、ＰＨ−ｙ
／ＩｎＰ Ｂ Ｈ−Ｌ Ｄにおいて室温ＣＷでの発振し
まい値電流１５ｍＡ、微分量子効率６０チ、室温付近で
の特性温度Ｔｏが８０に前後というＬＤが再現性よく得
られた。特性のバラツキは非常に小さく、素子製造の歩
留シが大幅に向上した。
ルト中にＩｎＰ結晶小片が浮かぶ２相溶液成長法によシ
成長を行なった。メサ上面にのみ成長しないのはメサス
トライプの側面での成長速度が大きく、そこでＩｎｎメ
ル ト中のｌ数原子であるＰ（リン）原子がたくさん消費さ
れ、メサ上面付近でＰ原子が大きく減少するためである
。第１のｐ −ＩｎＰ電流電流ブタ２２層１７２のｐ−
ＩｎＰ電流ブロック層１８は０．７°Ｃ／ｍｉｎの冷却
速度で、それぞれ４５秒、３０秒間成長を行なった。前
述したように１０ｍａＸ １１３Ｈｍの大きさのウェフ
ァ面内で場所によっては第１のｐ−ＩｎＰ電流電流ブタ
２２層１７くなったシ、あるいは比較的厚く成長するこ
とがあるが、続けて第２のｐ−ＩｎＰ電流ブロック層１
８を成長させると、第１図（ａ）、 （ｂ）において示
したように、ｐ −ＩｎＰ電流電流ソロ２２層体として
ほぼ同程度の厚さだけ成長するようになった。つ−ｉｂ
第１のｐ −ＩｎＰ電流電流ブタ２２層１７の底部で薄
くなるときには続く第２のｐ −ＩｎＰ電流電流ソロ２
２層の谷を埋める−ように、溝の中央部で特に厚く成長
しようとし、また第１のｐ −ＩｎＰ電流電流ブタ２２
層１７の底から溝の形状をほぼ保ちつつ成長した場合に
は、全体をおおうようになめらかに成長する傾向がある
ためである。最後に電極形成、個々のレーザペレットへ
の切シ出しを′行なって所望の１３Ｈ−ＬＤを得る。こ
のようにして得だＩｒ＋４−ｘＧａ、（Ａｓ、ＰＨ−ｙ
／ＩｎＰ Ｂ Ｈ−Ｌ Ｄにおいて室温ＣＷでの発振し
まい値電流１５ｍＡ、微分量子効率６０チ、室温付近で
の特性温度Ｔｏが８０に前後というＬＤが再現性よく得
られた。特性のバラツキは非常に小さく、素子製造の歩
留シが大幅に向上した。
すなわち、本発明の実施例であるＩ ｎ Ｉ−ＸＧａｚ
Ａｓ ｙＰ＋ −ｙ ／ ＩｎＰ Ｂ Ｈ−Ｌ Ｄ
においてはエツチング溝１４．１５内部でのＩｎＰ層の
成長の性質を利用し、ｐ −ＩｎＰ電流電流ソロ２２層
長形状不良を解消することができた。すなわち第１のｐ
−ＩｎＰ電流電流ブタ２２層１７の底で薄く、メサ側
面で厚く成長する場合には続く第２のｐ −ＩｎＰ電流
ブロック層１８はその谷を埋めるように成長し、また前
者が溝の形状をほぼ保ちつつ、底の部分から成長する場
合には、後者はその上になめらかに積層する傾向がある
。結果的に、ｐ−ＩｎＰ電流電流ソロ２２層体としてほ
ぼ同じ形状に形成されることになシ、カーボンボートの
状態などによらず、電流ブロック層が所望め形状に得ら
れ、素子製作上の歩留シが大幅に向上した。
Ａｓ ｙＰ＋ −ｙ ／ ＩｎＰ Ｂ Ｈ−Ｌ Ｄ
においてはエツチング溝１４．１５内部でのＩｎＰ層の
成長の性質を利用し、ｐ −ＩｎＰ電流電流ソロ２２層
長形状不良を解消することができた。すなわち第１のｐ
−ＩｎＰ電流電流ブタ２２層１７の底で薄く、メサ側
面で厚く成長する場合には続く第２のｐ −ＩｎＰ電流
ブロック層１８はその谷を埋めるように成長し、また前
者が溝の形状をほぼ保ちつつ、底の部分から成長する場
合には、後者はその上になめらかに積層する傾向がある
。結果的に、ｐ−ＩｎＰ電流電流ソロ２２層体としてほ
ぼ同じ形状に形成されることになシ、カーボンボートの
状態などによらず、電流ブロック層が所望め形状に得ら
れ、素子製作上の歩留シが大幅に向上した。
以上は主としてメルトのぬれと電流ブロダク層の成長形
状の観点から説明を行なったが、素子特性向上の目的で
意図的にこのような結晶成長の性質を利用することがで
きる。すなわち第２導電型半導体電流ブロック層を２段
階以上にわたって積層形成するととＫよシ素子特性を向
上させることも可能である。以下第１図（ａ）および第
２図を用いてその説明を行なう。材料系は前述の実施例
と同様、Ｉｎ１−ｘＧａｘＡＳｙＰｌ−、／ＩｎＰ系の
ものについて説明する。ＢＨ−ＬＤは他の構造の横モー
ド安定化レーザに比べて発振しまい値は低く、かつ微分
量子効率が高い特徴があるが、構造的に、レーザ発振光
に対する吸収損失を下げてやれば、これらの特性はさら
に改善される。吸収損失には活性層自身による吸収損失
と、活性層の外部にしみ出した光が受けるクラッド層で
の外部吸収損失とがあシ、外部吸収損失は基本的にはク
ラッド層中の７ＩＪ−キャリア吸収゛が寄与するもので
あるから、その不純物キャリア濃度を下げることによっ
て小さくすることができる。実施例において示しだよう
に活性層の断面積が０．１μｍ Ｘ １．５μｍ 程度
だとフィリングファクターが０，１５程度であシ、光パ
ワーの８５チが外部吸収損失を受けることになシ、外部
吸収損失を小さくすることが直接特性改善、特に微分量
子効率の改善につながるわけである。そこで第２図中活
性層の周囲をおおっているｎ −ＩｎＰバッファ層１１
、ｐ −ＩｎＰクラッド層１３、第１のｐ−ＩｎＰ電流
電流ブタ２２層１７純物キャリア濃度を減らせばよい。
状の観点から説明を行なったが、素子特性向上の目的で
意図的にこのような結晶成長の性質を利用することがで
きる。すなわち第２導電型半導体電流ブロック層を２段
階以上にわたって積層形成するととＫよシ素子特性を向
上させることも可能である。以下第１図（ａ）および第
２図を用いてその説明を行なう。材料系は前述の実施例
と同様、Ｉｎ１−ｘＧａｘＡＳｙＰｌ−、／ＩｎＰ系の
ものについて説明する。ＢＨ−ＬＤは他の構造の横モー
ド安定化レーザに比べて発振しまい値は低く、かつ微分
量子効率が高い特徴があるが、構造的に、レーザ発振光
に対する吸収損失を下げてやれば、これらの特性はさら
に改善される。吸収損失には活性層自身による吸収損失
と、活性層の外部にしみ出した光が受けるクラッド層で
の外部吸収損失とがあシ、外部吸収損失は基本的にはク
ラッド層中の７ＩＪ−キャリア吸収゛が寄与するもので
あるから、その不純物キャリア濃度を下げることによっ
て小さくすることができる。実施例において示しだよう
に活性層の断面積が０．１μｍ Ｘ １．５μｍ 程度
だとフィリングファクターが０，１５程度であシ、光パ
ワーの８５チが外部吸収損失を受けることになシ、外部
吸収損失を小さくすることが直接特性改善、特に微分量
子効率の改善につながるわけである。そこで第２図中活
性層の周囲をおおっているｎ −ＩｎＰバッファ層１１
、ｐ −ＩｎＰクラッド層１３、第１のｐ−ＩｎＰ電流
電流ブタ２２層１７純物キャリア濃度を減らせばよい。
一方、ＢＨ−ＬＤにおいては活性層以外に流れるもれ電
流を無視することができない。特にｐｎｐｎ電流ブロッ
ク層構造のターンオンによるもれ電流が流れはじめると
光出力は注入電流レベルを上げても飽和してしまったシ
、ひどい場合には急激に光出力が減少したりすることが
ある。このような電流ブロック層のターンオンを防ぐた
めにはエツチング溝１４．１５の部分のＩｎＰ ｐ −
ｎ接合に電流が流れ込まないようにすることが必要であ
）、そのためにはもれ電流が溝を通りぬけて両側のＩｎ
Ｏ，７２（）ａｏ、２８ ＡＳｏ、６１ Ｐｏ、ａｏ層
に流れるようにすること、したがって溝内部のｐ−Ｉｎ
Ｐ電流ブロック層の不純物濃度を大きくして抵抗成分を
小さくしなければならない。従来例のＢＨ−ＬＤでは上
述のような相矛盾する要請を同時に満たすことはできな
かったが、本発明によるＢ ＩＬＩ −ＬＤでは、電流
ブロック層を第１図（ａ）に示したような形状に成長さ
せ、第１のｐ−ＩｎＰ’ＦＭ流ブロック層１７の不純物
キャリア濃度を下げるとともに、第２のｐ −ＩｎＰ電
流ブロック層の不純物キャリア濃度を上げてやることに
よって外部吸収損失を減らすと同時に電流ブロック層構
造のターンオンも防ぐことができる。実際には第１のｐ
−ＩｎＰ電流ブロックＭ１７を過飽和度の小さなオー
バーシード成長溶液を用いて成長させることによって第
１図（ｂ）のようにメサ側面のみに厚く成長することが
できた。ｎ −ＩｎＰバッファ層１１のキャリア濃度を
３ Ｘ １０”ｃａ−”、 ｐ −ＩｎＰクラッド層１
３のキャリア濃度を５ Ｘ Ｉ Ｑ′？ｃｍ−’、第１
のｐ −ＩｎＰ電流ブロック層１７のキャリア濃度を３
×１０１７ｍ１３、第２のｐ −ＩｎＰ電流電流プロタ
フ２層１８ャリア濃度を２ Ｘ １０１８眞−３、と設
定したＢＨ−ＬＤにおいて室温−の発振しまい値電流１
２〜１４ｍＡ、微分量子効率７０〜７５チ程度の素子が
再現性よく得られた。高出力特性も改善され、片面２０
〜３０ｍＷ出力以上まで直線的なＩ−Ｌ特性をもつもの
が得られている。
流を無視することができない。特にｐｎｐｎ電流ブロッ
ク層構造のターンオンによるもれ電流が流れはじめると
光出力は注入電流レベルを上げても飽和してしまったシ
、ひどい場合には急激に光出力が減少したりすることが
ある。このような電流ブロック層のターンオンを防ぐた
めにはエツチング溝１４．１５の部分のＩｎＰ ｐ −
ｎ接合に電流が流れ込まないようにすることが必要であ
）、そのためにはもれ電流が溝を通りぬけて両側のＩｎ
Ｏ，７２（）ａｏ、２８ ＡＳｏ、６１ Ｐｏ、ａｏ層
に流れるようにすること、したがって溝内部のｐ−Ｉｎ
Ｐ電流ブロック層の不純物濃度を大きくして抵抗成分を
小さくしなければならない。従来例のＢＨ−ＬＤでは上
述のような相矛盾する要請を同時に満たすことはできな
かったが、本発明によるＢ ＩＬＩ −ＬＤでは、電流
ブロック層を第１図（ａ）に示したような形状に成長さ
せ、第１のｐ−ＩｎＰ’ＦＭ流ブロック層１７の不純物
キャリア濃度を下げるとともに、第２のｐ −ＩｎＰ電
流ブロック層の不純物キャリア濃度を上げてやることに
よって外部吸収損失を減らすと同時に電流ブロック層構
造のターンオンも防ぐことができる。実際には第１のｐ
−ＩｎＰ電流ブロックＭ１７を過飽和度の小さなオー
バーシード成長溶液を用いて成長させることによって第
１図（ｂ）のようにメサ側面のみに厚く成長することが
できた。ｎ −ＩｎＰバッファ層１１のキャリア濃度を
３ Ｘ １０”ｃａ−”、 ｐ −ＩｎＰクラッド層１
３のキャリア濃度を５ Ｘ Ｉ Ｑ′？ｃｍ−’、第１
のｐ −ＩｎＰ電流ブロック層１７のキャリア濃度を３
×１０１７ｍ１３、第２のｐ −ＩｎＰ電流電流プロタ
フ２層１８ャリア濃度を２ Ｘ １０１８眞−３、と設
定したＢＨ−ＬＤにおいて室温−の発振しまい値電流１
２〜１４ｍＡ、微分量子効率７０〜７５チ程度の素子が
再現性よく得られた。高出力特性も改善され、片面２０
〜３０ｍＷ出力以上まで直線的なＩ−Ｌ特性をもつもの
が得られている。
なお本発明の実施例においてはＩｎＰを基板、Ｉｎ、−
ｘＧａｘＡｓｙＰ＋−ｙを活性層とする波長１μｍ帯の
半導体素子を示したが、用いる半環体材料はもちろんこ
れに限るものではない。特にＢＨ−ＬＤ構造単体を示し
たが、本発明のＢＨ−ＬＤ構造を適用したＤＦＢ／ＤＢ
几−Ｉ、Ｄであってもさしつかえない。もちろん基板の
導電型はｎ型に限ることなく、ｐ型や半絶縁基板を用い
ても伺ら差しつかえない。
ｘＧａｘＡｓｙＰ＋−ｙを活性層とする波長１μｍ帯の
半導体素子を示したが、用いる半環体材料はもちろんこ
れに限るものではない。特にＢＨ−ＬＤ構造単体を示し
たが、本発明のＢＨ−ＬＤ構造を適用したＤＦＢ／ＤＢ
几−Ｉ、Ｄであってもさしつかえない。もちろん基板の
導電型はｎ型に限ることなく、ｐ型や半絶縁基板を用い
ても伺ら差しつかえない。
本発明の特徴は、メサストライプと、これをはさむエツ
チング溝とを有するＢＨ−ＬＤにおいて第２導電型半導
体電流ブロック層を少なくとも２段階にわたって積層し
たことである。これによって電流ブロック層形成の再現
性が大幅に向上し、したがって特性バラツキが少なく、
かつＢＨ−ＬＤの製造歩留シが改善された。さらに２段
階にわたって積層する第２導電型半導体電流ブロック層
のドーピング濃度を独立に設定することができるので所
望の特性のＢＨ−ＬＤをドーピング制御のみである程度
任意に得ることができる。
チング溝とを有するＢＨ−ＬＤにおいて第２導電型半導
体電流ブロック層を少なくとも２段階にわたって積層し
たことである。これによって電流ブロック層形成の再現
性が大幅に向上し、したがって特性バラツキが少なく、
かつＢＨ−ＬＤの製造歩留シが改善された。さらに２段
階にわたって積層する第２導電型半導体電流ブロック層
のドーピング濃度を独立に設定することができるので所
望の特性のＢＨ−ＬＤをドーピング制御のみである程度
任意に得ることができる。
第１図はエツチング溝内の半導体層の積層の様子を示す
だめの図で、（ａ）は成長メ／ｌ／ｌ−のぬれが悪い場
合、あるいはメルトの過飽和度が小さい場合、（ｂ）は
メルトのぬｄがよく、かつメルト過飽和度がある程度大
きい場合の図、第２図は本発明による一実施例であるＢ
Ｈ−ＬＤの斜視図である。図中１はＩｎＰ基板、２は第
１０ＩｎＰ成長層、３は第２のＩｎＰ成長層、４．１６
はメサストライプ、５，１４゜１５はエツチング溝、６
はメサストライプと反対側のエツチングエツジ、１０は
ｎ −ＩｎＰ基板、１１はｎ −ＩｎＰバッファ層、１
２はＩｎｏ、７２０ａ（１，ＨＡｓＯ，６４ＰＧ、ＳＱ
活性層、１３はｐ、−ＩｎＰクラッド層、１７は第１の
ｐ −ＩｎＰ電流ブロック層、１８は第２のｐ−ＩｎＰ
電流ブロック層、１９はｎ −ＩｎＰ電流ブロック層、
２０はｐ −ＩｎＰ埋め込み層、２１はｐ−Ｉｎ０Ｊ５
Ｇａ０．１５ Ａｓ（＋、３３ ｐ−０，６７電極層
をそれぞれあられす。
だめの図で、（ａ）は成長メ／ｌ／ｌ−のぬれが悪い場
合、あるいはメルトの過飽和度が小さい場合、（ｂ）は
メルトのぬｄがよく、かつメルト過飽和度がある程度大
きい場合の図、第２図は本発明による一実施例であるＢ
Ｈ−ＬＤの斜視図である。図中１はＩｎＰ基板、２は第
１０ＩｎＰ成長層、３は第２のＩｎＰ成長層、４．１６
はメサストライプ、５，１４゜１５はエツチング溝、６
はメサストライプと反対側のエツチングエツジ、１０は
ｎ −ＩｎＰ基板、１１はｎ −ＩｎＰバッファ層、１
２はＩｎｏ、７２０ａ（１，ＨＡｓＯ，６４ＰＧ、ＳＱ
活性層、１３はｐ、−ＩｎＰクラッド層、１７は第１の
ｐ −ＩｎＰ電流ブロック層、１８は第２のｐ−ＩｎＰ
電流ブロック層、１９はｎ −ＩｎＰ電流ブロック層、
２０はｐ −ＩｎＰ埋め込み層、２１はｐ−Ｉｎ０Ｊ５
Ｇａ０．１５ Ａｓ（＋、３３ ｐ−０，６７電極層
をそれぞれあられす。
Claims (2)
- （１）少なくとも活性層を含む多層構造と、２本の溝に
よって挾まれて当該多層構造に形成されたメサストライ
プと、メサストライプ上部を除いた部分に積層された第
２導電型半導体電流ブロック層及び第１導電型半導体電
流ブロック層と、前記第１電流ブロック層及びメサスト
ライプ上部を覆って形成された埋め込み層とを第１導電
型半導体基板上に備えている埋め込み構造の半導体レー
ザにおいて、前記第２導電型半導体電流ブロック層が２
層以上の多層積層構造となっていることを特徴とする半
導体レーザ。 - （２）第１導電型半得体上に少なくとも活性層を含む半
導体多層膜を積層させた多層膜構造半導体ウェファに、
前記活性層よシも深く形成された２本の平行な溝によっ
てはさまれたメサストライプを形成し、このメサストラ
イプを埋め込み成長して構成される埋め込みへテロ構造
の半導体レーザの製造方法において、前記メサストライ
プ部分を除いて第２導電型半導体電流ブロック層、第１
導眠型半導体電流ブロック′層を積層する工程で、前記
第２導電壓半導体電流ブロック層を最低２段の多段階に
わたって積層形成することを特徴とする半導体レーザの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3986083A JPS59165479A (ja) | 1983-03-10 | 1983-03-10 | 半導体レ−ザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3986083A JPS59165479A (ja) | 1983-03-10 | 1983-03-10 | 半導体レ−ザおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59165479A true JPS59165479A (ja) | 1984-09-18 |
Family
ID=12564722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3986083A Pending JPS59165479A (ja) | 1983-03-10 | 1983-03-10 | 半導体レ−ザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165479A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027488A (ja) * | 1988-06-24 | 1990-01-11 | Nec Corp | 埋め込みヘテロ構造半導体レーザ |
| JP2019071397A (ja) * | 2017-10-11 | 2019-05-09 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法 |
-
1983
- 1983-03-10 JP JP3986083A patent/JPS59165479A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027488A (ja) * | 1988-06-24 | 1990-01-11 | Nec Corp | 埋め込みヘテロ構造半導体レーザ |
| JP2019071397A (ja) * | 2017-10-11 | 2019-05-09 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706254A (en) | Semiconductor device and its fabrication | |
| JPS59165479A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS61210689A (ja) | 半導体レ−ザの構造及び製造方法 | |
| JPH07254750A (ja) | 半導体レーザ | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS61247084A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS6124839B2 (ja) | ||
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS641072B2 (ja) | ||
| JPH0590700A (ja) | 半導体発光装置およびその製造方法 | |
| JPS5896790A (ja) | 埋め込みへテロ構造半導体レ−ザの製造方法 | |
| JPH05235481A (ja) | 半導体発光装置およびその製造方法 | |
| JP2003110195A (ja) | 半導体光素子及びその製造方法 | |
| JPH05121721A (ja) | 半導体発光装置およびその製造方法 | |
| JPH01202890A (ja) | 埋め込みヘテロ構造半導体発光素子及び製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0513889A (ja) | 半導体発光装置およびその製造方法 | |
| JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPH0513888A (ja) | 半導体発光装置およびその製造方法 | |
| JPS6076184A (ja) | 半導体レ−ザ | |
| JPH0370391B2 (ja) | ||
| JPS641073B2 (ja) |