JPH05121721A - 半導体発光装置およびその製造方法 - Google Patents
半導体発光装置およびその製造方法Info
- Publication number
- JPH05121721A JPH05121721A JP28013191A JP28013191A JPH05121721A JP H05121721 A JPH05121721 A JP H05121721A JP 28013191 A JP28013191 A JP 28013191A JP 28013191 A JP28013191 A JP 28013191A JP H05121721 A JPH05121721 A JP H05121721A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa stripe
- current blocking
- semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体レーザの共振器が結晶方位として順メ
サストライプ方向に形成された高抵抗層埋め込み構造の
半導体発光装置およびその製造方法を提供することを目
的とする。 【構成】 本発明の半導体発光装置は、少なくとも、第
１の導電型を有する半導体基板の（１００）面上に設け
られた活性層と該活性層上に設けられた第２の導電型を
有するクラッド層とからなり、 メサストライプ領域と、該メサストライプ領域の両側部
に設けられ、半絶縁性高抵抗半導体からなる電流阻止層
とを含み、前記メサストライプ領域の第２の導電型を有
するクラッド層は、素子上面に向かうに従って拡幅する
断面形状を有するとともに、該クラッド層と前記電流阻
止層とはその界面の少なくとも一部にくびれ部分を共有
する。
サストライプ方向に形成された高抵抗層埋め込み構造の
半導体発光装置およびその製造方法を提供することを目
的とする。 【構成】 本発明の半導体発光装置は、少なくとも、第
１の導電型を有する半導体基板の（１００）面上に設け
られた活性層と該活性層上に設けられた第２の導電型を
有するクラッド層とからなり、 メサストライプ領域と、該メサストライプ領域の両側部
に設けられ、半絶縁性高抵抗半導体からなる電流阻止層
とを含み、前記メサストライプ領域の第２の導電型を有
するクラッド層は、素子上面に向かうに従って拡幅する
断面形状を有するとともに、該クラッド層と前記電流阻
止層とはその界面の少なくとも一部にくびれ部分を共有
する。
Description
【０００１】
【産業上の利用分野】本発明は、光伝送用光源として重
要な、高抵抗層埋め込み構造を有する半導体発光装置お
よびその製造方法に関するものである。
要な、高抵抗層埋め込み構造を有する半導体発光装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】半導体発光装置の高機能化、高性能化の
ため、いくつかの素子を基板上に集積化した光集積素子
や光集積回路が開発されている。
ため、いくつかの素子を基板上に集積化した光集積素子
や光集積回路が開発されている。
【０００３】この光集積素子や光集積回路のなかで主要
な部分を占める半導体レーザは、発振しきい電流の低減
および横モードの安定化のため、埋め込み構造がとられ
る。すなわち、活性層幅が１〜２μｍ程度となるように
メサストライプを形成し、その両側を電流阻止層によっ
て埋め込む。この電流阻止層を埋め込み成長によって平
坦に形成するためには、メサストライプを配置する結晶
方位が重要となる。
な部分を占める半導体レーザは、発振しきい電流の低減
および横モードの安定化のため、埋め込み構造がとられ
る。すなわち、活性層幅が１〜２μｍ程度となるように
メサストライプを形成し、その両側を電流阻止層によっ
て埋め込む。この電流阻止層を埋め込み成長によって平
坦に形成するためには、メサストライプを配置する結晶
方位が重要となる。
【０００４】素子の作製に用いられる（１００）半導体
基板では、（１１０）面を半導体レーザの共振器面とし
て用いるため、メサストライプとしては、
基板では、（１１０）面を半導体レーザの共振器面とし
て用いるため、メサストライプとしては、
【０００５】
【外３】
【０００６】にストライプを配置した順メサストライプ
と、＜１１０＞方向にストライプを配置した逆メサスト
ライプの二つが利用できる。このうち、順メサストライ
プの両側を、例えば電流阻止層として重要なＦｅドープ
ＩｎＰ高抵抗層を、その成長が容易な有機金属気相成長
法によって埋め込もうとすると、図５に示すような異常
成長が発生し、電流阻止層を平坦に形成することができ
ない。
と、＜１１０＞方向にストライプを配置した逆メサスト
ライプの二つが利用できる。このうち、順メサストライ
プの両側を、例えば電流阻止層として重要なＦｅドープ
ＩｎＰ高抵抗層を、その成長が容易な有機金属気相成長
法によって埋め込もうとすると、図５に示すような異常
成長が発生し、電流阻止層を平坦に形成することができ
ない。
【０００７】そこで、このような異常成長を防ぐ方法と
して、従来、図６の（ａ）に示すような選択成長用マス
クに庇を設ける方法（参考文献：真田達行ほか アプラ
イドフィジックス オブ レターズ ｖｏｌ．５１（１
９８７） １０５４−１０５６）があるが、順メサスト
ライプの場合では、図６の（ｂ）に示すようにメサスト
ライプ領域の側面に電流阻止層が成長しない空隙が形成
されてしまい、素子全体を平坦化できない。このため、
従来のメサストライプは、電流阻止層の平坦化形成が容
易な逆メサストライプ方向に限って配置されていた。
して、従来、図６の（ａ）に示すような選択成長用マス
クに庇を設ける方法（参考文献：真田達行ほか アプラ
イドフィジックス オブ レターズ ｖｏｌ．５１（１
９８７） １０５４−１０５６）があるが、順メサスト
ライプの場合では、図６の（ｂ）に示すようにメサスト
ライプ領域の側面に電流阻止層が成長しない空隙が形成
されてしまい、素子全体を平坦化できない。このため、
従来のメサストライプは、電流阻止層の平坦化形成が容
易な逆メサストライプ方向に限って配置されていた。
【０００８】
【発明が解決しようとする課題】しかしながら、光集積
素子や光集積回路を作製する際、半導体レーザを配置す
る位置が、上述した理由により、常に逆メサストライプ
方向に限定されてしまうことは、個別素子を基板上に配
置する集積素子や集積回路のレイアウトの自由度を著し
く狭めてしまうことになる。このため、逆ストライプ方
向だけでなく、順メサストライプ方向においても埋め込
み構造半導体レーザが作製できることが望まれていた。
素子や光集積回路を作製する際、半導体レーザを配置す
る位置が、上述した理由により、常に逆メサストライプ
方向に限定されてしまうことは、個別素子を基板上に配
置する集積素子や集積回路のレイアウトの自由度を著し
く狭めてしまうことになる。このため、逆ストライプ方
向だけでなく、順メサストライプ方向においても埋め込
み構造半導体レーザが作製できることが望まれていた。
【０００９】本発明の目的は、半導体レーザの共振器
が、結晶方位として順メサストライプ方向に形成された
高抵抗層埋め込み構造の半導体発光装置およびその製造
方法を提供することにある。
が、結晶方位として順メサストライプ方向に形成された
高抵抗層埋め込み構造の半導体発光装置およびその製造
方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体発光装置は、少なくとも、第１の導
電型を有する半導体基板の（１００）面上に設けられた
活性層と該活性層上に設けられた第２の導電型を有する
クラッド層とからなり、
に、本発明の半導体発光装置は、少なくとも、第１の導
電型を有する半導体基板の（１００）面上に設けられた
活性層と該活性層上に設けられた第２の導電型を有する
クラッド層とからなり、
【００１１】
【外４】
【００１２】に沿って配置されたメサストライプ領域
と、該メサストライプ領域の両側部に設けられ、半絶縁
性高抵抗半導体からなる電流阻止層とを含み、前記メサ
ストライプ領域の第２の導電型を有するクラッド層は、
素子上面に向かうに従って拡幅する断面形状を有すると
ともに、該クラッド層と前記電流阻止層とはその界面の
少なくとも一部にくびれ部分を共有することを特徴とす
る。また、本発明の半導体発光装置は、前記第２の導電
型を有するクラッド層と前記電流阻止層との間の少なく
とも一部に、第１の導電型を有する半導体からなる導電
性ブロック層が設けられていてもよい。
と、該メサストライプ領域の両側部に設けられ、半絶縁
性高抵抗半導体からなる電流阻止層とを含み、前記メサ
ストライプ領域の第２の導電型を有するクラッド層は、
素子上面に向かうに従って拡幅する断面形状を有すると
ともに、該クラッド層と前記電流阻止層とはその界面の
少なくとも一部にくびれ部分を共有することを特徴とす
る。また、本発明の半導体発光装置は、前記第２の導電
型を有するクラッド層と前記電流阻止層との間の少なく
とも一部に、第１の導電型を有する半導体からなる導電
性ブロック層が設けられていてもよい。
【００１３】さらに、本発明の半導体発光装置の製造方
法は、第１の導電型を有する半導体基板の（１００）面
上に少なくとも活性層および第２の導電型を有するクラ
ッド層を順次積層する工程と、前記クラッド層の上面に
所定の形状のマスクを設ける工程と、前記マスクを介し
て該マスクの下部の前記活性層および前記クラッド層に
ウェットエッチングを行うことによって、前記マスクの
縁部を前記活性層および前記クラッド層に対して庇形状
に突出させて
法は、第１の導電型を有する半導体基板の（１００）面
上に少なくとも活性層および第２の導電型を有するクラ
ッド層を順次積層する工程と、前記クラッド層の上面に
所定の形状のマスクを設ける工程と、前記マスクを介し
て該マスクの下部の前記活性層および前記クラッド層に
ウェットエッチングを行うことによって、前記マスクの
縁部を前記活性層および前記クラッド層に対して庇形状
に突出させて
【００１４】
【外５】
【００１５】に沿ってメサストライプ領域を形成する工
程と、少なくとも前記マスクの高さを越えて、半絶縁性
高抵抗半導体からなる電流阻止層を設けることによっ
て、前記メサストライプ領域の両側部と前記電流阻止層
との間に空隙が形成される工程と、前記マスクを除去す
る工程と、前記メサストライプ領域、前記電流阻止層お
よび前記空隙の全面にわたって、前記メサストライプ領
域の第２の導電型を有するクラッド層を追加して形成す
る工程とを含むことを特徴とする。また、本発明の半導
体発光装置の製造方法は、前記マスク除去工程を行う前
に、前記電流阻止層上の少なくとも一部に、第１の導電
型を有する半導体からなる導電性ブロック層を形成する
工程を行ってもよい。
程と、少なくとも前記マスクの高さを越えて、半絶縁性
高抵抗半導体からなる電流阻止層を設けることによっ
て、前記メサストライプ領域の両側部と前記電流阻止層
との間に空隙が形成される工程と、前記マスクを除去す
る工程と、前記メサストライプ領域、前記電流阻止層お
よび前記空隙の全面にわたって、前記メサストライプ領
域の第２の導電型を有するクラッド層を追加して形成す
る工程とを含むことを特徴とする。また、本発明の半導
体発光装置の製造方法は、前記マスク除去工程を行う前
に、前記電流阻止層上の少なくとも一部に、第１の導電
型を有する半導体からなる導電性ブロック層を形成する
工程を行ってもよい。
【００１６】
【作用】本発明では、電流阻止層を形成する際、選択成
長用マスクに庇を設け、メサストライプ側面に形成され
る空隙を、電流阻止層形成後のオーバークラッド成長に
よって埋め込むこととしたので、異常成長を起こした
り、メサストライプ側面に空隙を残すことなく素子の平
坦化作製が可能となり、順メサストライプ方向に共振器
を有した埋め込み構造の半導体発光装置レーザが作製で
きる。
長用マスクに庇を設け、メサストライプ側面に形成され
る空隙を、電流阻止層形成後のオーバークラッド成長に
よって埋め込むこととしたので、異常成長を起こした
り、メサストライプ側面に空隙を残すことなく素子の平
坦化作製が可能となり、順メサストライプ方向に共振器
を有した埋め込み構造の半導体発光装置レーザが作製で
きる。
【００１７】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１８】（実施例１）図１は、本発明の半導体発光
装置の一実施例としてのｎ基板ＦｅドープＩｎＰ埋め込
み構造半導体レーザの構成を示す縦断面図である。
装置の一実施例としてのｎ基板ＦｅドープＩｎＰ埋め込
み構造半導体レーザの構成を示す縦断面図である。
【００１９】活性層１１は、発光波長１．３μｍに相当
するＩｎＧａＡｓＰ半導体結晶である。活性層１１は、
ｎ型ＩｎＰ基板１２上のメサストライプ１７において、
ｐ型ＩｎＰクラッド層１４とｎ型ＩｎＰバッファ層１３
とにより上下から挟まれている。
するＩｎＧａＡｓＰ半導体結晶である。活性層１１は、
ｎ型ＩｎＰ基板１２上のメサストライプ１７において、
ｐ型ＩｎＰクラッド層１４とｎ型ＩｎＰバッファ層１３
とにより上下から挟まれている。
【００２０】メサストライプ１１７は、途中にくびれ１
１８があるが、素子上面に向かってその幅が広がってお
り、素子の直列抵抗を低減できる形になっている。
１８があるが、素子上面に向かってその幅が広がってお
り、素子の直列抵抗を低減できる形になっている。
【００２１】メサストライプ１１７の両わきはＦｅドー
プＩｎＰ半導体層からなる電流阻止層１６によって埋め
込まれている。活性層１１の側面は、ｐ型ＩｎＰ半導体
層となっており、活性層と電流阻止層が直接接すること
がなく、非発光再結合中心となり阻止の高効率動作を阻
む原因となるＦｅ元素が、電流阻止層から活性層中に拡
散しにくい構造になっている。
プＩｎＰ半導体層からなる電流阻止層１６によって埋め
込まれている。活性層１１の側面は、ｐ型ＩｎＰ半導体
層となっており、活性層と電流阻止層が直接接すること
がなく、非発光再結合中心となり阻止の高効率動作を阻
む原因となるＦｅ元素が、電流阻止層から活性層中に拡
散しにくい構造になっている。
【００２２】ｐ型クラッド層１４の上には、ｐ型電極１
８と良好なコンタクトがとれるように、ｐ型ＩｎＧａＡ
ｓＰ半導体からなる電極層１５が形成されている。
８と良好なコンタクトがとれるように、ｐ型ＩｎＧａＡ
ｓＰ半導体からなる電極層１５が形成されている。
【００２３】ｐ型電極１８は、素子上面において、また
ｎ型電極１７は、基板裏面において形成されている。
ｎ型電極１７は、基板裏面において形成されている。
【００２４】次に、図１に示した半導体レーザの製造方
法を図２の（ａ）〜（ｅ）を参照して各工程ごとに説明
する。
法を図２の（ａ）〜（ｅ）を参照して各工程ごとに説明
する。
【００２５】先ず、ｎ型ＩｎＰ基板（キャリア濃度１×
１０18ｃｍ-3）１２の（１００）面上に、Ｓｅをドーパ
ントとするｎ型ＩｎＰバッファ層（キャリア濃度１×１
０18ｃｍ-3、厚さ約１．０μｍ）１３と、発光波長１．
３μｍに相当するノンドープＩｎＧａＡｓＰ活性層１１
と、Ｚｎをドーパントとするｐ型ＩｎＰクラッド層（キ
ャリア濃度５×１０17ｃｍ-3、厚さ約０．２μｍ）１１
０を、減圧有機金属気相成長法により順次形成したの
ち、ＳｉＯ2 （厚さ約０．１μｍ、幅約５μｍ）膜から
なるマスク１１１を形成する（図２の（ａ））。
１０18ｃｍ-3）１２の（１００）面上に、Ｓｅをドーパ
ントとするｎ型ＩｎＰバッファ層（キャリア濃度１×１
０18ｃｍ-3、厚さ約１．０μｍ）１３と、発光波長１．
３μｍに相当するノンドープＩｎＧａＡｓＰ活性層１１
と、Ｚｎをドーパントとするｐ型ＩｎＰクラッド層（キ
ャリア濃度５×１０17ｃｍ-3、厚さ約０．２μｍ）１１
０を、減圧有機金属気相成長法により順次形成したの
ち、ＳｉＯ2 （厚さ約０．１μｍ、幅約５μｍ）膜から
なるマスク１１１を形成する（図２の（ａ））。
【００２６】次に、マスク１１１を用いて塩酸系と硫酸
系のウェットエッチングを併用して、エッチングを行
い、マスク１１１の両側に庇１１３を形成するととも
に、活性層幅約１．５μｍのメサストライプ１１２を
系のウェットエッチングを併用して、エッチングを行
い、マスク１１１の両側に庇１１３を形成するととも
に、活性層幅約１．５μｍのメサストライプ１１２を
【００２７】
【外６】
【００２８】に形成する（図２の（ｂ））。
【００２９】マスク１１１を選択成長用マスクとして、
厚さ約３μｍのＦｅドープＩｎＰ半導体からなる電流阻
止層１６を選択成長により形成する。このとき、庇直下
のメサストライプ側面には結晶が形成されず、空隙１１
４が形成される。また、電流阻止層には、（１１１）Ａ
面からなる結晶面１１５が形成される（図２の
（ｃ））。
厚さ約３μｍのＦｅドープＩｎＰ半導体からなる電流阻
止層１６を選択成長により形成する。このとき、庇直下
のメサストライプ側面には結晶が形成されず、空隙１１
４が形成される。また、電流阻止層には、（１１１）Ａ
面からなる結晶面１１５が形成される（図２の
（ｃ））。
【００３０】次に、選択成長用マスク１１１を除去し、
電流阻止層１６側面によって構成される空隙１１６を形
成する（図２の（ｄ））。
電流阻止層１６側面によって構成される空隙１１６を形
成する（図２の（ｄ））。
【００３１】この空隙１１６を、液相成長法により、Ｚ
ｎをドーパントとするｐ型ＩｎＰ（キャリア濃度５×１
０17ｃｍ-3）を、素子上面が平坦になるまで埋め込むこ
とによって、ｐ型ＩｎＰクラッド層１４を形成する。こ
の後、ＺｎをドーパントとするＩｎＧａＡｓＰ（キャリ
ア濃度５×１０18ｃｍ-3、厚さ約０．５μｍ）からなる
電極層１５を形成する（図２の（ｅ））。
ｎをドーパントとするｐ型ＩｎＰ（キャリア濃度５×１
０17ｃｍ-3）を、素子上面が平坦になるまで埋め込むこ
とによって、ｐ型ＩｎＰクラッド層１４を形成する。こ
の後、ＺｎをドーパントとするＩｎＧａＡｓＰ（キャリ
ア濃度５×１０18ｃｍ-3、厚さ約０．５μｍ）からなる
電極層１５を形成する（図２の（ｅ））。
【００３２】最後に電極を形成し、個々のチップに切り
出して、図１に示す構造の半導体レーザを得た。
出して、図１に示す構造の半導体レーザを得た。
【００３３】製作された半導体レーザの室温における特
性は、発振しきい値電流２０ｍＡ、外部微分量子効率
０．２０ｍＷ／ｍＡ、最高出力は２０ｍＷであった。
性は、発振しきい値電流２０ｍＡ、外部微分量子効率
０．２０ｍＷ／ｍＡ、最高出力は２０ｍＷであった。
【００３４】（実施例２）図３は、本発明の半導体装置
の他の実施例としてのｎ基板ＦｅドープＩｎＰ埋め込み
構造半導体レーザの構成を示す縦断面図である。図３に
示す半導体レーザと図１に示した半導体レーザとはほぼ
同一の構成であるが、図３に示す半導体レーザは、導電
性ブロック層を有する点に特徴がある。すなわち、ｐ型
クラッド層１４と電流阻止層１６の界面の一部に、ｎ型
ＩｎＰからなる導電性ブロック層１９が設けられ、これ
により両層１４と１６とが隔てられている。この導電性
ブロック層１９はｐ型ＩｎＰクラッド層１４から電流阻
止層１６への正孔の拡散を防止するものである。
の他の実施例としてのｎ基板ＦｅドープＩｎＰ埋め込み
構造半導体レーザの構成を示す縦断面図である。図３に
示す半導体レーザと図１に示した半導体レーザとはほぼ
同一の構成であるが、図３に示す半導体レーザは、導電
性ブロック層を有する点に特徴がある。すなわち、ｐ型
クラッド層１４と電流阻止層１６の界面の一部に、ｎ型
ＩｎＰからなる導電性ブロック層１９が設けられ、これ
により両層１４と１６とが隔てられている。この導電性
ブロック層１９はｐ型ＩｎＰクラッド層１４から電流阻
止層１６への正孔の拡散を防止するものである。
【００３５】次に、図３に示した半導体レーザの製造方
法を図４の（ａ）〜（ｆ）を参照して各工程ごとに説明
する。
法を図４の（ａ）〜（ｆ）を参照して各工程ごとに説明
する。
【００３６】図４の（ａ）〜（ｃ）に示す各工程は、図
２の（ａ）〜（ｃ）に示した各工程とそれぞれ同様であ
るので、その説明を省略する。
２の（ａ）〜（ｃ）に示した各工程とそれぞれ同様であ
るので、その説明を省略する。
【００３７】図４の（ｃ）に示す工程終了時に、庇直下
のメサストライプ側面には結晶が形成されず、空隙１１
４が形成されるとともに、電流阻止層１６には、（１１
１）Ａ面からなる結晶面１１５が形成されている。
のメサストライプ側面には結晶が形成されず、空隙１１
４が形成されるとともに、電流阻止層１６には、（１１
１）Ａ面からなる結晶面１１５が形成されている。
【００３８】この結晶面１１５には、ｎ型ＩｎＰ半導体
層からなる導電性ブロック層１９（キャリア濃度３×１
０18ｃｍ-3、厚さ約０．３μｍ）を形成する。このと
き、電流阻止層１６の側面を構成する結晶面は比較的成
長速度の速い（１１１）Ａ面であるため、側面１１５に
おいても正孔の拡散を防ぐのに十分な厚さの導電性ブロ
ック層１９を形成することができる（図４の（ｄ））。
層からなる導電性ブロック層１９（キャリア濃度３×１
０18ｃｍ-3、厚さ約０．３μｍ）を形成する。このと
き、電流阻止層１６の側面を構成する結晶面は比較的成
長速度の速い（１１１）Ａ面であるため、側面１１５に
おいても正孔の拡散を防ぐのに十分な厚さの導電性ブロ
ック層１９を形成することができる（図４の（ｄ））。
【００３９】次に、選択成長用マスク１１１を除去し、
電流阻止層１６の側面によって構成される空隙１１６を
形成する（図４の（ｅ））。
電流阻止層１６の側面によって構成される空隙１１６を
形成する（図４の（ｅ））。
【００４０】この空隙１１６を、液相成長法により、Ｚ
ｎをドーパントとするｐ型ＩｎＰ（キャリア濃度５×１
０17ｃｍ-3）を、素子上面が平坦になるまで埋め込むこ
とによってｐ型ＩｎＰクラッド層１４を形成する。この
後、ＺｎをドーパントとするＩｎＧａＡｓＰ（キャリア
濃度５×１０18ｃｍ-3、厚さ約０．５μｍ）からなる電
極層１５を形成する（図４の（ｆ））。
ｎをドーパントとするｐ型ＩｎＰ（キャリア濃度５×１
０17ｃｍ-3）を、素子上面が平坦になるまで埋め込むこ
とによってｐ型ＩｎＰクラッド層１４を形成する。この
後、ＺｎをドーパントとするＩｎＧａＡｓＰ（キャリア
濃度５×１０18ｃｍ-3、厚さ約０．５μｍ）からなる電
極層１５を形成する（図４の（ｆ））。
【００４１】最後に電極を形成し、個々のチップに切り
出して、図３に示す構造の半導体レーザを得た。
出して、図３に示す構造の半導体レーザを得た。
【００４２】製作された半導体レーザの室温における特
性は、発振しきい値電流２０ｍＡ、外部微分量子効率
０．２３ｍＷ／ｍＡ、最高出力は２５ｍＷであった。
性は、発振しきい値電流２０ｍＡ、外部微分量子効率
０．２３ｍＷ／ｍＡ、最高出力は２５ｍＷであった。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
異常成長やメサストライプ側面に空隙を残すことなく、
素子の平坦化作製が可能となり、順メサストライプ方向
に共振器を有する半絶縁性埋め込み構造を有する半導体
発光装置を作製することができる。この結果、光集積素
子や光集積回路を作製する際、半導体発光装置を配置す
る位置が従来の逆メサストライプ方向に制約されること
がなくなり、基板上における各個別素子を配置するレイ
アウトの自由度が著しく拡大し、光集積素子、ならびに
光集積回路の高機能化が可能となる。
異常成長やメサストライプ側面に空隙を残すことなく、
素子の平坦化作製が可能となり、順メサストライプ方向
に共振器を有する半絶縁性埋め込み構造を有する半導体
発光装置を作製することができる。この結果、光集積素
子や光集積回路を作製する際、半導体発光装置を配置す
る位置が従来の逆メサストライプ方向に制約されること
がなくなり、基板上における各個別素子を配置するレイ
アウトの自由度が著しく拡大し、光集積素子、ならびに
光集積回路の高機能化が可能となる。
【００４４】また、本発明によれば、電流阻止層の形成
の際、活性層側面に生じる空隙をオーバークラッド成
長、例えば活性層側面の高品質化が容易な液相成長によ
って埋め込むことにより、活性層側面の結晶品質の劣化
が抑えられ、素子の長期安定動作が可能となる。
の際、活性層側面に生じる空隙をオーバークラッド成
長、例えば活性層側面の高品質化が容易な液相成長によ
って埋め込むことにより、活性層側面の結晶品質の劣化
が抑えられ、素子の長期安定動作が可能となる。
【００４５】さらに、本発明では、電流阻止層の形成の
際に生じる（１１１）Ａ面における結晶成長速度が比較
的速いことを利用して、この成長面にクラッド層と反対
導電型の導電性ブロック層を形成することにより、メサ
ストライプ内のクラッド層から電流阻止層内へのキャリ
アの拡散を防止でき、この結果、ダブルインジェクショ
ンによるリーク電流の発生が抑えられ、阻止の高効率動
作が可能となる。
際に生じる（１１１）Ａ面における結晶成長速度が比較
的速いことを利用して、この成長面にクラッド層と反対
導電型の導電性ブロック層を形成することにより、メサ
ストライプ内のクラッド層から電流阻止層内へのキャリ
アの拡散を防止でき、この結果、ダブルインジェクショ
ンによるリーク電流の発生が抑えられ、阻止の高効率動
作が可能となる。
【図１】本発明の半導体発光装置の一実施例である順メ
サストライプ方向に共振器を有する半絶縁性高抵抗層埋
め込み構造半導体レーザの構成を示す縦断面図である。
サストライプ方向に共振器を有する半絶縁性高抵抗層埋
め込み構造半導体レーザの構成を示す縦断面図である。
【図２】図１に示した半導体発光装置の製造方法を説明
するための各工程の縦断面図である。
するための各工程の縦断面図である。
【図３】本発明の半導体発光装置の他の実施例である順
メサストライプ方向に共振器を有する半絶縁性高抵抗層
埋め込み構造半導体レーザの構成を示す縦断面図であ
る。
メサストライプ方向に共振器を有する半絶縁性高抵抗層
埋め込み構造半導体レーザの構成を示す縦断面図であ
る。
【図４】図３に示した半導体発光装置の製造方法を説明
するための各工程の縦断面図である。
するための各工程の縦断面図である。
【図５】順メサストライプ方向に形成されたメサストラ
イプの両側の埋め込み成長領域に異常成長部分を有する
従来の半導体発光装置の構成を示す縦断面図である。
イプの両側の埋め込み成長領域に異常成長部分を有する
従来の半導体発光装置の構成を示す縦断面図である。
【図６】庇を備えた選択成長マスクを用いて、順メサス
トライプ方向に形成されたメサストライプの両側を埋め
込み成長したものの、素子全体の平坦化が十分でない従
来の半導体発光装置の構成を示す縦断面図である。
トライプ方向に形成されたメサストライプの両側を埋め
込み成長したものの、素子全体の平坦化が十分でない従
来の半導体発光装置の構成を示す縦断面図である。
１ 半導体基板 ２ メサストライプ ３ 半導体埋め込み層 ４ 異常成長部分 ５ ＳｉＯ2 マスク ６ マスクに設けられた庇 ７ メサストライプ側面に形成された空隙 １１ 活性層 １２ ｎ型ＩｎＰ半導体基板 １３ ｎ型ＩｎＰバッファ層 １４ ｐ型ＩｎＰ層 １５ ｐ型ＩｎＧａＡｓＰ電極層 １６ ＦｅドープＩｎＰ電流阻止層 １７ ｎ型電極 １８ ｐ型電極 １９ ｎ型ＩｎＰ導電性ブロック層 １１０ ｐ型ＩｎＰクラッド層 １１１ ＳｉＯ2 マスク １１２ メサストライプ １１３ マスクに設けられた庇 １１４ メサストライプ側面に形成された空隙 １１５ 選択成長によって形成された電流阻止層側面 １１６ 電流阻止層側面によって形成された空隙 １１７ メサストライプ １１８ くびれ部分
Claims (4)
- 【請求項１】 少なくとも、第１の導電型を有する半導
体基板の（１００）面上に設けられた活性層と該活性層
上に設けられた第２の導電型を有するクラッド層とから
なり、 【外１】 に沿って配置されたメサストライプ領域と、 該メサストライプ領域の両側部に設けられ、半絶縁性高
抵抗半導体からなる電流阻止層とを含み、 前記メサストライプ領域の第２の導電型を有するクラッ
ド層は、素子上面に向かうに従って拡幅する断面形状を
有するとともに、該クラッド層と前記電流阻止層とはそ
の界面の少なくとも一部にくびれ部分を共有することを
特徴とする半導体発光装置。 - 【請求項２】 前記第２の導電型を有するクラッド層と
前記電流阻止層との間の少なくとも一部には、第１の導
電型を有する半導体からなる導電性ブロック層が設けら
れていることを特徴とする請求項１記載の半導体発光装
置。 - 【請求項３】 第１の導電型を有する半導体基板の（１
００）面上に少なくとも活性層および第２の導電型を有
するクラッド層を順次積層する工程と、 前記積層部分の上に所定の形状のマスクを設ける工程
と、 前記マスクを介して該マスクの下部の前記活性層および
前記クラッド層にウェットエッチングを行うことによっ
て、前記マスクの縁部を前記活性層および前記クラッド
層に対して庇形状に突出させて 【外２】 に沿ってメサストライプ領域を形成する工程と、 少なくとも前記マスクの高さを越えて、半絶縁性高抵抗
半導体からなる電流阻止層を設けることによって、前記
メサストライプ領域の両側部と前記電流阻止層との間に
空隙が形成される工程と、 前記マスクを除去する工程と、 前記メサストライプ領域、前記電流阻止層および前記空
隙の全面にわたって、前記メサストライプ領域の第２の
導電型を有するクラッド層を追加して形成する工程とを
含むことを特徴とする半導体発光装置の製造方法。 - 【請求項４】 前記マスク除去工程を行う前に、前記電
流阻止層上の少なくとも一部に、第１の導電型を有する
半導体からなる導電性ブロック層を形成する工程を行う
ことを特徴とする請求項３記載の半導体発光装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28013191A JPH05121721A (ja) | 1991-10-25 | 1991-10-25 | 半導体発光装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28013191A JPH05121721A (ja) | 1991-10-25 | 1991-10-25 | 半導体発光装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121721A true JPH05121721A (ja) | 1993-05-18 |
Family
ID=17620770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28013191A Pending JPH05121721A (ja) | 1991-10-25 | 1991-10-25 | 半導体発光装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121721A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570189B1 (en) * | 1999-03-03 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008166567A (ja) * | 2006-12-28 | 2008-07-17 | Matsushita Electric Works Ltd | 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法 |
-
1991
- 1991-10-25 JP JP28013191A patent/JPH05121721A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570189B1 (en) * | 1999-03-03 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008166567A (ja) * | 2006-12-28 | 2008-07-17 | Matsushita Electric Works Ltd | 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09116222A (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JPH08307003A (ja) | 半導体レーザ装置 | |
| JPH10284800A (ja) | 半導体発光素子およびその製造方法 | |
| JPH05121721A (ja) | 半導体発光装置およびその製造方法 | |
| JPH0831659B2 (ja) | 半導体発光素子の製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPWO2019193679A1 (ja) | 半導体レーザおよびその製造方法 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPH05121722A (ja) | 半導体発光装置およびその製造方法 | |
| JP2674592B2 (ja) | 半導体レーザ | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH0590700A (ja) | 半導体発光装置およびその製造方法 | |
| JPS6244440B2 (ja) | ||
| JPH0770779B2 (ja) | 半導体レーザの製造方法 | |
| JP2822195B2 (ja) | 半導体レーザーの製造方法 | |
| JPS61247084A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2880788B2 (ja) | 面発光半導体レーザ及びその製造方法 | |
| JP2814124B2 (ja) | 埋込み形半導体発光素子 | |
| JPH06216470A (ja) | 半導体発光素子の製造方法 | |
| JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3217461B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 | |
| JPH01189188A (ja) | 半導体レーザ素子 |