JPS61182256A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、発光素子や受光素子等の光半導体素子と電子
素子とを一体形成した半導体装置及びその製造方法に関
する。

（発明の技術的背景とその問題点） 半導体レーザ（ＬＤ）、発光ダイオード（ｌ　ＥＤ）、
光検出器等の発・受光デバイスと、ＦＥＴ、バイポーラ
トランジスタ等の電子デバイスとを同一基板上にモノリ
シックに集積化した、所謂集積化光デバイスは、動作の
高速化がはかれることによる性能向上、集積化による信
頼性向上。

コス１へダウン等の多くの長所を有するため、光通信の
分野でのその実現が望まれている。また、半導体電子デ
バイスの高速化に伴い、高密度に集積化されたＬＳＩチ
ップ間の信号伝達遅延が無視できなくなりつつある。こ
のため、＋８１チツプ上に光半導体デバイスをモノリシ
ックに集積化し、電気信号に変えて光信号によりチップ
間の信号伝送を行うことが論理演算回路の高速化をはか
る上で極めて有力な手段となる。このような点から、発
・受光デバイスを電子デバイスと同一基板上にモノリシ
ックに集積化する技術の実現が強く望まれている。

しかしながら、電子デバイスが形成されている３ｉ基板
と、発・受光デバイスを構成する直接遷移型のＧａＡＳ
、ＧａＡｎＡｓ、ＩｎＰ。

ＴｎＧａＡｓＰ、ＩｎＧａＡ３等の化合物半導体混晶と
は格子定数が著しく異なるため、３ｉ基板上にエピタキ
シャル成長法によって高品質な上記化合物半導体混晶を
得ることは極めて困難である。

即ち、両者の格子定数が異なるために、結晶成長界面に
転位等の格子欠陥が高密度に導入され、これらが結晶成
長と共に、エピタキシャル成長層中にも侵入し、非発光
結合中心として働く結果、特に発・受光デバイスにおい
ては発光効率、受光感度の低下や素子寿命の劣化を招き
、素子特性に致命的な悪影響を与えていた。このことが
、発・受光デバイスを電子デバイスと同一基板上に集積
化する」−での大きな障害になっている。

一方、電子デバイスの形成された半導体基板と発・受光
デバイスの形成された半導体基板とを電極を介して積層
一体化した従来のハイブリッド集積回路は、容易に実現
できるが、この場合配線が長くなったり接触部の電極面
積が大きくなったりする。このため、モノシリツク集積
化半導体装置に比べて寄生容量やインダクタンスが大き
くなり、素子本来の性能を引出せないという欠点があっ
た。

〔発明の目的〕

本発明は上記の事情を考慮してなされたもので、その目
的とするところは、発・受光デバイスと電子デバイスと
を集積一体化することができ、月つ素子特性の向上をは
かり得る半導体装置を提供することにある。

また、本発明の他の目的は、従来のエピタキシャルによ
らず、発・受光デバイスと電子デバイスとの集積一体化
を容易に行うことのできる半導体装置の製造方法を提供
することにある。

（発明の概要〕 本発明の骨子は、化合物半導体混晶等により形成された
発・受光デバイスを、これと格子定数が極めて近い半導
体基板上に形成し、これを電子デバイスの形成に適した
半導体基板上に接合させることにより、発・受光デバイ
スと電子デバイスとを集積一体化することにある。

本発明者等は、２種の異なる結晶体、例えば発・受光デ
バイスの形成された化合物半導体混晶基板表面と電子デ
バイスの形成に適したＳ：基板表面とが、表面粗さ５０
０［人］以下の平坦面である場合、それら表面を水洗・
乾燥した後、これらを例えばゴミ浮遊１２０　［個／ｍ
３］以下のクリーンルーム内で、上記各平坦表面間に実
質的に異物が介入しない条件下で相互に密着させて２０
０［℃］以上の温で加熱することによって、２つの結晶
体が強固に接合することを見出した。

従来、鏡面研磨された半導体ウェハ同志を水やアルコー
ル等で濡れた状態で接触させると、両者が接着する現象
はしばしば経験するところである。

しかしながら、これは水等の液体の表面張力によるもの
であり、乾燥させたウェハでは観察されていない。本発
明者等は、鏡面研磨されたＧａＡｓ。

ＩｎＰ等の化合物半導体やシリコンの表面を十分に清浄
にし、且つ高度にクリーンな雰囲気の下で同種或いは異
種の２つの面を接触させると強固な接合体が得られるこ
とを見出した。さらに、このようにして得られた接合体
の接着強度を十分と高めるには、２００　ｒ℃］以上の
熱処理が必須であることが判った。この接着の現象を更
に詳しく調べた結果、これら結晶の表面に自然酸化膜が
形成されていることが接着させるための必須の条件であ
ることが判った。この自然酸化膜の存在は、例えばエリ
プソメトリ−等の方法で確められるが、より簡便には清
浄化された表面に水滴を置き、それが広がることで容易
に判定できる。即ち、表面が揮発性から親水性に変るこ
とが自然酸化膜の存在の証拠になる。この自然酸化膜は
さまざまな条件下で形成されるが、本発明者等の実験に
よれば高々数分の通常の水洗工程で十分であった。

このようにして得られた親水性且つ正常な面を持つウェ
ハ同志は容易に接着できるのに対し、例えば弗酸等に浸
漬して自然酸化膜を除去し、さらに再び自然酸化膜が形
成されないよう注意深く取扱い、表面が発水性を保って
いる面について接着を試みたが、十分な接着体が得られ
ないことが判った。また、十分な接着強度を得るために
２００［’Ｃ］以上の熱処理が必要な理由は、この温度
付近で自然酸化膜の表面に存在する活性なＯＨ基同志が
反応し、半導体−〇−半導体の強固な結合を作るためと
考えられる。なお、このようにして接着された半導体同
志は電気的に導通状態になることも確認された。

本発明はこのような点に看目し、発光素子及び受光素子
等の光半導体素子と通常の電子素子とを含む半導体装置
において、表面側に半導体発光素子或いは半導体受光素
子が形成され且つ表面側が鏡面状態に形成された第１の
半導体基板と、表面側に電子素子が形成され且つ表面側
が鏡面状態に形成された第２の半導体基板とを具備して
なり、これらの半導体基板をその表面側を直接接着して
一体化するようにしたものである。

また本発明は、上記構造の半導体装置の製造方法におい
て、第１の半導体基板の表面側に半導体発光素子或いは
半導体受光素子を形成し且つその表面側を平坦化し、第
２の半導体基板の表面側に電子素子を形成し且つその表
面側を平坦化し、次いで上記平坦化された各平坦面を水
洗により親水性としたのち乾燥し、しがるのち清浄な雰
囲気下で上記各平坦面を直接密着させ、この状態で２０
０　［’Ｃ］以上の温で熱処理して各基板同志を接着す
るようにした方法である。

〔発明の効果〕

本発明によれば、発・受光デバイスと電子デバイスとを
独立なプロセスで製造できるので、その製造が極めて容
易となる。また、それぞれの素子の特性を最適化するこ
とができるので、一体化後の素子性能を従来のモノリシ
ック光電子集積化半導体装置に比べて大幅に向上させる
ことができる。

さらに、接着面は鏡面研磨されたままの面なので、上部
に電極や絶縁膜の凸部がなく、接着は容易である。しか
も、不要な電極が接着面にないため、寄生容量を減らす
ことができる。この効果は、特に半絶縁性基板を用いる
と顕著に現われる。

また、従来のエピタキシャル成長法によることなく、電
子デバイスの形成に適した、例えば８１基板上に別基板
上に形成した化合物半導体混晶発・受光デバイスを集積
化形成できるので、両者の格子定数が著しく異なる場合
でも、良好な結晶により発・受光デバイスを構成でき、
これらのデバイスの特性劣化を招くこともない。このた
め、格子定数の差異にとられれることなく、発・受光デ
バイス及び電子デバイスそれぞれに適した基板上にそれ
らを形成することができ、発・受光デバイス−電子デバ
イス集積化デバイスの特性の向上及び組合わせ自由度の
拡大による応用範囲の拡大をはかることができる。その
結果、これらデバイスを利用した光通信及び計算機の分
野に与える効果は絶大である。

〔発明の実施例〕

まず、実施例を説明する前に、本弁明の基本原理につい
て説明する。　　　　′ 従来、ガラス板の平滑な而を極めて正常に保ち、このよ
うな２枚のガラス板を直接密着させると、その間の摩擦
係数が増大して接合状態が得られることが知られている
。そして、これに逆らって上記ガラス板の面同志を滑ら
すと、その接合面のむしり取りによるクラックが発生す
ることも知られている。これに対して従来、半導体結晶
体同志の上記ガラスの如き接合法が知られていないこと
は、半導体結晶体の接合すべき面の平滑性とその清浄性
を厳密に保つことが難しかったことが最大の原因であっ
たと言える。

そこで本発明者等は、次のような処理を施すことにより
、ガラス同志の接合のように半導体結晶体同志の接合も
可能なことを見出した。即ち、２つの半導体結晶体の接
合すべき面を表面粗さ５００［入］以下に平滑化し、５
分間水洗した。

平滑化の方法は、錆面研磨或いは鏡面研磨した表面上に
その平坦さを損わない方法、例えばＭＯＣＶＤ法或いは
ＭＢＥ法によってエピタキシャル成長層を形成して行う
。得られた半導体の面は水に良く濡れ、自然酸化物の層
が形成されていることが推定された。その後、メタノー
ル置換、フレオン乾燥を行い、このようにして得られた
半導体結晶体を、ゴミ浮遊量２０［個／ｍ３］の実質的
にゴミのないクリーンルーム中で上記接合面を相互に直
接密着させて２００　［’Ｃ］以上の温で熱処理したと
ころ、両者は極めて強固に接合した。この接合体の接着
強度は、熱処理温度２００［’Ｃ］以上で特に著しく上
昇する。

以上のことから、研磨した清浄な半導体の面は水洗だけ
で表面が親水性となり、清浄な環境下で且つ２００　［
℃］以上の温度下で接合すれば強固に接着体を得ること
ができる。

一方、２００　［’Ｃ］程度の加熱温では、半導体構成
原子ついてはもとより、最も拡散し易い１価イオンでも
、半導体結晶中における拡散速度は通常無視できる程度
に小さいことは周知である。

また、この２００　［’Ｃ］付近の温では、酸化膜の表
面に吸着された水分子が殆ど脱離し、化学吸着により形
成された一〇Ｈ基の脱水結合が起こり始めることも知ら
れている。これらのことを考え合わせれば、前記半導体
結晶体相互の結合は、金属同志の接合として知られてい
る相互拡散によるものではなく、半導体結晶体の表面酸
化膜の水和層間の相互作用や、−〇Ｈ基の脱水重合によ
って半導体−〇−半導体なる強固な接合構造を成してい
るものと考えられる。

このような事実は、半導体結晶体の表面を親水性にし、
その密着接合後に２００　ｆ℃］以上の加熱処理を施せ
ば、高い接着強度が得られることを意味している。

以下、本発明の詳細を図示の実施例によって説明する。

第１図（ａ）−〜（ｆ３）は本発明の一実施例に係わる
半導体装置の製造工程を示す斜視図及び側面図である。

この実施例は、ＧａＡｆｆＡＳ系半導体レーザと電子デ
バイスとを集積一体化し、モノリシックに形成したもの
である。

まず、第１図（ａ）に示す如＜Ｎ−ＧａＡＳ基板１１の
上面を表面粗さ５００［人］以下に鏡面研磨したのち、
この基板１１上に Ｎ　−Ｇ　ａｏ、、、　Ａ℃。０．、ＡＳクラッド層１
２．アンドープＧａＡｓ活性層１３゜ Ｐ　−Ｇ　ａｏ、ａｍ　Ａ　（ｌｏ、ａｍ　Ａ　Ｓクラ
ッド層１４及びＮ−ＧａＡｓコンタクト層１５を順次成
長形成する。

このとき、成長層表面が当初の鏡面研磨した基板表面の
平坦性を損うことのないようＭＯＣＶＤ法或いはＭＢＥ
法によって成長形成することが望ましい。

次いで、ＳＩＮをマスクとして、第１図（ｂ）に示す如
く幅５［μｍ］程度のストライプ状部分の表面にＺｎ拡
散を行い、Ｎ−ＧａＡｓコンタクト層１５の一部をＰ型
化してＰ−ＧａＡｓコンタクト層１６を形成する。これ
は、ＧａＡｓ活性層１３に流れる電流をストライブ状に
狭窄するためのものである。

次いで、フォトレジスト等をマスクとして、ＢＣβ３＋
Ｃρ２混合ガスによる反応性イオンエッチング法により
、第１図（Ｃ）に示す如く電流ストライプ（Ｐ型コンタ
クトＨ）１６と垂直に共振器端面１８を形成すると共に
、不要な部分をエツチング除去する。これにより、半導
体レーザ基体１０が形成される。

次に、第１図（ｄ）に示す如く、電子デバイスの製造に
適したＳｉ基板１９の表面を表面粗さ５００［人］以下
に鏡面研磨し、先に述べた手順により、半導体レーザ基
体１０と接着した。熱処理は、Ｈ２雰囲気中５００　ｒ
℃］で１時間行った。

また、３ｉ基板１９としては、Ｂ等の適当な不純物のイ
オン打込み或いは拡散により、表面をＰ型伝導としたも
のを用いた。かくして、Ｓｉ基板１９上にＧ　ａ　Ａ　
Ｓ　−Ｇ　ａ　Ａ　Ｑ　Ａ　Ｓ半導体レーザが１与られ
ることになる。

なお、３ｉ基板１９上に形成する電子デバイスは、上記
の接着工程前に予め形成しておくのが望ましい。また、
必要があれば、ＮＨ４−Ｈ２０２−１−１２０系等のエ
ツチング液を用いて、第１図（ｅ）に示す如＜Ｎ−Ｇａ
Ａｓ基板１１を最終的に除去するようにしてもよい。

かくして得られた半導体装置においては、半導体レーザ
１０が良好な特性を示し、またＰ−ＧａＡＳコンタクト
１１１６とＰ型Ｓｉ基板１９の表面とは良好な電気伝導
特性を示した。従って本実施例によれば、半導体レーザ
と通常の電子デバイスとをモノリシックに形成すること
ができ、しかも半導体レーザ及び電子デバイスをそれぞ
れ単体で作製したときと同等の特性にすることができる
。このため、半導体レーザー電子デバイスの集積化デバ
イスの特性の向上及び組合わせ自由度の拡大をはかるこ
とができ、光通信の分野に与える効果は絶大である。

第２図（ａ）〜（ｈ）は他の実施例に係わる半導体装置
の製造工程を示す断面図である。この実施例は、ＩｎＧ
ａＡｓＰ系半導体レーザとこのレーザを駆動するＧａＡ
Ｓ系ＭＥＳＦＥＴとを集積一体化したものである。

まず、第２図（ａ）に示す如く、半絶縁性ＩｎＰ基板２
１の表面に凹部２２を形成し、この凹部２２内に同図（
ｂ）に示す如く Ｐ　”　−１ｎ＋−１１Ｇ　ａｕ　Ａ　Ｓｙ　Ｐ＋　−
ｖ　電極取出し層２３、Ｐ−１ｎＰクラッドＭ１２４，
７ンドープＩ　ｎ、−ｘＧ　ａｘＡ　Ｓ、　Ｐ、、　　
活性層２５及びＮ−ＩｎＰクラッド層２６を順次成長形
成する。

次いで、第２図（Ｃ）に示す如くクラッド層２４．２６
及び活性層２５を、レーザ発振領域部を除いてメサエッ
チングし、その後間１１１Ｊ（ｄ）に示す如くメサの側
部をＮ　−１ｎ　ｐ埋込み層２７及びＰ−’ＩｎＰ埋込
み層２８で埋込んだ。次いで、第２図（ｅ）に示す如く
四部２２内の不要部を全てメサエッチングで除去し、最
後にＰ＋型電極取出し層２３上にオーミック電極２９を
形成する。

これにより、半導体レーザ基体２０が形成されることに
なる。

ここで、成長するメサ部の高さは略凹部２２の外側と同
じ高さになるよう調整し、最後の鏡面研磨で完全に同一
高さとする。図には示さないが、最後に研磨を行うため
に、半導体レーザ基体及び後述する電子素子部基体共に
凹部内の素子主要部には、必要に応じて研磨の前に保ｌ
ｌ１ｌを付けるものとする。

一方、第２図（ｆ）に示す如く半絶縁性ＧａＡＳ基板３
１上に凹部３２を形成し、この凹部３２の表面にＳ；イ
オン注入でＮ型活性層３３を形成する。次いで、第２図
（０）に示す如くゲート部ショットキー電極３４をＦＥ
Ｔチャネル部１部に作り、該グー１〜電極をマスクとし
てＮ＋型領領域３５イオン注入で形成し、ソース電極３
６を作製する。これにより、電子デバイス基体３０が形
成されることになる。

以上のようにして作製した基体２０．３０の表面を鏡面
研磨して、先に述べた手順により水洗洗浄後位置合わせ
して圧着すると、２つの基体は一体の半導体装置となる
。ここで、鏡面研磨は表面粗さが５００［人１以下とな
る条件とし、熱処理はＨ２雰囲気中５００　［℃］で１
時間行った。

かくして製造された半導体装置は、製造方法が簡単であ
るため、製造歩留りや信頼性が高く、また半導体レーザ
と電子デバイスとの特性をそれぞれ最適化することがで
きる。さらに、半導体レーザのＮ−ＩｎＰクラッド層２
６と電子デバイスのＮ＋＋層３５との接続配線が不要と
なり、寄生容量等も小さくできる構造を持つので、高い
パフォーマンスを有する。

なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記弁・受光デバイスとしては、半導体
レーザの代りに発光ダイオード、ＰＩＮフォトダイオー
ド及びアバランシェフォトダイオード等を用いることが
可能であり、またそれらの材料としてはＧａＡｓ／Ｇａ
ＡｆｆＡＳ。

ＩｎＰ／ＩｎＧａＡｓＰ等のｍ−ｖ族化合半導体の他に
、ＨＯＣｄＴｅ、ＺｎＳ、Ｚｎ５ｅ等の■−Ｖｌ族化合
物半導体にも適用可能である。同様に、電子デバイス形
成に適した基板としては、ｓｉ。

ＩｎＰの他に、ＧａＡｓ等の半導体を用いることが可能
である。また、半導体基板の表面に素子形成を行っハ後
その表面が鏡面状態であれば、鏡面研磨工程を省略して
よいのは明らかであり、このことから鏡面研磨工程と素
子形成工程の順序を入替えてもよい。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の一実施例に係わる半導
体装置の製造工程を示す斜視図及び側面図、第２図（ａ
）〜（ｈ）は他の実施例に係わる半導体装置の製造工程
を示す断面図である。 １０・・・半導体レーザ基体、１１・・・Ｎ−ＧａＡＳ
基板、１２・Ｎ−ＧａＡＱＡｓクラッド層、１３・・・
アンドープＧａＡｓ活性層、１４−Ｐ　−Ｇ　ａ　Ａ　
Ａ　Ａ　ｓクラッド層、１５・・・Ｎ−ＧａＡＳコンタ
クト層、１６・・・Ｐ−ＧａＡＳコンタクト層、１８・
・・共振器端面、１９・・・Ｓｉ基板、２０・・・半導
体レーザ基体、２１・・・半絶縁性１ｎＰ基板、２２・
・・凹部、２３・Ｐ”　−Ｉ　ｎＧａＡｓＰ電極取出し
層、２４・・・Ｐ−ＩｎＰクラッド層、２５・・・アン
ドープＩｎＧａＡＳＰ活性層、２６−Ｎ　−Ｉ　ｎ　Ｐ
クラッド層、２７・・・Ｎ−１ｎＰ埋込み層、２８・・
・Ｐ−１ｎＰ埋込み層、２９・・・オーミック電極、３
０・・・電子デバイス基体、３１・・・Ｓｉ基板、３２
・・・凹部、３３・・・Ｎ型活性層、３４・・・ショッ
トキー電極、３５・・・Ｎ＋型領領域３６・・・ソース
電極。 出願人代理人　弁理士　鈴江武彦 呂 ＾　　　　　　　　　　　　　　　＾ 呻−〔ハ

Claims (7)

【特許請求の範囲】
1. （１）表面側に半導体発光素子或いは半導体受光素子が
   形成され且つ表面側が鏡面状態に形成された第１の半導
   体基板と、表面側に電子素子が形成され且つ表面側が鏡
   面状態に形成された第２の半導体基板とを具備し、上記
   各半導体基板はその表面側を直接接着されて一体化され
   てなることを特徴とする半導体装置。
2. （２）第１の半導体基板の表面側に半導体発光素子或い
   は半導体受光素子を形成し、且つその表面側を平坦化す
   る工程と、第２の半導体基板の表面側に電子素子を形成
   し且つその表面側を平坦化する工程と、上記平坦化した
   各平坦面を水洗により親水性としたのち乾燥する工程と
   、次いで清浄な雰囲気下で上記各平坦面を直接密着し、
   この状態で２００［℃］以上の温で熱処理して上記各基
   板同志を接着する工程とを含むことを特徴とする半導体
   装置の製造方法。
3. （３）前記平坦化する工程は、前記素子を形成したのち
   前記基板の表面側を表面粗さ５００［Å］以下に鏡面研
   磨することである特許請求の範囲第２項記載の半導体装
   置の製造方法。
4. （４）前記平坦化する工程は、前記素子を形成する前に
   前記基板の表面を表面粗さ５００［Å］以下に鏡面研磨
   することである特許請求の範囲第２項記載の半導体装置
   の製造方法。
5. （５）前記平坦化する工程は、前記鏡面研磨したのち、
   該研磨面上にＭＯＣＶＤ法或いはＭＢＥ法によりエピタ
   キシャル成長層を形成することである特許請求の範囲第
   ４項記載の半導体装置の製造方法。
6. （６）前記清浄な雰囲気とは、ゴミ浮遊量が２０［個／
   ｍ＾３］コ以下の雰囲気であることを特徴とする特許請
   求の範囲第２項記載の半導体装置の製造方法。
7. （７）前記熱処理により前記各平坦面の接着を行った後
   、前記第１の半導体基板の一部或いは全部を除去するこ
   とを特徴とする特許請求の範囲第２項記載の半導体装置
   の製造方法。