JPH07142386A - 半導体基板、半導体装置及びそれらの製造方法 - Google Patents
半導体基板、半導体装置及びそれらの製造方法Info
- Publication number
- JPH07142386A JPH07142386A JP28786793A JP28786793A JPH07142386A JP H07142386 A JPH07142386 A JP H07142386A JP 28786793 A JP28786793 A JP 28786793A JP 28786793 A JP28786793 A JP 28786793A JP H07142386 A JPH07142386 A JP H07142386A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- substrate
- layer
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】材質の異なる二種の半導体基体が互いに接着し
た、高信頼性の、かつ、特性の劣化のない半導体基板を
提供すること。 【構成】第１の半導体基体であるＳｉ基板（２）と、こ
れと材質の異なる第２の半導体基体（ＩｎＰ基板
（３）、ＧａＡｓ基板（４））とを、ＧａＳｅ（１）の
ようにファンデルワールス力で各層が結合する層状物質
の薄膜層により接着した半導体基板。各基体上にそれぞ
れ適切な半導体素子が設けられる。薄膜層として、Ｇａ
Ｓｅ（１）の他に、ＧａＳ、ＭｏＳ2、ＭｏＳｅ2等の層
状カルコゲン化合物又はＳｅ、Ｔｅ等が用いられる。
た、高信頼性の、かつ、特性の劣化のない半導体基板を
提供すること。 【構成】第１の半導体基体であるＳｉ基板（２）と、こ
れと材質の異なる第２の半導体基体（ＩｎＰ基板
（３）、ＧａＡｓ基板（４））とを、ＧａＳｅ（１）の
ようにファンデルワールス力で各層が結合する層状物質
の薄膜層により接着した半導体基板。各基体上にそれぞ
れ適切な半導体素子が設けられる。薄膜層として、Ｇａ
Ｓｅ（１）の他に、ＧａＳ、ＭｏＳ2、ＭｏＳｅ2等の層
状カルコゲン化合物又はＳｅ、Ｔｅ等が用いられる。
Description
【０００１】
【産業上の利用分野】本発明は、異種の半導体を用いて
形成したハイブリッドＯＥＩＣ（光電子集積回路）等を
形成するに適した半導体基板、そのような半導体素子を
有する半導体装置及びそれらの製造方法に関する。
形成したハイブリッドＯＥＩＣ（光電子集積回路）等を
形成するに適した半導体基板、そのような半導体素子を
有する半導体装置及びそれらの製造方法に関する。
【０００２】
【従来の技術】光デバイスと電子デバイスを集積化する
ＯＥＩＣ技術は、光通信、光情報処理又は光コンピュー
ティング等の分野で期待される技術である。しかし、現
在のところ、１種の半導体基板に光デバイスと電子デバ
イスを形成することは技術的な困難が大きく、満足でき
る特性を持つものが得られていない。そのため、現在は
ＧａＡｓ又はＩｎＰ基板等に形成した光デバイスとＳｉ
等の別の基板に形成した電子デバイスを組み合わせた、
いわゆるハイブリッド型のＯＥＩＣがこれに代わる技術
として代用されている。この場合、基板が異なるため、
光デバイスと電子デバイスを高度に集積化することは不
可能であり、光デバイスと電子デバイスはワイヤボンデ
ィング等により半導体基板外部で結合されているのが普
通である。しかしこの技術では、ワイヤボンディングに
よる浮遊キャパシタンス、浮遊インダクタンス等又は集
積化の点で問題がある。
ＯＥＩＣ技術は、光通信、光情報処理又は光コンピュー
ティング等の分野で期待される技術である。しかし、現
在のところ、１種の半導体基板に光デバイスと電子デバ
イスを形成することは技術的な困難が大きく、満足でき
る特性を持つものが得られていない。そのため、現在は
ＧａＡｓ又はＩｎＰ基板等に形成した光デバイスとＳｉ
等の別の基板に形成した電子デバイスを組み合わせた、
いわゆるハイブリッド型のＯＥＩＣがこれに代わる技術
として代用されている。この場合、基板が異なるため、
光デバイスと電子デバイスを高度に集積化することは不
可能であり、光デバイスと電子デバイスはワイヤボンデ
ィング等により半導体基板外部で結合されているのが普
通である。しかしこの技術では、ワイヤボンディングに
よる浮遊キャパシタンス、浮遊インダクタンス等又は集
積化の点で問題がある。
【０００３】そこで、ＧａＡｓ又はＩｎＰ基板等に形成
した光デバイスをＳｉ基板等に接着し、Ｓｉ電子回路等
と集積化することが試みられている。例えば、アプライ
ドフィジックス レターズ，第５８巻，第１８号，１９
６１頁（１９９１年）（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．，ｖｏｌ．５８，Ｎｏ１８，ｐｐ１９６１（１９９
１））には、ＩｎＰ基板に形成した光デバイスを、Ｇａ
Ａｓ基板に直接熱処理によって接着し、ＧａＡｓ電子回
路と集積化しようとする試みが報告されている。
した光デバイスをＳｉ基板等に接着し、Ｓｉ電子回路等
と集積化することが試みられている。例えば、アプライ
ドフィジックス レターズ，第５８巻，第１８号，１９
６１頁（１９９１年）（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．，ｖｏｌ．５８，Ｎｏ１８，ｐｐ１９６１（１９９
１））には、ＩｎＰ基板に形成した光デバイスを、Ｇａ
Ａｓ基板に直接熱処理によって接着し、ＧａＡｓ電子回
路と集積化しようとする試みが報告されている。
【０００４】このような従来の半導体装置を図３を用い
て説明する。図３は、ＩｎＰ基板（３）上に形成された
半導体レーザー（７）をＧａＡｓ基板（４）に直接接着
した半導体装置の断面図である。この半導体装置では、
光デバイス、電子デバイス間のワイヤボンディングが不
要であるため、浮遊キャパシタンス、浮遊インダクタン
ス等がなく、また、集積化度を高めることができ、性能
の良いＯＥＩＣが得られる可能性がある。
て説明する。図３は、ＩｎＰ基板（３）上に形成された
半導体レーザー（７）をＧａＡｓ基板（４）に直接接着
した半導体装置の断面図である。この半導体装置では、
光デバイス、電子デバイス間のワイヤボンディングが不
要であるため、浮遊キャパシタンス、浮遊インダクタン
ス等がなく、また、集積化度を高めることができ、性能
の良いＯＥＩＣが得られる可能性がある。
【０００５】
【発明が解決しようとする課題】上記従来の技術は、二
種の基板に良好な接着状態が生じると、異種半導体の構
成原子の間に共有結合が生じるため、結果的にヘテロエ
ピタキシイを行なった場合と同じ状態となるということ
について考慮されていなかった。そのため、図３に示し
た構造の接着界面を透過電子顕微鏡により観察すると、
界面には転位が観察される。つまり、格子定数の違いか
ら接着界面から転位、積層欠陥等が発生してしまうこと
となり、集積化によりデバイス特性の劣化や信頼性の低
下を招くという問題があった。
種の基板に良好な接着状態が生じると、異種半導体の構
成原子の間に共有結合が生じるため、結果的にヘテロエ
ピタキシイを行なった場合と同じ状態となるということ
について考慮されていなかった。そのため、図３に示し
た構造の接着界面を透過電子顕微鏡により観察すると、
界面には転位が観察される。つまり、格子定数の違いか
ら接着界面から転位、積層欠陥等が発生してしまうこと
となり、集積化によりデバイス特性の劣化や信頼性の低
下を招くという問題があった。
【０００６】本発明の第１の目的は、材質の異なる二種
の半導体基板が互いに接着した、高信頼性の、かつ、特
性の劣化のない半導体基板を提供することにある。本発
明の第２の目的は、そのような半導体基板を用いた半導
体装置を提供することにある。本発明の第３の目的は、
材質の異なる二種の半導体基板を接着し、高信頼性の、
かつ、特性の劣化のない半導体基板を得ることのできる
半導体基板の製造方法を提供することにある。本発明の
第４の目的は、そのような半導体基板を用いた半導体装
置の製造方法を提供することにある。
の半導体基板が互いに接着した、高信頼性の、かつ、特
性の劣化のない半導体基板を提供することにある。本発
明の第２の目的は、そのような半導体基板を用いた半導
体装置を提供することにある。本発明の第３の目的は、
材質の異なる二種の半導体基板を接着し、高信頼性の、
かつ、特性の劣化のない半導体基板を得ることのできる
半導体基板の製造方法を提供することにある。本発明の
第４の目的は、そのような半導体基板を用いた半導体装
置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の半導体基板は、第１の半導体基体
と、この第１の半導体基体上の所望の部分に、ファンデ
ルワールス力で各層が結合する層状物質の薄膜層を介し
て設けられた、第１の半導体基体と材質の異なる第２の
半導体基体とから構成したものである。上記のファンデ
ルワールス力で各層が結合する層状物質としては、Ｇａ
Ｓ、ＧａＳｅ、ＭｏＳ2、ＭｏＳｅ2等の層状カルコゲン
化合物又はＳｅ若しくはＴｅを用いることが好ましい。
るために、本発明の半導体基板は、第１の半導体基体
と、この第１の半導体基体上の所望の部分に、ファンデ
ルワールス力で各層が結合する層状物質の薄膜層を介し
て設けられた、第１の半導体基体と材質の異なる第２の
半導体基体とから構成したものである。上記のファンデ
ルワールス力で各層が結合する層状物質としては、Ｇａ
Ｓ、ＧａＳｅ、ＭｏＳ2、ＭｏＳｅ2等の層状カルコゲン
化合物又はＳｅ若しくはＴｅを用いることが好ましい。
【０００８】また、上記第２の目的を達成するために、
本発明の半導体装置は、上記のような半導体基板の第１
の半導体基体及び第２の半導体基体に、それぞれ半導体
素子を形成したものである。
本発明の半導体装置は、上記のような半導体基板の第１
の半導体基体及び第２の半導体基体に、それぞれ半導体
素子を形成したものである。
【０００９】また、上記第３の目的を達成するために、
本発明の半導体基板の製造方法は、ファンデルワールス
力で各層が結合する層状物質の薄膜層が所望の部分に設
けられた第１の半導体基体と、ファンデルワールス力で
各層が結合する層状物質の薄膜層が所望の部分に設けら
れ、かつ、第１の半導体基体と材質の異なる第２の半導
体基体とを準備し、第１の半導体基体と第２の半導体基
体とをそれぞれ薄膜層を向き合わせて接着するようにし
たものである。
本発明の半導体基板の製造方法は、ファンデルワールス
力で各層が結合する層状物質の薄膜層が所望の部分に設
けられた第１の半導体基体と、ファンデルワールス力で
各層が結合する層状物質の薄膜層が所望の部分に設けら
れ、かつ、第１の半導体基体と材質の異なる第２の半導
体基体とを準備し、第１の半導体基体と第２の半導体基
体とをそれぞれ薄膜層を向き合わせて接着するようにし
たものである。
【００１０】また、上記第４の目的を達成するために、
本発明の半導体装置の製造方法は、ファンデルワールス
力で各層が結合する層状物質の薄膜層が所望の部分に設
けられ、かつ、第１の半導体素子が該所望の部分と異な
る部分に設けられた第１の半導体基体と、ファンデルワ
ールス力で各層が結合する層状物質の薄膜層が所望の部
分に設けられ、かつ、第２の半導体素子が該所望の部分
と異なる部分に設けられ、第１の半導体基体と材質の異
なる第２の半導体基体とを準備し、第１の半導体基体と
第２の半導体基体とをそれぞれ薄膜層を向き合わせて接
着するようにするか、或いは、上記第１の半導体基体と
第２の半導体基体に、予め第１及び第２の半導体素子を
形成することなく、両者をそれぞれ薄膜層を向き合わせ
て接着し、その後、第１の半導体基体に第１の半導体素
子を、第２の半導体基体に第２の半導体素子をそれぞれ
形成するようにしたものである。
本発明の半導体装置の製造方法は、ファンデルワールス
力で各層が結合する層状物質の薄膜層が所望の部分に設
けられ、かつ、第１の半導体素子が該所望の部分と異な
る部分に設けられた第１の半導体基体と、ファンデルワ
ールス力で各層が結合する層状物質の薄膜層が所望の部
分に設けられ、かつ、第２の半導体素子が該所望の部分
と異なる部分に設けられ、第１の半導体基体と材質の異
なる第２の半導体基体とを準備し、第１の半導体基体と
第２の半導体基体とをそれぞれ薄膜層を向き合わせて接
着するようにするか、或いは、上記第１の半導体基体と
第２の半導体基体に、予め第１及び第２の半導体素子を
形成することなく、両者をそれぞれ薄膜層を向き合わせ
て接着し、その後、第１の半導体基体に第１の半導体素
子を、第２の半導体基体に第２の半導体素子をそれぞれ
形成するようにしたものである。
【００１１】上記の半導体基板の製造方法と半導体装置
の製造方法のいずれの場合においても、上記のファンデ
ルワールス力で各層が結合する層状物質としては、Ｇａ
Ｓ、ＧａＳｅ、ＭｏＳ2、ＭｏＳｅ2等の層状カルコゲン
化合物又はＳｅ若しくはＴｅを用いることが好ましい。
また、接着は、３００℃から７００℃の範囲の温度で行
なうことが好ましい。
の製造方法のいずれの場合においても、上記のファンデ
ルワールス力で各層が結合する層状物質としては、Ｇａ
Ｓ、ＧａＳｅ、ＭｏＳ2、ＭｏＳｅ2等の層状カルコゲン
化合物又はＳｅ若しくはＴｅを用いることが好ましい。
また、接着は、３００℃から７００℃の範囲の温度で行
なうことが好ましい。
【００１２】
【作用】層状物質であるＧａＳ、ＧａＳｅ、ＭｏＳ2、
ＭｏＳｅ2やＳｅ、Ｔｅ等の各層は、ファンデルワール
ス力で各層が結合しており、各層の間には結合手がない
ため、各層の界面はもとより、半導体と層状物質との界
面にも転位が発生することはない。従って、充分な接着
強度が得られた場合でも転位が発生することはなく、接
着によりデバイス特性の劣化或いは信頼性の低下が生じ
ることはない。
ＭｏＳｅ2やＳｅ、Ｔｅ等の各層は、ファンデルワール
ス力で各層が結合しており、各層の間には結合手がない
ため、各層の界面はもとより、半導体と層状物質との界
面にも転位が発生することはない。従って、充分な接着
強度が得られた場合でも転位が発生することはなく、接
着によりデバイス特性の劣化或いは信頼性の低下が生じ
ることはない。
【００１３】また、従来の方法により、半導体同志を接
着をするときは、半導体同志の結晶方位がある程度一致
していないと良好な接着状態とはならないが、本発明の
場合は、ファンデルワールス力による結合であるため、
両者の結晶方位がそろっている必要はない。すなわち、
接着の際、接着する半導体の面方位及び方向を自由に設
定できる。
着をするときは、半導体同志の結晶方位がある程度一致
していないと良好な接着状態とはならないが、本発明の
場合は、ファンデルワールス力による結合であるため、
両者の結晶方位がそろっている必要はない。すなわち、
接着の際、接着する半導体の面方位及び方向を自由に設
定できる。
【００１４】
【実施例】〈実施例１〉図１は、本発明の半導体基板の
一実施例の模式的な斜視図である。Ｓｉ基板（２）上に
ＩｎＰ基板（３）及びＧａＡｓ基板（４）がＧａＳｅ
（１）を介して接着されている。
一実施例の模式的な斜視図である。Ｓｉ基板（２）上に
ＩｎＰ基板（３）及びＧａＡｓ基板（４）がＧａＳｅ
（１）を介して接着されている。
【００１５】図２は、この半導体基板を形成する工程図
である。まず、接着面となるＳｉ基板（２）の表面、Ｉ
ｎＰ基板（３）とＧａＡｓ基板（４）の裏面を予め鏡面
に加工しておく。これらの面に、ＧａＳｅ（１）をそれ
ぞれ分子線エピタキシイ法により、基板温度６００℃で
堆積する（図２（ａ））。次に、両者の接着面を向き合
わせ（図２（ｂ））、密着し、水素雰囲気又は窒素雰囲
気中で４００℃に加熱して接着する（図２（ｃ））。こ
の際、充分な結合強度が得られるように、両者を適当な
圧力を加えて密着させてもよい。
である。まず、接着面となるＳｉ基板（２）の表面、Ｉ
ｎＰ基板（３）とＧａＡｓ基板（４）の裏面を予め鏡面
に加工しておく。これらの面に、ＧａＳｅ（１）をそれ
ぞれ分子線エピタキシイ法により、基板温度６００℃で
堆積する（図２（ａ））。次に、両者の接着面を向き合
わせ（図２（ｂ））、密着し、水素雰囲気又は窒素雰囲
気中で４００℃に加熱して接着する（図２（ｃ））。こ
の際、充分な結合強度が得られるように、両者を適当な
圧力を加えて密着させてもよい。
【００１６】なお、ＧａＳｅに代えて、ＧａＳ、ＭｏＳ
2、ＭｏＳｅ2等の層状カルコゲン化合物、Ｓｅ、Ｔｅ等
を用いた場合も、同様の半導体基板を得ることができ
た。また、半導体基板の接着は、３００℃から７００℃
の範囲の温度で行うことができた。
2、ＭｏＳｅ2等の層状カルコゲン化合物、Ｓｅ、Ｔｅ等
を用いた場合も、同様の半導体基板を得ることができ
た。また、半導体基板の接着は、３００℃から７００℃
の範囲の温度で行うことができた。
【００１７】〈実施例２〉図４は、本発明の半導体装置
の一実施例の模式的な斜視図である。予めＳｉ基板
（２）の表面、ＩｎＰ基板（３）とＧａＡｓ基板（４）
の裏面を鏡面に加工し、ＩｎＰ基板（３）に電子回路
（１４）及び受光素子（１６）を、ＧａＡｓ基板（４）
に電子回路（１３）及び半導体レーザー（１２）を、Ｓ
ｉ基板（２）にマイクロプロセッサ（１５）をそれぞれ
形成する。Ｓｉ基板（２）に凹部を作り、そこへ上記Ｉ
ｎＰ基板（３）とＧａＡｓ基板（４）とを実施例１と同
様にして、ＧａＳｅを用いて接着する。その後配線を行
なって集積化した半導体装置を得た。この場合も、Ｇｓ
Ｓｅに代えて、ＧａＳ、ＭｏＳ2、ＭｏＳｅ2等の層状カ
ルコゲン化合物、Ｓｅ、Ｔｅ等を用いても、同様の半導
体装置を得ることができた。
の一実施例の模式的な斜視図である。予めＳｉ基板
（２）の表面、ＩｎＰ基板（３）とＧａＡｓ基板（４）
の裏面を鏡面に加工し、ＩｎＰ基板（３）に電子回路
（１４）及び受光素子（１６）を、ＧａＡｓ基板（４）
に電子回路（１３）及び半導体レーザー（１２）を、Ｓ
ｉ基板（２）にマイクロプロセッサ（１５）をそれぞれ
形成する。Ｓｉ基板（２）に凹部を作り、そこへ上記Ｉ
ｎＰ基板（３）とＧａＡｓ基板（４）とを実施例１と同
様にして、ＧａＳｅを用いて接着する。その後配線を行
なって集積化した半導体装置を得た。この場合も、Ｇｓ
Ｓｅに代えて、ＧａＳ、ＭｏＳ2、ＭｏＳｅ2等の層状カ
ルコゲン化合物、Ｓｅ、Ｔｅ等を用いても、同様の半導
体装置を得ることができた。
【００１８】〈実施例３〉実施例１に示した半導体基板
を用いて製作した半導体装置の例を示す。図５はこの半
導体装置の模式的な斜視図である。図１に示した半導体
基板のＳｉの露出している面にのみアモルファス窒化シ
リコンを堆積する。次に、ＩｎＰ基板（３）の上に受光
素子（１０）を、ＧａＡｓ基板（４）に上に半導体レー
ザー（８）をそれぞれ有機金属気相成長法により選択エ
ピタキシャル成長させる方法により形成する。アモルフ
ァス窒化シリコンを除去し、Ｓｉ基板（２）の上に電子
回路（１１）を形成し、電極（９）、配線（９’）を設
ける。このようにして、半導体レーザー、受光素子及び
電子回路が１個の半導体チップ上に高度に集積されたＯ
ＥＩＣが得られた。
を用いて製作した半導体装置の例を示す。図５はこの半
導体装置の模式的な斜視図である。図１に示した半導体
基板のＳｉの露出している面にのみアモルファス窒化シ
リコンを堆積する。次に、ＩｎＰ基板（３）の上に受光
素子（１０）を、ＧａＡｓ基板（４）に上に半導体レー
ザー（８）をそれぞれ有機金属気相成長法により選択エ
ピタキシャル成長させる方法により形成する。アモルフ
ァス窒化シリコンを除去し、Ｓｉ基板（２）の上に電子
回路（１１）を形成し、電極（９）、配線（９’）を設
ける。このようにして、半導体レーザー、受光素子及び
電子回路が１個の半導体チップ上に高度に集積されたＯ
ＥＩＣが得られた。
【００１９】
【発明の効果】本発明によれば、高信頼性の、かつ、特
性の劣化のない半導体基板が得られた。さらに、本発明
によれば、ワイヤボンディングを全く必要とせず、その
ため、ワイヤボンディングによる浮遊キャパシタンス、
浮遊インダクタンスがなく、集積化度が高く、かつ、高
い信頼性の半導体装置が得られた。さらに、信頼性の劣
化又は個々のデバイスの特性の劣化が発生しなかった。
性の劣化のない半導体基板が得られた。さらに、本発明
によれば、ワイヤボンディングを全く必要とせず、その
ため、ワイヤボンディングによる浮遊キャパシタンス、
浮遊インダクタンスがなく、集積化度が高く、かつ、高
い信頼性の半導体装置が得られた。さらに、信頼性の劣
化又は個々のデバイスの特性の劣化が発生しなかった。
【図１】本発明の半導体基板の一実施例の模式的な斜視
図。
図。
【図２】図１に示した半導体基板を形成する工程図。
【図３】従来の半導体装置の断面図。
【図４】本発明の半導体装置の一実施例の模式的な斜視
図。
図。
【図５】図１に示した半導体基板を用いて製作した半導
体装置の模式的な斜視図。
体装置の模式的な斜視図。
１…ＧａＳｅ ２…Ｓｉ基板 ３…ＩｎＰ基板 ４…ＧａＡｓ基板 ７、８、１２…半導体レーザー ９…電極 ９’…配線 １０、１６…受光素子 １１、１３、１４…電子回路 １５…マイクロプロセッサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鷹野 秀明 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (13)
- 【請求項１】第１の半導体基体と、該第１の半導体基体
上の所望の部分に、ファンデルワールス力で各層が結合
する層状物質の薄膜層を介して設けられた、第１の半導
体基体と材質の異なる第２の半導体基体とよりなること
を特徴とする半導体基板。 - 【請求項２】請求項１記載の半導体基板において、上記
ファンデルワールス力で各層が結合する層状物質は、層
状カルコゲン化合物、Ｓｅ又はＴｅであることを特徴と
する半導体基板。 - 【請求項３】請求項２記載の半導体基板において、上記
層状カルコゲン化合物は、ＧａＳ又はＧａＳｅであるこ
とを特徴とする半導体基板。 - 【請求項４】請求項１から３のいずれか一に記載の半導
体基板において、上記第１の半導体基体又は第２の半導
体基体のいずれか一方は、Ｓｉであることを特徴とする
半導体基板。 - 【請求項５】請求項１から４のいずれか一に記載の半導
体基板と、上記第１の半導体基体及び上記第２の半導体
基体にそれぞれ設けられた半導体素子とを有することを
特徴とする半導体装置。 - 【請求項６】ファンデルワールス力で各層が結合する層
状物質の薄膜層が所望の部分に設けられた第１の半導体
基体と、ファンデルワールス力で各層が結合する層状物
質の薄膜層が所望の部分に設けられ、かつ、第１の半導
体基体と材質の異なる第２の半導体基体とを準備する工
程、第１の半導体基体と第２の半導体基体とをそれぞれ
薄膜層を向き合わせて接着する工程よりなる半導体基板
の製造方法。 - 【請求項７】請求項６記載の半導体基板の製造方法にお
いて、上記ファンデルワールス力で各層が結合する層状
物質は、層状カルコゲン化合物、Ｓｅ又はＴｅであるこ
とを特徴とする半導体基板の製造方法。 - 【請求項８】請求項７記載の半導体基板の製造方法にお
いて、上記層状カルコゲン化合物は、ＧａＳ又はＧａＳ
ｅであることを特徴とする半導体基板の製造方法。 - 【請求項９】請求項６から８のいずれか一に記載の半導
体基板の製造方法において、上記接着は、３００℃から
７００℃の範囲の温度で行なうことを特徴とする半導体
基板の製造方法。 - 【請求項１０】ファンデルワールス力で各層が結合する
層状物質の薄膜層が所望の部分に設けられ、かつ、第１
の半導体素子が該所望の部分と異なる部分に設けられた
第１の半導体基体と、ファンデルワールス力で各層が結
合する層状物質の薄膜層が所望の部分に設けられ、か
つ、第２の半導体素子が該所望の部分と異なる部分に設
けられ、第１の半導体基体と材質の異なる第２の半導体
基体とを準備する工程、第１の半導体基体と第２の半導
体基体とをそれぞれ薄膜層を向き合わせて接着する工程
よりなることを特徴とする半導体装置の製造方法。 - 【請求項１１】ファンデルワールス力で各層が結合する
層状物質の薄膜層が所望の部分に設けられた第１の半導
体基体と、ファンデルワールス力で各層が結合する層状
物質の薄膜層が所望の部分に設けられ、かつ、第１の半
導体基体と材質の異なる第２の半導体基体とを準備する
工程、第１の半導体基体と第２の半導体基体とをそれぞ
れ薄膜層を向き合わせて接着する工程、第１の半導体基
体に第１の半導体素子を、第２の半導体基体に第２の半
導体素子をそれぞれ形成する工程よりなることを特徴と
する半導体装置の製造方法。 - 【請求項１２】請求項１０又は１１記載の半導体装置の
製造方法において、上記ファンデルワールス力で各層が
結合する層状物質は、層状カルコゲン化合物、Ｓｅ又は
Ｔｅであることを特徴とする半導体装置の製造方法。 - 【請求項１３】請求項１２記載の半導体装置の製造方法
において、上記層状カルコゲン化合物は、ＧａＳ又はＧ
ａＳｅであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5287867A JP2675519B2 (ja) | 1993-11-17 | 1993-11-17 | 半導体基板、半導体装置及びそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5287867A JP2675519B2 (ja) | 1993-11-17 | 1993-11-17 | 半導体基板、半導体装置及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142386A true JPH07142386A (ja) | 1995-06-02 |
| JP2675519B2 JP2675519B2 (ja) | 1997-11-12 |
Family
ID=17722782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5287867A Expired - Lifetime JP2675519B2 (ja) | 1993-11-17 | 1993-11-17 | 半導体基板、半導体装置及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675519B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356507C (zh) * | 2004-07-09 | 2007-12-19 | 中国科学院上海微系统与信息技术研究所 | 磷化铟和砷化镓材料的直接键合方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182256A (ja) * | 1985-02-08 | 1986-08-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61183914A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体基板の製造方法 |
| JPH02194519A (ja) * | 1989-01-23 | 1990-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 複合半導体基板およびその製造方法 |
-
1993
- 1993-11-17 JP JP5287867A patent/JP2675519B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182256A (ja) * | 1985-02-08 | 1986-08-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61183914A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体基板の製造方法 |
| JPH02194519A (ja) * | 1989-01-23 | 1990-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 複合半導体基板およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356507C (zh) * | 2004-07-09 | 2007-12-19 | 中国科学院上海微系统与信息技术研究所 | 磷化铟和砷化镓材料的直接键合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2675519B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033995A (en) | Inverted layer epitaxial liftoff process | |
| WO2003063214B1 (en) | Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics | |
| US9011598B2 (en) | Method for making a composite substrate and composite substrate according to the method | |
| FR2917234A1 (fr) | Dispositif multi composants integres dans une matrice semi-conductrice. | |
| JP2675519B2 (ja) | 半導体基板、半導体装置及びそれらの製造方法 | |
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| JPH02306680A (ja) | 光電子集積回路装置およびその製造方法 | |
| US20040084775A1 (en) | Solid state device and its manufacturing method | |
| JPH01133341A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2003068593A (ja) | 半導体積層基板およびその製造方法 | |
| US7176107B2 (en) | Hybrid substrate and method for fabricating the same | |
| JPH06333962A (ja) | 半導体チップ・モジュール | |
| JPH0594929A (ja) | 複合基板とその製造方法及び半導体装置 | |
| JP2610075B2 (ja) | ハイブリッド集積回路とその製造方法 | |
| JP2624119B2 (ja) | 複合型半導体積層構造の製造方法 | |
| US5855954A (en) | Composite structure for manufacturing a microelectronic component and a process for manufacturing the composite structure | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| US11495458B2 (en) | Manufacturing method and semiconductor element | |
| KR100425092B1 (ko) | 실리콘 컴플라이언트 기판 제조방법 | |
| KR940008012B1 (ko) | 이종 반도체기판의 직접접합방법 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| KR940008022B1 (ko) | 화합물 반도체를 이용한 이종 반도체간 접합방법 | |
| TW202240653A (zh) | 製作含凝聚物之交界區之半導體結構之方法 | |
| JPS6379312A (ja) | 半導体基板 | |
| JPS63156312A (ja) | 半導体装置の製造方法 |