JPS61183914A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS61183914A JPS61183914A JP2293185A JP2293185A JPS61183914A JP S61183914 A JPS61183914 A JP S61183914A JP 2293185 A JP2293185 A JP 2293185A JP 2293185 A JP2293185 A JP 2293185A JP S61183914 A JPS61183914 A JP S61183914A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- semiconductor thin
- compound semiconductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 150000001875 compounds Chemical class 0.000 claims abstract description 33
- 239000011521 glass Substances 0.000 claims abstract description 9
- 239000012298 atmosphere Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 13
- 238000001035 drying Methods 0.000 abstract description 6
- 238000009835 boiling Methods 0.000 abstract description 5
- 238000005406 washing Methods 0.000 abstract description 4
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 abstract description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 abstract 6
- 239000011780 sodium chloride Substances 0.000 abstract 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract 2
- 229910052786 argon Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- -1 NaCQ Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、結晶性のよい半導体７ＩＩ膜、特に化合物半
導体薄膜を各種の材料基板上に安価に形成する半導体基
板の製造方法に関する。
導体薄膜を各種の材料基板上に安価に形成する半導体基
板の製造方法に関する。
従来の化合物半導体薄膜の製造方法は、使用する基板の
種類により大きく二つに分けることができる。その一つ
は、Ｃｒドープ半絶縁性ＧａＡｓ基板やサファイア基板
等結晶性の基板上に、蒸着法、ＭＢＥ法、ＣＶＤ法等に
より化合物半導体薄膜を形成する方法である。この方法
によれば、結晶性のよい化合物半導体薄膜を得ることが
できる。
種類により大きく二つに分けることができる。その一つ
は、Ｃｒドープ半絶縁性ＧａＡｓ基板やサファイア基板
等結晶性の基板上に、蒸着法、ＭＢＥ法、ＣＶＤ法等に
より化合物半導体薄膜を形成する方法である。この方法
によれば、結晶性のよい化合物半導体薄膜を得ることが
できる。
しかしこの方法の場合、結晶性のよい化合物半導体ａ膜
を得るためには、基板と形成する化合物半導体との格子
定数の整合がとれていることが必要であり、従って基板
や′ａ膜の種類が限定される。
を得るためには、基板と形成する化合物半導体との格子
定数の整合がとれていることが必要であり、従って基板
や′ａ膜の種類が限定される。
また結晶性のよい化合物半導体薄膜を形成するための基
板は、一般に高価であり、良質で大面積のものは１ｑに
くい。
板は、一般に高価であり、良質で大面積のものは１ｑに
くい。
もう一つの方法は、ガラスなどの非晶質基板上に化合物
半導体ｉｆを形成する方法ある。この方法は、安価で大
面積の基板が手に入るが、当然化合物半導体重、摸の結
晶性は悪いものとなる。
半導体ｉｆを形成する方法ある。この方法は、安価で大
面積の基板が手に入るが、当然化合物半導体重、摸の結
晶性は悪いものとなる。
これらの矛盾を解決する方法として、いわゆる転写法と
呼ばれるものがある（例えば、特公昭５１−４５２３４
号公報）。この方法はまず、雲母、ＮａＣＱ、ＫＢｒな
ど、結晶性のよい材料であって、化合物半導体に対して
選択除去することができる第１の基板を用い、この上に
蒸着法。
呼ばれるものがある（例えば、特公昭５１−４５２３４
号公報）。この方法はまず、雲母、ＮａＣＱ、ＫＢｒな
ど、結晶性のよい材料であって、化合物半導体に対して
選択除去することができる第１の基板を用い、この上に
蒸着法。
ＭＢＥ法、ＣＶＯ法等により結晶性のよい化合物半導体
薄膜を形成する。次いでこの半導体薄膜の面を有基板１
樹脂等の接着剤を介して第２の基板に接着し、第１の基
板を選択除去する。これにより、格子定数の整合を考慮
することなく、第２の基板上に結晶性のよい化合物半導
体薄膜を形成したつ工−ハを得ることができる。
薄膜を形成する。次いでこの半導体薄膜の面を有基板１
樹脂等の接着剤を介して第２の基板に接着し、第１の基
板を選択除去する。これにより、格子定数の整合を考慮
することなく、第２の基板上に結晶性のよい化合物半導
体薄膜を形成したつ工−ハを得ることができる。
ところがこの方法では、化合物半導体′ａ膜と基板との
間に接着層が残るため、耐熱性や耐湿性に難点がある。
間に接着層が残るため、耐熱性や耐湿性に難点がある。
また素子製造プロセスが制約されたり、得られる素子の
信頼性も低いものとなる、といった欠点がある。
信頼性も低いものとなる、といった欠点がある。
本発明は上記した点に鑑みなされたもので、任意の基板
上に結晶性のよい半導体薄膜を形成することができ、し
かも信頼性も高い半導体薄膜を得ることのできる半導体
基板の製造方法を提供することを目的とする。
上に結晶性のよい半導体薄膜を形成することができ、し
かも信頼性も高い半導体薄膜を得ることのできる半導体
基板の製造方法を提供することを目的とする。
本発明は、結晶性の第１の基板上に結晶性の半導体薄膜
を形成し、この薄膜を第２の基板に接続して写しとるい
わゆる転写法を適用するに当り、第２の基板への接続を
、接着剤を用いずに直接接着する技術を用いる。この基
板の直接接着技術は、表面を鏡面研磨した基板を実質的
に異物の介在しない状態で清浄な雰囲気下で研摩面同士
を接触させると密着し、これを２００℃以上の温度で熱
処理すると強固に接着した一体化基板が得られるという
、新しい知見に基いている。
を形成し、この薄膜を第２の基板に接続して写しとるい
わゆる転写法を適用するに当り、第２の基板への接続を
、接着剤を用いずに直接接着する技術を用いる。この基
板の直接接着技術は、表面を鏡面研磨した基板を実質的
に異物の介在しない状態で清浄な雰囲気下で研摩面同士
を接触させると密着し、これを２００℃以上の温度で熱
処理すると強固に接着した一体化基板が得られるという
、新しい知見に基いている。
（発明の効果〕
本発明によれば、多岐に亙る任意の基板に結晶性の良好
な半導体重、ｌｌ！を形成したウェーハを得ることがで
きる。例えば本発明によれば、ガラス基板や８１基板等
にＧａＡｓ等の化合物半導体薄膜を良好な結晶性を以て
形成することができ、大きくかつ安価な化合物半導体ウ
ェーハを得ることができる。特に３ｉ基板上に直接化合
物半導体薄膜を形成したウェーハを作れば、８１基板と
化合物半導体薄膜の間の接合部も素子特性に利用するこ
とができて有用である。
な半導体重、ｌｌ！を形成したウェーハを得ることがで
きる。例えば本発明によれば、ガラス基板や８１基板等
にＧａＡｓ等の化合物半導体薄膜を良好な結晶性を以て
形成することができ、大きくかつ安価な化合物半導体ウ
ェーハを得ることができる。特に３ｉ基板上に直接化合
物半導体薄膜を形成したウェーハを作れば、８１基板と
化合物半導体薄膜の間の接合部も素子特性に利用するこ
とができて有用である。
また従来の転写法と異なり、半導体薄膜と基板の間に接
着層がないため、素子製造プロセスが制約されることも
なく、また信頼性の高い素子を製造することができる。
着層がないため、素子製造プロセスが制約されることも
なく、また信頼性の高い素子を製造することができる。
（発明の実施例）
以下図面を参照して本発明の詳細な説明する。
第１図に示すように、少なくとも一方の面が鏡面研磨さ
れた結晶性の第１の基板１の研磨面上に、蒸着法、ＭＢ
Ｅ法、ＣＶＤ法等により結晶性の化合物半導体薄膜２を
成長させる。化合物半導体薄膜２としては、ＧａＰ、Ｇ
ａＡｓ、ｒｎｐ。
れた結晶性の第１の基板１の研磨面上に、蒸着法、ＭＢ
Ｅ法、ＣＶＤ法等により結晶性の化合物半導体薄膜２を
成長させる。化合物半導体薄膜２としては、ＧａＰ、Ｇ
ａＡｓ、ｒｎｐ。
ＩｎＡｓ、ＩｎＳｂ、ＩｎＧａＰ、ＩｎＧａＡｓ。
ＩｎＧａＳｂ、ＧａＡｇＰ、ＧａＡｆｆｉＡｓ。
ＧａＡｆｆｉＳｂ、ＧａＡｓＰ、ＧａＡｓＳｂ。
Ｇａ５ｂＰ、ＩｎＡｓＰ、ＩｎＡｓＳｂ。
Ｉｎ５ｌ）Ｐなどがあげられる。第１の基板１は、成長
させる化合物半導体簿膜２と格子定数の整合がとれてい
る結晶性基板であって、しかも薄膜が強く付着しないか
、または化合物半導体基板１！２を溶解しない薬品に溶
解する等、化合物半導体薄膜２に対して選択的に除去す
ることのできるものであればよい。
させる化合物半導体簿膜２と格子定数の整合がとれてい
る結晶性基板であって、しかも薄膜が強く付着しないか
、または化合物半導体基板１！２を溶解しない薬品に溶
解する等、化合物半導体薄膜２に対して選択的に除去す
ることのできるものであればよい。
次にこのように半導体簿膜２を形成した第１の基板１を
、第２図に示すように第２の基板２に直接接着する。こ
の直接接着を行うためには、まず接着すべき面が平滑な
鏡面であり、それらの間に異物が入らずまた接触させた
だけで密着するような表面状態にあることが必要である
。これは次のようにして実現することができる。
、第２図に示すように第２の基板２に直接接着する。こ
の直接接着を行うためには、まず接着すべき面が平滑な
鏡面であり、それらの間に異物が入らずまた接触させた
だけで密着するような表面状態にあることが必要である
。これは次のようにして実現することができる。
即ち第１の基板１上に形成された化合物半導体重基板１
２の表面は平滑でなければならない。この条件は第１の
基板１の表面が鏡面研磨されていれば満たされる。一方
、第２の基板３も少なくとも接着すべき面は鏡面研磨し
ておく。両者の接着すべき面の平滑度は表面粗さ５００
Å以下であればよい。
２の表面は平滑でなければならない。この条件は第１の
基板１の表面が鏡面研磨されていれば満たされる。一方
、第２の基板３も少なくとも接着すべき面は鏡面研磨し
ておく。両者の接着すべき面の平滑度は表面粗さ５００
Å以下であればよい。
また鏡面同士を接触させるだけで密着するような表面状
態については、化合物半導体薄膜２は形成直後その様な
状態にある。第２の基板３は、通常の半導体基板の前処
理によりそのような状態が得られる。例えば、第２の基
板３が８１基板であれば、ＳＨボイル、王水ボイルの後
水洗をしてスピンナ乾燥をする。第２の基板３がＧａＡ
ｓのような酸に弱い材料である場合には、有機溶剤でボ
イルした後、水洗しスピンナ乾燥する。いずれの場合も
前処理の最後は水洗、スピンナ乾燥がよい。
態については、化合物半導体薄膜２は形成直後その様な
状態にある。第２の基板３は、通常の半導体基板の前処
理によりそのような状態が得られる。例えば、第２の基
板３が８１基板であれば、ＳＨボイル、王水ボイルの後
水洗をしてスピンナ乾燥をする。第２の基板３がＧａＡ
ｓのような酸に弱い材料である場合には、有機溶剤でボ
イルした後、水洗しスピンナ乾燥する。いずれの場合も
前処理の最後は水洗、スピンナ乾燥がよい。
このような前処理を経た後、第１の基板１と第２の基板
３を、間に異物が入らないように例えばクラス１以下の
クリーンルーム内で接触させる。
３を、間に異物が入らないように例えばクラス１以下の
クリーンルーム内で接触させる。
これにより両者は密着し、例えばビンセットによる取扱
いに十分耐えられるようになる。こうして密着した基板
を例えば電気炉で２００℃以上の温度で熱処理する。こ
の熱処理温度の上限は、基板１．３や化合物半導体簿基
板！２の特性を損ねない値とする。化合物半導体は一般
に熱に弱いため、数百℃以下がよい。また熱処理の雰囲
気は、化合物半導体が酸化され易いので、還元性若しく
は不活性ガスが望ましい。
いに十分耐えられるようになる。こうして密着した基板
を例えば電気炉で２００℃以上の温度で熱処理する。こ
の熱処理温度の上限は、基板１．３や化合物半導体簿基
板！２の特性を損ねない値とする。化合物半導体は一般
に熱に弱いため、数百℃以下がよい。また熱処理の雰囲
気は、化合物半導体が酸化され易いので、還元性若しく
は不活性ガスが望ましい。
このようにして基板同士を直接接着した後、第３図に示
すように、第１の基板１を機械的にまたはエツチング等
の方法で選択的に除去して、第２の基板３上に化合物半
導体薄膜２が形成されたつ工−ハを得る。
すように、第１の基板１を機械的にまたはエツチング等
の方法で選択的に除去して、第２の基板３上に化合物半
導体薄膜２が形成されたつ工−ハを得る。
本発明における鏡面同士の直接接着の詳細な殿構は未だ
不明であるが、表面に形成された自然酸化膜上の０１−
１基や吸着水の水素結合力が寄与していると考えられる
。つまり前述した接触させるだけで密着する表面状態と
は、自然酸化膜や吸着水が表面に存在する状態であり、
この状態は基板の前処理工程での水洗により得られる。
不明であるが、表面に形成された自然酸化膜上の０１−
１基や吸着水の水素結合力が寄与していると考えられる
。つまり前述した接触させるだけで密着する表面状態と
は、自然酸化膜や吸着水が表面に存在する状態であり、
この状態は基板の前処理工程での水洗により得られる。
前処理の最後の乾燥をスピンナ乾燥とするのは、吸着水
を完全に除去しないために望ましい方法である。例えば
吸着水が完全に除去される２００℃以上の加熱乾燥は避
けるようにした方がよい。化合物半導体薄膜は、薄膜形
成後これを空気中にさらすことにより、自然酸化膜が形
成されて水分が吸着するため、格別な前処理を必要とし
ないのである。
を完全に除去しないために望ましい方法である。例えば
吸着水が完全に除去される２００℃以上の加熱乾燥は避
けるようにした方がよい。化合物半導体薄膜は、薄膜形
成後これを空気中にさらすことにより、自然酸化膜が形
成されて水分が吸着するため、格別な前処理を必要とし
ないのである。
より具体的な実施例を説明する。第１の基板１としてＮ
ａＣＱ、Ｍ板を、第２の基板３として３ｉ基板及びガラ
ス基板（保谷ガラス製ＮＡ−４０＞を用意した。３ｉ基
板とガラス基板には、ＳＨボイル、王水ボイルを施し、
次いで水洗しスピンナ乾燥、という前処理を行った。Ｎ
ａＣｆｆ１基板には化合物半導体［１２として真空ボー
ト蒸着法により１ｎ３ｂ薄膜を形成した。ＩｎＳｂ薄膜
は良好な結晶性薄膜とて形成された。１ｎ３ｂ簿膜蒸着
後、この基板を前処理をしたＳｉ基板及びガラス基板に
それぞれ接触させ密着させた。この操作はクラス１以下
のクリーンルーム内で行った。次に密着させた基板に、
アルゴン雰囲気の電気炉中で３００℃、１時間の熱処理
を行ない、一体化させた。最後にＮａｃｇ基板を水で溶
解して除去した。
ａＣＱ、Ｍ板を、第２の基板３として３ｉ基板及びガラ
ス基板（保谷ガラス製ＮＡ−４０＞を用意した。３ｉ基
板とガラス基板には、ＳＨボイル、王水ボイルを施し、
次いで水洗しスピンナ乾燥、という前処理を行った。Ｎ
ａＣｆｆ１基板には化合物半導体［１２として真空ボー
ト蒸着法により１ｎ３ｂ薄膜を形成した。ＩｎＳｂ薄膜
は良好な結晶性薄膜とて形成された。１ｎ３ｂ簿膜蒸着
後、この基板を前処理をしたＳｉ基板及びガラス基板に
それぞれ接触させ密着させた。この操作はクラス１以下
のクリーンルーム内で行った。次に密着させた基板に、
アルゴン雰囲気の電気炉中で３００℃、１時間の熱処理
を行ない、一体化させた。最後にＮａｃｇ基板を水で溶
解して除去した。
こうして８１基板及びガラス基板上に良好な結晶性のＩ
ｎ５ｂｉｌｌｌｌが形成されたウェーハを寿ることがで
きた。
ｎ５ｂｉｌｌｌｌが形成されたウェーハを寿ることがで
きた。
本発明は、第１の基板が化合物半導体である場合にも有
効である。例えば、ＧａＡＳ基板は熱に弱く、拡散やエ
ピタキシャル成長等で割れ易い。
効である。例えば、ＧａＡＳ基板は熱に弱く、拡散やエ
ピタキシャル成長等で割れ易い。
またＧａＡＳ基板と例えば８１基板を直接接着しようと
すると、両者の熱膨張係数の違いが大きいため、強固な
接着基板を得ることが難しい。このような場合、本発明
に従ってＧａＡＳ基根の鏡面研磨面に例えばＧ ｅ ａ
ｔｌ’ｉｌを成長させ、これを鏡面研磨された３ｉ基
板と接着して一体化する。このようにすれば、Ｇｅの熱
膨張係数が８１とＧａＡＳの間にあるため、接着が容易
であり、８１基板で補強したＧａＡｓウェーハを得るこ
とができる。この場合、半導体薄膜は素子形成のための
膿ではなく接着のためだけに用いられることになる。ま
た第１の基板は接着後除去されるものではなく、これが
素子形成５層として用いられることになる。
すると、両者の熱膨張係数の違いが大きいため、強固な
接着基板を得ることが難しい。このような場合、本発明
に従ってＧａＡＳ基根の鏡面研磨面に例えばＧ ｅ ａ
ｔｌ’ｉｌを成長させ、これを鏡面研磨された３ｉ基
板と接着して一体化する。このようにすれば、Ｇｅの熱
膨張係数が８１とＧａＡＳの間にあるため、接着が容易
であり、８１基板で補強したＧａＡｓウェーハを得るこ
とができる。この場合、半導体薄膜は素子形成のための
膿ではなく接着のためだけに用いられることになる。ま
た第１の基板は接着後除去されるものではなく、これが
素子形成５層として用いられることになる。
その池水発明はその趣旨を逸脱しない範囲で種々変形し
て実施することができる。
て実施することができる。
第１図〜第３図は本発明の一実施例の基板製造工程を示
す図である。 １・・・第１の基板、２・・・半導体薄膜、３・・・第
２の基板。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図
す図である。 １・・・第１の基板、２・・・半導体薄膜、３・・・第
２の基板。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図
Claims (4)
- （１）表面が鏡面研磨された第１の基板の研磨面に半導
体薄膜を形成する工程と、表面が鏡面研磨された第２の
基板の研磨面を前記第１の基板の半導体薄膜面と清浄な
雰囲気下で接触させて２００℃以上の温度で熱処理を行
ない前記半導体薄膜が形成された第１の基板と第２の基
板とを一体化する工程とを備えたことを特徴とする半導
体基板の製造方法。 - （２）第１の基板は一体化後除去するものである特許請
求の範囲第１項記載の半導体基板の製造方法。 - （３）第１の基板は結晶性基板であり、半導体薄膜は第
１の基板と格子定数の整合性がよい化合物半導体薄膜で
あり結晶性の半導体薄膜として形成される特許請求の範
囲第１項記載の半導体基板の製造方法。 - （４）第２の基板は、Ｓｉ、Ｇｅ、化合物半導体または
ガラスである特許請求の範囲第１項記載の半導体基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022931A JPH0770473B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022931A JPH0770473B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61183914A true JPS61183914A (ja) | 1986-08-16 |
| JPH0770473B2 JPH0770473B2 (ja) | 1995-07-31 |
Family
ID=12096373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022931A Expired - Lifetime JPH0770473B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770473B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142386A (ja) * | 1993-11-17 | 1995-06-02 | Hitachi Ltd | 半導体基板、半導体装置及びそれらの製造方法 |
| JP2014201464A (ja) * | 2013-04-02 | 2014-10-27 | 日本電信電話株式会社 | シリコン基板上のＩｎＧａＳｂ薄膜の作製方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS5118475A (ja) * | 1974-06-24 | 1976-02-14 | Westinghouse Electric Corp | |
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
-
1985
- 1985-02-08 JP JP60022931A patent/JPH0770473B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS5118475A (ja) * | 1974-06-24 | 1976-02-14 | Westinghouse Electric Corp | |
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142386A (ja) * | 1993-11-17 | 1995-06-02 | Hitachi Ltd | 半導体基板、半導体装置及びそれらの製造方法 |
| JP2014201464A (ja) * | 2013-04-02 | 2014-10-27 | 日本電信電話株式会社 | シリコン基板上のＩｎＧａＳｂ薄膜の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770473B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033995A (en) | Inverted layer epitaxial liftoff process | |
| US5728623A (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| US7674686B2 (en) | Transplanted magnetic random access memory (MRAM) devices on thermally-sensitive substrates using laser transfer and method of making the same | |
| US5827751A (en) | Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically | |
| KR100215588B1 (ko) | 반도체 박막의 제조방법 및 자전변환 소자의 제조방법 | |
| US6432546B1 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| JPH1187200A (ja) | 半導体基板及び半導体装置の製造方法 | |
| US4751200A (en) | Passivation of gallium arsenide surfaces with sodium sulfide | |
| JPH07249577A (ja) | 半導体薄膜の製造方法および磁電変換素子の製造方法 | |
| JPS61183914A (ja) | 半導体基板の製造方法 | |
| US6482538B2 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| WO2002009158A2 (en) | Semiconductor structure including a magnetic tunnel junction | |
| JPS6126216A (ja) | 化合物半導体の成長方法 | |
| JP2000208813A (ja) | ＧａＮ系半導体素子およびその製造方法 | |
| JPH02194519A (ja) | 複合半導体基板およびその製造方法 | |
| CN110767533B (zh) | 一种晶圆级MoS2单层薄膜的制备方法 | |
| Maruyama et al. | Growth of (111) HgCdTe on (100) Si by MOVPE using metalorganic tellurium adsorption and annealing | |
| JPH10229218A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JPS61222993A (ja) | ヘテロ構造の形成方法 | |
| US5855954A (en) | Composite structure for manufacturing a microelectronic component and a process for manufacturing the composite structure | |
| JPH0397215A (ja) | 半導体ウェハの製造方法 | |
| JPS6337652A (ja) | 半導体デバイス用基板の接着方法 | |
| JP3180378B2 (ja) | 半導体薄膜の製造方法および半導体磁気抵抗素子の製造方法 | |
| JPH0342818A (ja) | 化合物半導体装置とその製造方法 | |
| JPH0419699B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |