JPH0770473B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0770473B2 JPH0770473B2 JP60022931A JP2293185A JPH0770473B2 JP H0770473 B2 JPH0770473 B2 JP H0770473B2 JP 60022931 A JP60022931 A JP 60022931A JP 2293185 A JP2293185 A JP 2293185A JP H0770473 B2 JPH0770473 B2 JP H0770473B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- semiconductor thin
- compound semiconductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、結晶性のよい半導体薄膜，特に化合物半導体
薄膜を各種の材料基板上に安価に形成する半導体基板の
製造方法に関する。
薄膜を各種の材料基板上に安価に形成する半導体基板の
製造方法に関する。
従来の化合物半導体薄膜の製造方法は、使用する基板の
種類により大きく二つに分けることができる。その一つ
は、Crドープ半絶縁性GaAs基板やサファイア基板等結晶
性の基板上に、蒸着法,MBE法,CVD法等により化合物半導
体薄膜を形成する方法である。この方法によれば、結晶
性のよい化合物半導体薄膜を得ることができる。しかし
この方法の場合、結晶性のよい化合物半導体薄膜を得る
ためには、基板と形成する化合物半導体との格子定数の
整合がとれていることが必要であり、従って基板や薄膜
の種類が限定される。また結晶性のよい化合物半導体薄
膜を形成するための基板は、一般に高価であり、良質で
大面積のものは得にくい。
種類により大きく二つに分けることができる。その一つ
は、Crドープ半絶縁性GaAs基板やサファイア基板等結晶
性の基板上に、蒸着法,MBE法,CVD法等により化合物半導
体薄膜を形成する方法である。この方法によれば、結晶
性のよい化合物半導体薄膜を得ることができる。しかし
この方法の場合、結晶性のよい化合物半導体薄膜を得る
ためには、基板と形成する化合物半導体との格子定数の
整合がとれていることが必要であり、従って基板や薄膜
の種類が限定される。また結晶性のよい化合物半導体薄
膜を形成するための基板は、一般に高価であり、良質で
大面積のものは得にくい。
もう一つの方法は、ガラスなどの非晶質基板上に化合物
半導体薄膜を形成する方法ある。この方法は、安価で大
面積の基板が手に入るが、当然化合物半導体薄膜の結晶
性は悪いものとなる。
半導体薄膜を形成する方法ある。この方法は、安価で大
面積の基板が手に入るが、当然化合物半導体薄膜の結晶
性は悪いものとなる。
これらの矛盾を解決する方法として、いわゆる転写法と
呼ばれるものがある（例えば、特公昭51−45234号公
報）。この方法はまず、雲母,NaCl,KBrなど、結晶性の
よい材料であって、化合物半導体に対して選択除去する
ことができる第１の基板を用い、この上に蒸着法,MBE
法,CVD法等により結晶性のよい化合物半導体薄膜を形成
する。次いでこの半導体薄膜の面を有機樹脂等の接着剤
を介して第２の基板に接着し、第１の基板を選択除去す
る。これにより、格子定数の整合を考慮することなく、
第２の基板上に結晶性のよい化合物半導体薄膜を形成し
たウェーハを得ることができる。
呼ばれるものがある（例えば、特公昭51−45234号公
報）。この方法はまず、雲母,NaCl,KBrなど、結晶性の
よい材料であって、化合物半導体に対して選択除去する
ことができる第１の基板を用い、この上に蒸着法,MBE
法,CVD法等により結晶性のよい化合物半導体薄膜を形成
する。次いでこの半導体薄膜の面を有機樹脂等の接着剤
を介して第２の基板に接着し、第１の基板を選択除去す
る。これにより、格子定数の整合を考慮することなく、
第２の基板上に結晶性のよい化合物半導体薄膜を形成し
たウェーハを得ることができる。
ところがこの方法では、化合物半導体薄膜と基板との間
に接着層が残るため、耐熱性や耐湿性に難点がある。ま
た素子製造プロセスが制約されたり、得られる素子の信
頼性も低いものとなる、といった欠点がある。
に接着層が残るため、耐熱性や耐湿性に難点がある。ま
た素子製造プロセスが制約されたり、得られる素子の信
頼性も低いものとなる、といった欠点がある。
本発明は上記した点に鑑みなされたもので、任意の基板
上に結晶性のよい半導体薄膜を形成することができ、し
かも信頼性も高い半導体薄膜を得ることのできる半導体
基板の製造方法を提供することを目的とする。
上に結晶性のよい半導体薄膜を形成することができ、し
かも信頼性も高い半導体薄膜を得ることのできる半導体
基板の製造方法を提供することを目的とする。
本発明は、結晶性の第１の基板上に結晶性の半導体薄膜
を形成し、この薄膜を第２の基板に接続して写しとるい
わゆる転写法を適用するに当り、第２の基板への接続
を、接着剤を用いずに直接接着する技術を用いる。この
基板の直接接着技術は、表面を鏡面研磨した基板を実質
的に異物の介在しない状態で清浄な雰囲気下で研磨面同
士を接触させると密着し、これを200℃以上の温度で熱
処理すると強固に接着した一体化基板が得られるとい
う、新しい知見に基いている。
を形成し、この薄膜を第２の基板に接続して写しとるい
わゆる転写法を適用するに当り、第２の基板への接続
を、接着剤を用いずに直接接着する技術を用いる。この
基板の直接接着技術は、表面を鏡面研磨した基板を実質
的に異物の介在しない状態で清浄な雰囲気下で研磨面同
士を接触させると密着し、これを200℃以上の温度で熱
処理すると強固に接着した一体化基板が得られるとい
う、新しい知見に基いている。
本発明によれば、多岐に亙る任意の基板に結晶性の良好
な半導体薄膜を形成したウェーハを得ることができる。
例えば本発明によれば、ガラス基板やSi基板等にGaAs等
の化合物半導体薄膜を良好な結晶性を以て形成すること
ができ、大きくかつ安価な化合物半導体ウェーハを得る
ことができる。特にSi基板上に直接化合物半導体薄膜を
形成したウェーハを作れば、Si基板と化合物半導体薄膜
の間の接合部も素子特性に利用することができて有用で
ある。
な半導体薄膜を形成したウェーハを得ることができる。
例えば本発明によれば、ガラス基板やSi基板等にGaAs等
の化合物半導体薄膜を良好な結晶性を以て形成すること
ができ、大きくかつ安価な化合物半導体ウェーハを得る
ことができる。特にSi基板上に直接化合物半導体薄膜を
形成したウェーハを作れば、Si基板と化合物半導体薄膜
の間の接合部も素子特性に利用することができて有用で
ある。
また従来の転写法と異なり、半導体薄膜と基板の間に接
着層がないため、素子製造プロセスが制約されることも
なく、また信頼性の高い素子を製造することができる。
着層がないため、素子製造プロセスが制約されることも
なく、また信頼性の高い素子を製造することができる。
以下図面を参照して本発明の実施例を説明する。第１図
に示すように、少なくとも一方の面が鏡面研磨された結
晶性の第１の基板１の研磨面上に、蒸着法,MBE法,CVD法
等により結晶性の化合物半導体薄膜２を成長させる。化
合物半導体薄膜２としては、GaP,GaAs,InP,InAs,InSb,I
nGaP,InGaAs,InGaSb,GaAlP,GaAlAs,GaAlSb,GaAsP,GaAsS
b,GaSbP,InAsP,InAsSb,InSbPなどがあげられる。第１の
基板１は、成長させる化合物半導体薄膜２と格子定数の
整合がとれている結晶性基板であって、しかも薄膜が強
く付着しないか、または化合物半導体薄膜２を溶解しな
い薬品に溶解する等、化合物半導体薄膜２に対して選択
的に除去することのできるものであればよい。
に示すように、少なくとも一方の面が鏡面研磨された結
晶性の第１の基板１の研磨面上に、蒸着法,MBE法,CVD法
等により結晶性の化合物半導体薄膜２を成長させる。化
合物半導体薄膜２としては、GaP,GaAs,InP,InAs,InSb,I
nGaP,InGaAs,InGaSb,GaAlP,GaAlAs,GaAlSb,GaAsP,GaAsS
b,GaSbP,InAsP,InAsSb,InSbPなどがあげられる。第１の
基板１は、成長させる化合物半導体薄膜２と格子定数の
整合がとれている結晶性基板であって、しかも薄膜が強
く付着しないか、または化合物半導体薄膜２を溶解しな
い薬品に溶解する等、化合物半導体薄膜２に対して選択
的に除去することのできるものであればよい。
次にこのように半導体薄膜２を形成した第１の基板１
を、第２図に示すように第２の基板２に直接接着する。
この直接接着を行うためには、まず接着すべき面が平滑
な鏡面であり、それらの間に異物が入らずまた接触させ
ただけで密着するような表面状態にあることが必要であ
る。これは次のようにして実現することができる。
を、第２図に示すように第２の基板２に直接接着する。
この直接接着を行うためには、まず接着すべき面が平滑
な鏡面であり、それらの間に異物が入らずまた接触させ
ただけで密着するような表面状態にあることが必要であ
る。これは次のようにして実現することができる。
即ち第１の基板１上に形成された化合物半導体薄膜２の
表面は平滑でなければならない。この条件は第１の基板
１の表面が鏡面研磨されていれば満たされる。一方、第
２の基板３も少なくとも接着すべき面は鏡面研磨してお
く。両者の接着すべき面の平滑度は表面粗さ500Å以下
であればよい。
表面は平滑でなければならない。この条件は第１の基板
１の表面が鏡面研磨されていれば満たされる。一方、第
２の基板３も少なくとも接着すべき面は鏡面研磨してお
く。両者の接着すべき面の平滑度は表面粗さ500Å以下
であればよい。
また鏡面同士を接触させるだけで密着するような表面状
態については、化合物半導体薄膜２は形成直後その様な
状態にある。第２の基板３は、通常の半導体基板の前処
理によりそのような状態が得られる。例えば、第２の基
板３がSi基板であれば、SHボイル，王水ボイルの後水洗
をしてスピンナ乾燥をする。第２の基板３がGaAsのよう
な酸に弱い材料である場合には、有機溶剤でボイルした
後、水洗しスピンナ乾燥する。いずれの場合も前処理の
最後は水洗，スピンナ乾燥がよい。
態については、化合物半導体薄膜２は形成直後その様な
状態にある。第２の基板３は、通常の半導体基板の前処
理によりそのような状態が得られる。例えば、第２の基
板３がSi基板であれば、SHボイル，王水ボイルの後水洗
をしてスピンナ乾燥をする。第２の基板３がGaAsのよう
な酸に弱い材料である場合には、有機溶剤でボイルした
後、水洗しスピンナ乾燥する。いずれの場合も前処理の
最後は水洗，スピンナ乾燥がよい。
このような前処理を経た後、第１の基板１と第２の基板
３を、間に異物が入らないように例えばクラス１以下の
クリーンルーム内で接触させる。これにより両者は密着
し、例えばピンセットによる取扱いに十分耐えられるよ
うになる。こうして密着した基板を例えば電気炉で200
℃以上の温度で熱処理する。この熱処理温度の上限は、
基板1,3や化合物半導体薄膜２の特性を損ねない値（即
ち、基板1,3や薄膜２が溶解しない温度）とする。化合
物半導体は一般に熱に弱いため、数百℃以下がよい。ま
た熱処理の雰囲気は、化合物半導体が酸化され易いの
で、還元性若しくは不活性ガスが望ましい。
３を、間に異物が入らないように例えばクラス１以下の
クリーンルーム内で接触させる。これにより両者は密着
し、例えばピンセットによる取扱いに十分耐えられるよ
うになる。こうして密着した基板を例えば電気炉で200
℃以上の温度で熱処理する。この熱処理温度の上限は、
基板1,3や化合物半導体薄膜２の特性を損ねない値（即
ち、基板1,3や薄膜２が溶解しない温度）とする。化合
物半導体は一般に熱に弱いため、数百℃以下がよい。ま
た熱処理の雰囲気は、化合物半導体が酸化され易いの
で、還元性若しくは不活性ガスが望ましい。
このようにして基板同士を直接接着した後、第３図に示
すように、第１の基板１を機械的にまたはエッチング等
の方法で選択的に除去して、第２の基板３上に化合物半
導体薄膜２が形成されたウェーハを得る。
すように、第１の基板１を機械的にまたはエッチング等
の方法で選択的に除去して、第２の基板３上に化合物半
導体薄膜２が形成されたウェーハを得る。
本発明における鏡面同士の直接接着の詳細な機構は未だ
不明であるが、表面に形成された自然酸化膜上のOH基や
吸着水の水素結合力が寄与していると考えられる。つま
り前述した接触させるだけで密着する表面状態とは、自
然酸化膜や吸着水が表面に存在する状態であり、この状
態は基板の前処理工程での水洗により得られる。前処理
の最後の乾燥をスピンナ乾燥とするのは、吸着水を完全
に除去しないために望ましい方法である。例えば吸着水
が完全に除去される200℃以上の加熱乾燥は避けるよう
にした方がよい。化合物半導体薄膜は、薄膜形成後これ
を空気中にさらすことにより、自然酸化膜が形成されて
水分が吸着するため、格別な前処理を必要としないので
ある。
不明であるが、表面に形成された自然酸化膜上のOH基や
吸着水の水素結合力が寄与していると考えられる。つま
り前述した接触させるだけで密着する表面状態とは、自
然酸化膜や吸着水が表面に存在する状態であり、この状
態は基板の前処理工程での水洗により得られる。前処理
の最後の乾燥をスピンナ乾燥とするのは、吸着水を完全
に除去しないために望ましい方法である。例えば吸着水
が完全に除去される200℃以上の加熱乾燥は避けるよう
にした方がよい。化合物半導体薄膜は、薄膜形成後これ
を空気中にさらすことにより、自然酸化膜が形成されて
水分が吸着するため、格別な前処理を必要としないので
ある。
より具体的な実施例を説明する。第１の基板１としてNa
Cl基板を、第２の基板３としてSi基板及びガラス基板
（保谷ガラス製NA−40）を用意した。Si基板とガラス基
板には、SHボイル，王水ボイルを施し、次いで水洗しス
ピンナ乾燥、という前処理を行った。NaCl基板には化合
物半導体薄膜２として真空ボート蒸着法によりInSb薄膜
を形成した。InSb薄膜は良好な結晶性薄膜として形成さ
れた。InSb薄膜蒸着後、この基板を前処理したSi基板及
びガラス基板にそれぞれ接触させ密着させた。この操作
はクラス１以下のクリーンルーム内で行った。次に密着
させた基板に、アルゴン雰囲気の電気炉中で300℃,1時
間の熱処理を行ない、一体化させた。最後にNaCl基板を
水で溶解して除去した。
Cl基板を、第２の基板３としてSi基板及びガラス基板
（保谷ガラス製NA−40）を用意した。Si基板とガラス基
板には、SHボイル，王水ボイルを施し、次いで水洗しス
ピンナ乾燥、という前処理を行った。NaCl基板には化合
物半導体薄膜２として真空ボート蒸着法によりInSb薄膜
を形成した。InSb薄膜は良好な結晶性薄膜として形成さ
れた。InSb薄膜蒸着後、この基板を前処理したSi基板及
びガラス基板にそれぞれ接触させ密着させた。この操作
はクラス１以下のクリーンルーム内で行った。次に密着
させた基板に、アルゴン雰囲気の電気炉中で300℃,1時
間の熱処理を行ない、一体化させた。最後にNaCl基板を
水で溶解して除去した。
こうしてSi基板及びガラス基板上に良好な結晶性のInSb
薄膜が形成されたウェーハを得ることができた。
薄膜が形成されたウェーハを得ることができた。
本発明は、第１の基板が化合物半導体である場合にも有
効である。例えば、GaAsは熱に弱く、拡散やエピタキシ
ャル成長等で割れ易い。またGaAs基板と例えばSi基板を
直接接着しようとすると、両者の熱膨脹係数の違いが大
きいため、強固な接着基板を得ることが難しい。このよ
うな場合、本発明に従ってGaAs基板の鏡面研磨面に例え
ばGe薄膜を成長させ、これを鏡面研磨されたSi基板と接
着して一体化する。このようにすれば、Geの熱膨脹係数
がSiとGaAsの間にあるため、接着が容易であり、Si基板
で補強したGaAsウェーハを得ることができる。この場
合、半導体薄膜は素子形成のための膜ではなく接着のた
めだけに用いられることになる。また第１の基板は接着
後除去されるものではなく、これが素子形成層として用
いられることになる。
効である。例えば、GaAsは熱に弱く、拡散やエピタキシ
ャル成長等で割れ易い。またGaAs基板と例えばSi基板を
直接接着しようとすると、両者の熱膨脹係数の違いが大
きいため、強固な接着基板を得ることが難しい。このよ
うな場合、本発明に従ってGaAs基板の鏡面研磨面に例え
ばGe薄膜を成長させ、これを鏡面研磨されたSi基板と接
着して一体化する。このようにすれば、Geの熱膨脹係数
がSiとGaAsの間にあるため、接着が容易であり、Si基板
で補強したGaAsウェーハを得ることができる。この場
合、半導体薄膜は素子形成のための膜ではなく接着のた
めだけに用いられることになる。また第１の基板は接着
後除去されるものではなく、これが素子形成層として用
いられることになる。
その他本発明はその趣旨を逸脱しない範囲で種々変形し
て実施することができる。
て実施することができる。
第１図〜第３図は本発明の一実施例の基板製造工程を示
す図である。 １……第１の基板、２……半導体薄膜、３……第２の基
板。
す図である。 １……第１の基板、２……半導体薄膜、３……第２の基
板。
フロントページの続き (72)発明者 福田 潔 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 紺野 邦明 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (56)参考文献 特開 昭56−13773（ＪＰ，Ａ) 特開 昭51−18475（ＪＰ，Ａ) 特開 昭60−51700（ＪＰ，Ａ) 特公 昭49−26455（ＪＰ，Ｂ１)
Claims (4)
- 【請求項１】表面が鏡面研磨された第１の基板の研磨面
に半導体薄膜を形成する工程と、表面が鏡面研磨された
第２の基板の研磨面を前記第１の基板の半導体薄膜面と
清浄な雰囲気下で密着させ、200℃以上で且つ第1,第２
の基板及び半導体薄膜の特性を損ねない温度以下で熱処
理を行ない前記半導体薄膜が形成された第１の基板と第
２の基板とを一体化する工程とを備えたことを特徴とす
る半導体基板の製造方法。 - 【請求項２】第１の基板は一体化後除去するものである
特許請求の範囲第１項記載の半導体基板の製造方法。 - 【請求項３】第１の基板は結晶性基板であり、半導体薄
膜は第１の基板と格子定数の整合性がよい化合物半導体
薄膜であり結晶性の半導体薄膜として形成される特許請
求の範囲第１項記載の半導体基板の製造方法。 - 【請求項４】第２の基板は、Si,Ge,化合物半導体または
ガラスである特許請求の範囲第１項記載の半導体基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022931A JPH0770473B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022931A JPH0770473B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61183914A JPS61183914A (ja) | 1986-08-16 |
| JPH0770473B2 true JPH0770473B2 (ja) | 1995-07-31 |
Family
ID=12096373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022931A Expired - Lifetime JPH0770473B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770473B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2675519B2 (ja) * | 1993-11-17 | 1997-11-12 | 株式会社日立製作所 | 半導体基板、半導体装置及びそれらの製造方法 |
| JP5970408B2 (ja) * | 2013-04-02 | 2016-08-17 | 日本電信電話株式会社 | シリコン基板上のＩｎＧａＳｂ薄膜の作製方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| US3902979A (en) * | 1974-06-24 | 1975-09-02 | Westinghouse Electric Corp | Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication |
| DE2926741C2 (de) * | 1979-07-03 | 1982-09-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
-
1985
- 1985-02-08 JP JP60022931A patent/JPH0770473B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61183914A (ja) | 1986-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033995A (en) | Inverted layer epitaxial liftoff process | |
| JP2587780B2 (ja) | 半導体のパラジウム溶接 | |
| US6030884A (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| KR100215588B1 (ko) | 반도체 박막의 제조방법 및 자전변환 소자의 제조방법 | |
| US4997787A (en) | Method for fabricating a semiconductor film which is electrically isolated from a substrate | |
| US7981238B2 (en) | Method for relaxing a stressed thin film | |
| JP3414833B2 (ja) | 半導体薄膜の製造方法および磁電変換素子の製造方法 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JPH11186120A (ja) | 同種あるいは異種材料基板間の密着接合法 | |
| JPH0770473B2 (ja) | 半導体基板の製造方法 | |
| JPH0770472B2 (ja) | 半導体基板の製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JP2000277779A (ja) | 半導体間接着方法、この方法を使用して製造した半導体および半導体装置 | |
| JPH02194519A (ja) | 複合半導体基板およびその製造方法 | |
| Levine et al. | Ultralow-dark-current wafer-bonded Si/InGaAs photodetectors | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JPH0963951A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPH0397215A (ja) | 半導体ウェハの製造方法 | |
| KR940008022B1 (ko) | 화합물 반도체를 이용한 이종 반도체간 접합방법 | |
| JPH0419699B2 (ja) | ||
| JPS6337652A (ja) | 半導体デバイス用基板の接着方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPS62122119A (ja) | 半導体装置の製造方法 | |
| KR100425092B1 (ko) | 실리콘 컴플라이언트 기판 제조방법 | |
| JP2703231B2 (ja) | シリコン半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |