JPH06349692A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06349692A JPH06349692A JP13768093A JP13768093A JPH06349692A JP H06349692 A JPH06349692 A JP H06349692A JP 13768093 A JP13768093 A JP 13768093A JP 13768093 A JP13768093 A JP 13768093A JP H06349692 A JPH06349692 A JP H06349692A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- substrate
- layer
- lattice constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】第１の半導体基板上に、これと異なる格子定数
を持つ第２の半導体基板を設けた構造を有し、接着界面
が強固な接着力を持ち、接着界面での欠陥やトラップ密
度が抑制された半導体装置を提供すること。 【構成】第１の半導体基板であるｎ−ＧａＡｓ基板１
と、これと異なる格子定数を持つ第２の半導体基板であ
るｐ−ＩｎＰ基板３との間に、接着層として、ｎ−Ｉｎ
0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層２、２’を設けた半導体
装置。この接着層は、いずれか一方の半導体基板と同じ
種類の材料よりなるものか、いずれか一方の半導体基板
と同じ格子定数を持つものか又は両方の半導体基板の格
子定数の中間の値の格子定数を持つものを用いる。
を持つ第２の半導体基板を設けた構造を有し、接着界面
が強固な接着力を持ち、接着界面での欠陥やトラップ密
度が抑制された半導体装置を提供すること。 【構成】第１の半導体基板であるｎ−ＧａＡｓ基板１
と、これと異なる格子定数を持つ第２の半導体基板であ
るｐ−ＩｎＰ基板３との間に、接着層として、ｎ−Ｉｎ
0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層２、２’を設けた半導体
装置。この接着層は、いずれか一方の半導体基板と同じ
種類の材料よりなるものか、いずれか一方の半導体基板
と同じ格子定数を持つものか又は両方の半導体基板の格
子定数の中間の値の格子定数を持つものを用いる。
Description
【０００１】
【産業上の利用分野】本発明は、異なる材質の半導体基
板を有する半導体装置及びその製造方法に関する。
板を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】異種半導体の集積化方法、つまりＳｉ、
ＧａＡｓ、ＩｎＰ等の半導体単結晶材料を一つの基板上
に集積化する方法としては、従来、特開平４−２９６０
７５に記載のように、半導体基板上に単層の歪薄膜を設
け、転位を低減して、格子定数の異なる他の半導体層を
結晶成長させる方法が主であったが、最近では、直接接
着と呼ばれる方法が研究されている。この方法は、複数
の基板を表面処理による活性化により、熱処理のみで接
着させる方法である。この方法では、従来の結晶成長で
問題となっていた欠陥や転位の発生を界面近傍にのみ局
在化することができる。なお、この種の技術に関連する
ものとしては、ＧａＡｓ基板とＩｎＰ基板との直接接着
等を記載した特開昭６１−１８２２１５やオプトニュー
ス（１９９３）Ｎｏ．１、ｐｐ１９等が挙げられる。
ＧａＡｓ、ＩｎＰ等の半導体単結晶材料を一つの基板上
に集積化する方法としては、従来、特開平４−２９６０
７５に記載のように、半導体基板上に単層の歪薄膜を設
け、転位を低減して、格子定数の異なる他の半導体層を
結晶成長させる方法が主であったが、最近では、直接接
着と呼ばれる方法が研究されている。この方法は、複数
の基板を表面処理による活性化により、熱処理のみで接
着させる方法である。この方法では、従来の結晶成長で
問題となっていた欠陥や転位の発生を界面近傍にのみ局
在化することができる。なお、この種の技術に関連する
ものとしては、ＧａＡｓ基板とＩｎＰ基板との直接接着
等を記載した特開昭６１−１８２２１５やオプトニュー
ス（１９９３）Ｎｏ．１、ｐｐ１９等が挙げられる。
【０００３】
【発明が解決しようとする課題】上記後者の従来技術
は、接合面での結晶性、特に接着面がヘテロ接合になる
ことから欠陥やトラップ密度の増加、接合面での接着力
の強さ等に問題があった。この問題を解決するには、接
着時での温度を上げることにより、界面での結晶化を促
進するのが有効である。しかし、上記方法では高温化に
伴い、異なる半導体層の構成原子が界面で相互拡散し、
界面付近に歪層等を発生しやすい。
は、接合面での結晶性、特に接着面がヘテロ接合になる
ことから欠陥やトラップ密度の増加、接合面での接着力
の強さ等に問題があった。この問題を解決するには、接
着時での温度を上げることにより、界面での結晶化を促
進するのが有効である。しかし、上記方法では高温化に
伴い、異なる半導体層の構成原子が界面で相互拡散し、
界面付近に歪層等を発生しやすい。
【０００４】本発明の目的は、第１の半導体基板上に、
これと異なる格子定数を持ち、かつ、半導体素子が設け
られた第２の半導体基板を設けた構造であって、接着界
面が強固な接着力を持ち、接着界面での欠陥やトラップ
密度が抑制された半導体装置を提供することにある。本
発明の他の目的は、このような半導体装置の製造方法を
提供することにある。
これと異なる格子定数を持ち、かつ、半導体素子が設け
られた第２の半導体基板を設けた構造であって、接着界
面が強固な接着力を持ち、接着界面での欠陥やトラップ
密度が抑制された半導体装置を提供することにある。本
発明の他の目的は、このような半導体装置の製造方法を
提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、第１の半導体基板と、これ
と異なる格子定数を持つ第２の半導体基板と、第１の半
導体基板と第２の半導体基板の間に接着層として設けら
れた、いずれか一方の半導体基板と同じ種類の材料より
なる成長層より構成され、少なくとも第２の半導体基板
に半導体素子を設けたものである。
に、本発明の半導体装置は、第１の半導体基板と、これ
と異なる格子定数を持つ第２の半導体基板と、第１の半
導体基板と第２の半導体基板の間に接着層として設けら
れた、いずれか一方の半導体基板と同じ種類の材料より
なる成長層より構成され、少なくとも第２の半導体基板
に半導体素子を設けたものである。
【０００６】ここに同じ種類の材料とは、組成比は異な
るが同じ元素からなるもの、組成比が異なると共に、元
素の内の一部のものは含まないもの等をいう。例えば、
ＩｎＧａＡｓＰという四元の化合物半導体は、それぞれ
がどのような比率であってもすべて同じ種類の材料であ
るものとする。さらにＩｎＧａＡｓＰに対して、そのう
ちのある元素、例えばＰの比率がゼロであるＩｎＧａＡ
ｓも、ＩｎとＰの比率がゼロであるＧａＡｓもすべて同
じ種類の材料であるものとする。
るが同じ元素からなるもの、組成比が異なると共に、元
素の内の一部のものは含まないもの等をいう。例えば、
ＩｎＧａＡｓＰという四元の化合物半導体は、それぞれ
がどのような比率であってもすべて同じ種類の材料であ
るものとする。さらにＩｎＧａＡｓＰに対して、そのう
ちのある元素、例えばＰの比率がゼロであるＩｎＧａＡ
ｓも、ＩｎとＰの比率がゼロであるＧａＡｓもすべて同
じ種類の材料であるものとする。
【０００７】さらに上記目的を達成するために、本発明
の半導体装置は、第１の半導体基板と、これと異なる格
子定数を持つ第２の半導体基板と、第１の半導体基板と
第２の半導体基板の間に接着層として設けられた、いず
れか一方の半導体基板と同じ格子定数を持つか又は両方
の半導体基板の格子定数の中間の値の格子定数を持つ成
長層より構成され、少なくとも第２の半導体基板に半導
体素子を設けたものである。
の半導体装置は、第１の半導体基板と、これと異なる格
子定数を持つ第２の半導体基板と、第１の半導体基板と
第２の半導体基板の間に接着層として設けられた、いず
れか一方の半導体基板と同じ格子定数を持つか又は両方
の半導体基板の格子定数の中間の値の格子定数を持つ成
長層より構成され、少なくとも第２の半導体基板に半導
体素子を設けたものである。
【０００８】いずれの半導体装置においても、接着層
は、直接接しているいずれか一方の半導体基板に対し、
臨界膜厚以下の膜厚であり、単原子層以上の厚さである
ことが好ましい。二つの半導体基板のどちらにも接して
いるときは、所望の一方の半導体基板に対し、臨界膜厚
以下の膜厚であればよい。また、この接着層は、化合物
半導体であることが好ましい。臨界膜厚についての詳し
い説明は、ジャーナルオブ クリスタル グロース，第
２７巻 第１１８頁（１９７４）（Ｊ．ｏｆＣｒｙｓｔ
ａｌ Ｇｒｏｗｔｈ，２７（１９７４）ｐｐ１１８）に
記載されている。
は、直接接しているいずれか一方の半導体基板に対し、
臨界膜厚以下の膜厚であり、単原子層以上の厚さである
ことが好ましい。二つの半導体基板のどちらにも接して
いるときは、所望の一方の半導体基板に対し、臨界膜厚
以下の膜厚であればよい。また、この接着層は、化合物
半導体であることが好ましい。臨界膜厚についての詳し
い説明は、ジャーナルオブ クリスタル グロース，第
２７巻 第１１８頁（１９７４）（Ｊ．ｏｆＣｒｙｓｔ
ａｌ Ｇｒｏｗｔｈ，２７（１９７４）ｐｐ１１８）に
記載されている。
【０００９】さらに、上記他の目的を達成するために、
本発明の半導体装置の製造方法は、第１の半導体基板
と、これと異なる格子定数を持つ第２の半導体基板との
少なくとも一方の半導体基板の上に、他方の半導体基板
と同じ種類の接着層を成長させ、接着層を内側にして、
２つの半導体基板を合わせ、加熱して接着するようにし
たものである。このとき、他方の半導体基板の上にも、
上記一方の半導体基板と同じ種類の第２の接着層を成長
させて、接着することもできる。
本発明の半導体装置の製造方法は、第１の半導体基板
と、これと異なる格子定数を持つ第２の半導体基板との
少なくとも一方の半導体基板の上に、他方の半導体基板
と同じ種類の接着層を成長させ、接着層を内側にして、
２つの半導体基板を合わせ、加熱して接着するようにし
たものである。このとき、他方の半導体基板の上にも、
上記一方の半導体基板と同じ種類の第２の接着層を成長
させて、接着することもできる。
【００１０】またさらに、上記他の目的を達成するため
に、本発明の半導体装置の製造方法は、第１の半導体基
板と、これと異なる格子定数を持つ第２の半導体基板の
少なくとも一方の半導体基板の上に、他方の半導体基板
と同じ格子定数を持つか又は両方の半導体基板の格子定
数の中間の値の格子定数を持つ接着層を成長させ、接着
層を内側にして、２つの半導体基板を合わせ、加熱して
接着するようにしたものである。このとき、他方の半導
体基板の上にも、上記一方の半導体基板と同じ格子定数
を持つか又は両方の半導体基板の格子定数の中間の値の
格子定数を持つ第２の接着層を成長させて、接着するこ
ともできる。
に、本発明の半導体装置の製造方法は、第１の半導体基
板と、これと異なる格子定数を持つ第２の半導体基板の
少なくとも一方の半導体基板の上に、他方の半導体基板
と同じ格子定数を持つか又は両方の半導体基板の格子定
数の中間の値の格子定数を持つ接着層を成長させ、接着
層を内側にして、２つの半導体基板を合わせ、加熱して
接着するようにしたものである。このとき、他方の半導
体基板の上にも、上記一方の半導体基板と同じ格子定数
を持つか又は両方の半導体基板の格子定数の中間の値の
格子定数を持つ第２の接着層を成長させて、接着するこ
ともできる。
【００１１】いずれの半導体装置の製造方法において
も、接着層、第２の接着層についての好ましい条件は、
上記した通りである。また、加熱するときの好ましい温
度範囲は、３００℃から１０００℃、より好ましい温度
範囲は、５００℃から７００℃である。
も、接着層、第２の接着層についての好ましい条件は、
上記した通りである。また、加熱するときの好ましい温
度範囲は、３００℃から１０００℃、より好ましい温度
範囲は、５００℃から７００℃である。
【００１２】
【作用】本発明の作用を、ＧａＡｓ基板とＩｎＰ基板と
を接着する場合を例として説明する。ＧａＡｓ基板上に
接着層としてＩｎＧａＡｓＰ層を成長させ、次に、Ｉｎ
Ｐ基板上にも接着層としてＩｎＧａＡｓＰ層を成長させ
る。この二つのＩｎＧａＡｓＰ層を洗浄により活性化し
た後、熱処理を加え、ＩｎＧａＡｓＰ層を通してＩｎＰ
基板とＧａＡｓ基板を直接接着させる。接着層が同じ種
類の結晶であることから、接合面での結晶化が進み、接
着力が向上する。また、接合がヘテロ界面ではなくなる
ことから、接合面でのトラップ密度や欠陥等も減少す
る。さらに、界面での相互拡散による歪層の発生等につ
いては、同じ種類の結晶を用いていることから、従来と
は逆に温度を上げ、界面で原子を混ぜ合わせることによ
り、結晶化を促進することができる。
を接着する場合を例として説明する。ＧａＡｓ基板上に
接着層としてＩｎＧａＡｓＰ層を成長させ、次に、Ｉｎ
Ｐ基板上にも接着層としてＩｎＧａＡｓＰ層を成長させ
る。この二つのＩｎＧａＡｓＰ層を洗浄により活性化し
た後、熱処理を加え、ＩｎＧａＡｓＰ層を通してＩｎＰ
基板とＧａＡｓ基板を直接接着させる。接着層が同じ種
類の結晶であることから、接合面での結晶化が進み、接
着力が向上する。また、接合がヘテロ界面ではなくなる
ことから、接合面でのトラップ密度や欠陥等も減少す
る。さらに、界面での相互拡散による歪層の発生等につ
いては、同じ種類の結晶を用いていることから、従来と
は逆に温度を上げ、界面で原子を混ぜ合わせることによ
り、結晶化を促進することができる。
【００１３】
〈実施例１〉図１を用いて本発明の第１の実施例を説明
する。有機金属気相成長法により、ｎ−ＧａＡｓ基板１
上に、接着層としてｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ
0.75層２（バンドギャップ波長０．８９μｍ、ＧａＡｓ
に対する歪量２％、膜厚４ｎｍ）を成長させた。この膜
厚は臨界膜厚以下である。一方、ｐ−ＩｎＰ基板３上
に、厚さ１．５μｍのｐ−ＩｎＰバッファ層４、多重量
子井戸（以下、ＭＱＷと記載する）活性層５、厚さ０．
４μｍのｎ−ＩｎＰクラッド層６、接着層である厚さ４
ｎｍのｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層２’を順
次成長させた。さらに、ｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25
Ｐ0.75層２とｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層
２’の表面をそれぞれ硫酸及びフッ酸系のエッチング液
により洗浄し、表面を活性化させた。
する。有機金属気相成長法により、ｎ−ＧａＡｓ基板１
上に、接着層としてｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ
0.75層２（バンドギャップ波長０．８９μｍ、ＧａＡｓ
に対する歪量２％、膜厚４ｎｍ）を成長させた。この膜
厚は臨界膜厚以下である。一方、ｐ−ＩｎＰ基板３上
に、厚さ１．５μｍのｐ−ＩｎＰバッファ層４、多重量
子井戸（以下、ＭＱＷと記載する）活性層５、厚さ０．
４μｍのｎ−ＩｎＰクラッド層６、接着層である厚さ４
ｎｍのｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層２’を順
次成長させた。さらに、ｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25
Ｐ0.75層２とｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層
２’の表面をそれぞれ硫酸及びフッ酸系のエッチング液
により洗浄し、表面を活性化させた。
【００１４】次に、ｎ−ＧａＡｓ基板１上のｎ−Ｉｎ
0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層２とｐ−ＩｎＰ基板３上
のｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層２’を接触さ
せ、６００℃で熱処理を行い接着した。さらに電極（図
示せず）を形成し、所定の形状として半導体レーザ装置
とした。本実施例では、従来の１ｎＰとＧａＡｓの直接
接着に比べ接着強度を１．５倍にまで向上できた。ま
た、接合界面での欠陥密度も１／２にまで低減できた。
また、作製したレーザ装置の寿命についても、従来装置
に比べ１．３倍にまで向上させることができた。
0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層２とｐ−ＩｎＰ基板３上
のｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層２’を接触さ
せ、６００℃で熱処理を行い接着した。さらに電極（図
示せず）を形成し、所定の形状として半導体レーザ装置
とした。本実施例では、従来の１ｎＰとＧａＡｓの直接
接着に比べ接着強度を１．５倍にまで向上できた。ま
た、接合界面での欠陥密度も１／２にまで低減できた。
また、作製したレーザ装置の寿命についても、従来装置
に比べ１．３倍にまで向上させることができた。
【００１５】なお、４元のＩｎＧａＡｓＰ層については
ｎ−ＧａＡｓ基板上の層もｐ−ＩｎＰ基板上の層も組成
の同じものを用いたが、組成の異なるＩｎＧａＡｓＰ層
を用いても良い。例えば、ｎ−ＧａＡｓ基板上のＩｎＧ
ａＡｓＰ層をプラス１％歪、ｐ−ＩｎＰ基板上のＩｎＧ
ａＡｓＰ層をマイナス１％歪の組成にしても同様の効果
が得られた。
ｎ−ＧａＡｓ基板上の層もｐ−ＩｎＰ基板上の層も組成
の同じものを用いたが、組成の異なるＩｎＧａＡｓＰ層
を用いても良い。例えば、ｎ−ＧａＡｓ基板上のＩｎＧ
ａＡｓＰ層をプラス１％歪、ｐ−ＩｎＰ基板上のＩｎＧ
ａＡｓＰ層をマイナス１％歪の組成にしても同様の効果
が得られた。
【００１６】〈実施例２〉図２を用いて本発明の第２の
実施例を説明する。この実施例は、接着層を一方にのみ
設けた例である。有機金属気相成長法により、ｎ−Ｇａ
Ａｓ基板１上に、接着層として、ｎ−ＩｎＰ層７（膜厚
約２ｎｍ）を成長させた。一方、ｐ−ＩｎＰ基板３上
に、それぞれ実施例１と同じ厚さのｐ−ＩｎＰバッファ
層４、ＭＱＷ活性層５、ｎ−ＩｎＰクラッド層６を順次
成長させた。さらに、ｎ−ＩｎＰ層７とｐ−ＩｎＰ基板
３上のｎ−ＩｎＰクラッド層６を硫酸系及びフッ酸系の
エッチング液により洗浄し、表面を活性化させた。
実施例を説明する。この実施例は、接着層を一方にのみ
設けた例である。有機金属気相成長法により、ｎ−Ｇａ
Ａｓ基板１上に、接着層として、ｎ−ＩｎＰ層７（膜厚
約２ｎｍ）を成長させた。一方、ｐ−ＩｎＰ基板３上
に、それぞれ実施例１と同じ厚さのｐ−ＩｎＰバッファ
層４、ＭＱＷ活性層５、ｎ−ＩｎＰクラッド層６を順次
成長させた。さらに、ｎ−ＩｎＰ層７とｐ−ＩｎＰ基板
３上のｎ−ＩｎＰクラッド層６を硫酸系及びフッ酸系の
エッチング液により洗浄し、表面を活性化させた。
【００１７】ｎ−ＧａＡｓ基板１上のｎ−ＩｎＰ層７と
ｐ−ＩｎＰ基板３上のｎ−ＩｎＰクラッド層６とを接触
させ、６００℃で熱処理を行い接着した。以下、実施例
１と同様にして半導体レーザ装置とした。本実施例で
は、ＩｎＰ層中のＩｎが高温時にマストランスポートに
より移動することから、より接着力の強い結合が得ら
れ、接着強度を２倍にまで向上できた。また、接合界面
での欠陥密度やレーザ素子の寿命についても、実施例１
と同様の効果が得られた。
ｐ−ＩｎＰ基板３上のｎ−ＩｎＰクラッド層６とを接触
させ、６００℃で熱処理を行い接着した。以下、実施例
１と同様にして半導体レーザ装置とした。本実施例で
は、ＩｎＰ層中のＩｎが高温時にマストランスポートに
より移動することから、より接着力の強い結合が得ら
れ、接着強度を２倍にまで向上できた。また、接合界面
での欠陥密度やレーザ素子の寿命についても、実施例１
と同様の効果が得られた。
【００１８】〈実施例３〉図１を用いて本発明の第３の
実施例を説明する。この実施例は、図１に示した実施例
１と同様の構造で、Ｓｉ基板上にＧａＡｓ層を成長させ
た例である。有機金属気相成長法によりｎ−Ｓｉ基板８
上にｎ−ＧａＡｓ層９（膜厚約２ｎｍ）を成長させた。
一方、ｐ−ＩｎＰ基板３上に、実施例１とそれぞれ同じ
厚さのｐ−ＩｎＰバッファ層４、ＭＱＷ活性層５、ｎ−
ＩｎＰクラッド層６を順次成長させ、次にｎ−ＧａＡｓ
層９’（膜厚約２ｎｍ）を成長させた。ｎ−Ｓｉ基板８
上のｎ−ＧａＡｓ層９とｐ−ＩｎＰ基板３上のｎ−Ｇａ
Ａｓ層９’を硫酸系及びフッ酸系のエッチング液により
洗浄し、表面を活性化させた。
実施例を説明する。この実施例は、図１に示した実施例
１と同様の構造で、Ｓｉ基板上にＧａＡｓ層を成長させ
た例である。有機金属気相成長法によりｎ−Ｓｉ基板８
上にｎ−ＧａＡｓ層９（膜厚約２ｎｍ）を成長させた。
一方、ｐ−ＩｎＰ基板３上に、実施例１とそれぞれ同じ
厚さのｐ−ＩｎＰバッファ層４、ＭＱＷ活性層５、ｎ−
ＩｎＰクラッド層６を順次成長させ、次にｎ−ＧａＡｓ
層９’（膜厚約２ｎｍ）を成長させた。ｎ−Ｓｉ基板８
上のｎ−ＧａＡｓ層９とｐ−ＩｎＰ基板３上のｎ−Ｇａ
Ａｓ層９’を硫酸系及びフッ酸系のエッチング液により
洗浄し、表面を活性化させた。
【００１９】ｎ−ＧａＡｓ層９とｎ−ＧａＡｓ層９’を
接触させ、６００℃で熱処理を加え、接着した。以下、
実施例１と同様にして半導体レーザ装置とした。本実施
例では、接着層がＧａＡｓ層であること及び格子定数が
Ｓｉ＜ＧａＡｓ＜ＩｎＰの順に大きくなることから、Ｇ
ａＡｓ層がバッファ層的な役割を果たし、従来のＳｉと
ＩｎＰの直接接着に比べて欠陥密度を１／３程度にまで
低減できた。接合界面での接着力やレーザ素子の寿命に
ついても実施例１と同様の効果が得られた。
接触させ、６００℃で熱処理を加え、接着した。以下、
実施例１と同様にして半導体レーザ装置とした。本実施
例では、接着層がＧａＡｓ層であること及び格子定数が
Ｓｉ＜ＧａＡｓ＜ＩｎＰの順に大きくなることから、Ｇ
ａＡｓ層がバッファ層的な役割を果たし、従来のＳｉと
ＩｎＰの直接接着に比べて欠陥密度を１／３程度にまで
低減できた。接合界面での接着力やレーザ素子の寿命に
ついても実施例１と同様の効果が得られた。
【００２０】〈実施例４〉図３を用いて本発明の第４の
実施例を説明する。この実施例は、半導体レーザ１０、
変調器１１等の素子が形成されたｐ−ＩｎＰ基板３を予
め各素子の駆動回路１２（電界効果トランジスタ）の形
成されたｎ−Ｓｉ基板８に、直接接着により接着し、集
積化を図った例である。ｐ−ＩｎＰ基板３上に、それぞ
れ有機金属気相成長法により多層構造を成長させ、酸化
膜を形成し、選択エッチング等を行ってメサ構造とし、
ｎ型電極１４を形成して各素子を製造した。ついで、研
磨、エッチング、洗浄によりｐ−ＩｎＰ基板３の薄膜化
（５０μｍ厚）及び活性化を行った。ｎ−Ｓｉ基板８
は、酸化膜の形成及び選択エッチングにより、各ｐ−Ｉ
ｎＰ基板３と接着する部分以外に酸化膜を形成した。
実施例を説明する。この実施例は、半導体レーザ１０、
変調器１１等の素子が形成されたｐ−ＩｎＰ基板３を予
め各素子の駆動回路１２（電界効果トランジスタ）の形
成されたｎ−Ｓｉ基板８に、直接接着により接着し、集
積化を図った例である。ｐ−ＩｎＰ基板３上に、それぞ
れ有機金属気相成長法により多層構造を成長させ、酸化
膜を形成し、選択エッチング等を行ってメサ構造とし、
ｎ型電極１４を形成して各素子を製造した。ついで、研
磨、エッチング、洗浄によりｐ−ＩｎＰ基板３の薄膜化
（５０μｍ厚）及び活性化を行った。ｎ−Ｓｉ基板８
は、酸化膜の形成及び選択エッチングにより、各ｐ−Ｉ
ｎＰ基板３と接着する部分以外に酸化膜を形成した。
【００２１】次に、有機金属気相成長法によりｎ−Ｓｉ
基板８の各ｐ−ＩｎＰ基板３と接着する部分にのみｐ−
ＩｎＰ層１５を成長させ、前記実施例と同様の洗浄によ
り、ｐ−ＩｎＰ層１５を活性化させた。薄膜化された各
ｐ−ＩｎＰ基板３の裏面側とｎ−Ｓｉ基板８上のｐ−Ｉ
ｎＰ層１５とを６００℃の密着により接着させた。各素
子のｎ型電極１４とｎ−Ｓｉ基板８上の駆動回路１２を
ワイヤーボンディング１６により接続し、集積化を図っ
た。本実施例では、この直接接着により集積化を容易に
し、従来より集積度を３倍にまで向上できた。また、接
着強度、寿命等については、前記実施例とほぼ同様の効
果が得られた。
基板８の各ｐ−ＩｎＰ基板３と接着する部分にのみｐ−
ＩｎＰ層１５を成長させ、前記実施例と同様の洗浄によ
り、ｐ−ＩｎＰ層１５を活性化させた。薄膜化された各
ｐ−ＩｎＰ基板３の裏面側とｎ−Ｓｉ基板８上のｐ−Ｉ
ｎＰ層１５とを６００℃の密着により接着させた。各素
子のｎ型電極１４とｎ−Ｓｉ基板８上の駆動回路１２を
ワイヤーボンディング１６により接続し、集積化を図っ
た。本実施例では、この直接接着により集積化を容易に
し、従来より集積度を３倍にまで向上できた。また、接
着強度、寿命等については、前記実施例とほぼ同様の効
果が得られた。
【００２２】なお、以上の実施例では、エッチングは硫
酸とフッ酸を用いて行ったが塩酸系のエッチング液を用
いてもよい。また、各半導体層の作製方法には有機金属
気相成長法を用いているが、分子線エピタキシ法やその
他の気相成長法を用いてもよい。また、ｐ−ＩｎＰ基板
に変えて、ｎ−ＩｎＰ基板を用い、接着層として、ｐ−
ＩｎＧａＡｓＰ層又はｐ−ＩｎＰ層を用いてもよい。
酸とフッ酸を用いて行ったが塩酸系のエッチング液を用
いてもよい。また、各半導体層の作製方法には有機金属
気相成長法を用いているが、分子線エピタキシ法やその
他の気相成長法を用いてもよい。また、ｐ−ＩｎＰ基板
に変えて、ｎ−ＩｎＰ基板を用い、接着層として、ｐ−
ＩｎＧａＡｓＰ層又はｐ−ＩｎＰ層を用いてもよい。
【００２３】
【発明の効果】以上述べたように、本発明によれば、半
導体基板上に、これと異なる格子定数を持つ第２の半導
体基板が直接接着により形成された構造を有し、そのた
め接着界面が強固な接着力を持ち、接着界面での欠陥や
トラップ密度が抑制されるという効果を有する。
導体基板上に、これと異なる格子定数を持つ第２の半導
体基板が直接接着により形成された構造を有し、そのた
め接着界面が強固な接着力を持ち、接着界面での欠陥や
トラップ密度が抑制されるという効果を有する。
【図１】本発明の実施例１及び実施例３の半導体装置の
断面構造図。
断面構造図。
【図２】本発明の実施例２の半導体装置の断面構造図。
【図３】本発明の実施例４の半導体装置の断面構造図。
１…ｎ−ＧａＡｓ基板 ２、２’…ｎ−Ｉｎ0.65Ｇａ0.35Ａｓ0.25Ｐ0.75層 ３…ｐ−ＩｎＰ基板 ４…ｐ−ＩｎＰバッファ層 ５…ＭＱＷ活性層 ６…ｎ−ＩｎＰクラッド層 ７…ｎ−ＩｎＰ層 ８…ｎ−Ｓｉ基板 ９、９’…ｎ−ＧａＡｓ層 １０…半導体レーザ １１…変調器 １２…駆動回路 １４…ｎ型電極 １５…ｐ−ＩｎＰ層 １６…ワイヤーボンディング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奧野 八重 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (9)
- 【請求項１】第１の半導体基板、該第１の半導体基板と
異なる格子定数を持つ第２の半導体基板及び第１の半導
体基板と第２の半導体基板の間に接着層として設けられ
た、いずれか一方の半導体基板と同じ種類の材料よりな
る成長層を有し、少なくとも第２の半導体基板に半導体
素子が設けられたことを特徴とする半導体装置。 - 【請求項２】第１の半導体基板、該第１の半導体基板と
異なる格子定数を持つ第２の半導体基板及び第１の半導
体基板と第２の半導体基板の間に接着層として設けられ
た、いずれか一方の半導体基板と同じ格子定数を持つか
又は両方の半導体基板の格子定数の中間の値の格子定数
を持つ成長層を有し、少なくとも第２の半導体基板に半
導体素子が設けられたことを特徴とする半導体装置。 - 【請求項３】請求項１又は２記載の半導体装置におい
て、上記接着層は、直接接しているいずれか一方の半導
体基板に対し、臨界膜厚以下の膜厚であることを特徴と
する半導体装置。 - 【請求項４】請求項１から３のいずれか一に記載の半導
体装置において、上記接着層は、化合物半導体であるこ
とを特徴とする半導体装置。 - 【請求項５】第１の半導体基板及び該第１の半導体基板
と異なる格子定数を持つ第２の半導体基板の少なくとも
一方の半導体基板の上に、他方の半導体基板と同じ種類
の材料よりなる接着層を成長させる第１の工程及び該接
着層を内側にして、２つの半導体基板を合わせ、加熱し
て接着する第２の工程を有することを特徴とする半導体
装置の製造方法。 - 【請求項６】請求項５記載の半導体装置の製造方法にお
いて、上記第１の工程は、上記他方の半導体基板の上
に、上記一方の半導体基板と同じ種類の材料よりなる第
２の接着層を成長させる工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項７】第１の半導体基板及び該第１の半導体基板
と異なる格子定数を持つ第２の半導体基板の少なくとも
一方の半導体基板の上に、他方の半導体基板と同じ格子
定数を持つか又は両方の半導体基板の格子定数の中間の
値の格子定数を持つ接着層を成長させる第１の工程及び
該接着層を内側にして、２つの半導体基板を合わせ、加
熱して接着する第２の工程を有することを特徴とする半
導体装置の製造方法。 - 【請求項８】請求項７記載の半導体装置の製造方法にお
いて、上記第１の工程は、上記他方の半導体基板の上
に、上記一方の半導体基板と同じ格子定数を持つか又は
両方の半導体基板の格子定数の中間の値の格子定数を持
つ第２の接着層を成長させる工程を含むことを特徴とす
る半導体装置の製造方法。 - 【請求項９】請求項５から８のいずれか一に記載の半導
体装置の製造方法において、上記接着層及び第２の接着
層の膜厚は、いずれも臨界膜厚以下の膜厚であることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13768093A JPH06349692A (ja) | 1993-06-08 | 1993-06-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13768093A JPH06349692A (ja) | 1993-06-08 | 1993-06-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349692A true JPH06349692A (ja) | 1994-12-22 |
Family
ID=15204310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13768093A Pending JPH06349692A (ja) | 1993-06-08 | 1993-06-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349692A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203987A (ja) * | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US6853008B2 (en) | 2000-12-15 | 2005-02-08 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US7364982B2 (en) | 1999-06-09 | 2008-04-29 | Kabushiki Kaisha Toshiba | Process for preparing a bonding type semiconductor substrate |
| JP2008252151A (ja) * | 1999-06-09 | 2008-10-16 | Toshiba Corp | 半導体発光素子の製造方法 |
-
1993
- 1993-06-08 JP JP13768093A patent/JPH06349692A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7364982B2 (en) | 1999-06-09 | 2008-04-29 | Kabushiki Kaisha Toshiba | Process for preparing a bonding type semiconductor substrate |
| JP2008252151A (ja) * | 1999-06-09 | 2008-10-16 | Toshiba Corp | 半導体発光素子の製造方法 |
| JP2011003934A (ja) * | 1999-06-09 | 2011-01-06 | Toshiba Corp | 積層体および発光素子 |
| JP2002203987A (ja) * | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US6853008B2 (en) | 2000-12-15 | 2005-02-08 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11214732A (ja) | 異なる結晶格子をもつ結晶質の基板の接合のための方法 | |
| JP2002531944A (ja) | 二つの異なった半導体ウエハを接合する方法 | |
| JP3474917B2 (ja) | 半導体装置の製造方法 | |
| JPH06349692A (ja) | 半導体装置及びその製造方法 | |
| JPH06224404A (ja) | 集積回路装置の製造方法 | |
| JP3406376B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0831791A (ja) | 半導体層の製造方法 | |
| JP2000277779A (ja) | 半導体間接着方法、この方法を使用して製造した半導体および半導体装置 | |
| JPH0613603A (ja) | 半導体デバイス | |
| JPH09167877A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH0740603B2 (ja) | 半導体装置の製造方法 | |
| JPH05198529A (ja) | 半導体結晶の作成方法 | |
| JP2002246695A (ja) | 多孔質基板を用いた半導体デバイスの作製法及び半導体デバイス | |
| JPH0690061A (ja) | 半導体発光素子の製造方法 | |
| JP2747232B2 (ja) | 半導体装置 | |
| JP3676029B2 (ja) | 半導体レーザ装置 | |
| JP3466365B2 (ja) | 半導体基板の製造方法 | |
| JPH0774066A (ja) | 半導体装置及びその製造方法 | |
| JPS63184320A (ja) | 半導体装置 | |
| JPS59114885A (ja) | 半導体装置の製造方法 | |
| JP2619734B2 (ja) | 半導体基板およびその製造方法 | |
| JP2862018B2 (ja) | 半導体基板 | |
| Okuno et al. | Direct bonding of lattice-mismatched and orientationmismatched III-V semiconductor wafers: a step toward establishing" Free-Orientation Integration" | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 | |
| JP2633921B2 (ja) | 導波路付光デバイス装置の製造方法 |