JPH09232198A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH09232198A JPH09232198A JP3972596A JP3972596A JPH09232198A JP H09232198 A JPH09232198 A JP H09232198A JP 3972596 A JP3972596 A JP 3972596A JP 3972596 A JP3972596 A JP 3972596A JP H09232198 A JPH09232198 A JP H09232198A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- gallium arsenide
- layer
- substrate
- arsenide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Led Devices (AREA)
Abstract
て、安価で、強度が大きく、しかも大口径化が可能なシ
リコン基板を用いるときに発生するガリウム砒素層とシ
リコン基板間の寄生容量を低減した半導体基板の製造方
法を提供する。 【解決手段】 一方のシリコン基板上に下地層とガリウ
ム砒素層を形成するとともに、他方のシリコン基板上に
絶縁膜を形成し、前記一方のシリコン基板上のガリウム
砒素層と前記他方のシリコン基板上の絶縁膜とを対峙さ
せて前記一方のシリコン基板と前記他方のシリコン基板
を接合した後に前記一方のシリコン基板と下地層を除去
する。
Description
法に関し、特に一部にガリウム砒素層を有する半導体基
板の製造方法に関する。
来、ガリウム砒素から成る半導体層に電界効果トランジ
スタ(FET)を形成する場合、図2に示すように、半
絶縁性ガリウム砒素基板11上にn型チャネル層として
ガリウム砒素層12を形成し、このガリウム砒素層12
上にアルミニウム(Al)等によるショットキー電極1
4を形成し、AuGe等によるソース・ドレイン電極1
5を形成し、空乏層13の幅を変化させて、電流偏重に
てFETとして動作させていた。この場合、チャネル層
内に生じる寄生容量を減らすために、ガリウム砒素基板
11としては半絶縁性のガリウム砒素基板を用いる必要
があった。
あり、またガリウム砒素基板11は脆いために、ウエハ
ープロセスにて割れ等により製造歩留りを低下させた
り、ウエハープロセスの搬送系に特殊な機構が必要で、
そのための設備費が高価になるという問題があった。さ
らにガリウム砒素は脆弱であり、基板の大口径化が困難
であるという問題もあった。
を形成するための基板として、ガリウム砒素基板に比較
して、安価で、強度が大きく、しかも大口径化が可能な
シリコン基板を用いることも提案されている。このよう
な方法として、例えばシリコン基板21上に、バナジウ
ム(V)がドープされた高抵抗のガリウム砒素層22を
形成し、この高抵抗のガリウム砒素層22上にさらにF
ETを形成するためのガリウム砒素層23を形成するも
のである(JJAP, Vol 23, No 12, 1984, L919-L921) 。
基板21上にガリウム砒素層22を形成する場合、シリ
コン基板21からのシリコンのオートドーピングにより
ガリウム砒素層23の下地層22を高抵抗化するのが困
難であり、寄生容量は減少できないという問題がある。
また、ガリウム砒素層22をシリコン基板21上に成長
する際の高温熱処理によりガリウム砒素膜22とシリコ
ン基板21の界面で砒素がシリコン基板21側に拡散
し、このシリコン基板21に拡散した砒素がn型のドー
パントとして働くため、シリコン基板21表面部分21
aの電気抵抗率が低下してしまい、シリコン基板21と
その上に形成したガリウム砒素層23にチャネル層を形
成すると、そこに生じる寄生容量を十分に低減させるこ
とができないという問題がある。
みてなされたものであり、ガリウム砒素層を形成するた
めの基板として、安価で、強度が大きく、しかも大口径
化が可能なシリコン基板を用いるとともに、シリコン基
板を用いるときに発生するガリウム砒素層とシリコン基
板間の寄生容量を低減した半導体基板の製造方法を提供
することを目的とする。
に、本発明に係る半導体基板の製造方法は、一方のシリ
コン基板上に下地層とガリウム砒素層を形成するととも
に、他方のシリコン基板上に絶縁膜を形成し、前記一方
のシリコン基板上のガリウム砒素層と前記他方のシリコ
ン基板上の絶縁膜とを対峙させて前記一方のシリコン基
板と前記他方のシリコン基板を接合した後に前記一方の
シリコン基板と下地層を除去する。
面に基づき詳細に説明する。図1(a)〜(f)は本発
明に係る半導体基板の製造方法の一実施形態を示す図で
あり、1は一方の半導体基板、2は一方の半導体基板1
上に形成した下地層、3は一方の半導体基板1上に形成
したガリウム砒素層、4は他方の半導体基板、5は他の
半導体基板4上に形成した絶縁膜である。
リコン基板1上に、単結晶薄膜などから成る下地層2と
単結晶のガリウム砒素層3を形成する。この下地層2
は、Alx Ga1-x As層から成り、アルミニウム砒素
とガリウム砒素の混晶比xは、1≧x≧0.4などに設
定される。このアルミニウム砒素とガリウム砒素の混晶
比xが0.4より小さいと、GaAsとの選択エッチン
グ性が悪くなり望ましくない。この下地層2は、従来周
知の2ステップ成長法や温度サイクル法などを用いて、
MOCVD法やMBE法など厚み0.5μm〜4μm程
度に形成する。ガリウム砒素層3は電界効果トランジス
タなどを形成するための膜となる。このガリウム砒素層
3はMOCVD法やMBE法などで厚み0.5μm〜2
μm程度に形成する。ガリウム砒素層3やアルミニウム
ガリウム砒素層2をMOCVD法で形成する場合は、例
えばトリメチルガリウム((CH3 )3 Ga)やトリメ
チルアルミニウム((CH3 )3 Al)などのIII 族元
素の揮発性アルキル化合物と例えばアルシン(As
H3 )やホスフィン(PH3 )などのV族元素との水素
化合物を原料として気相熱反応によってIII −V族間化
合物を生成する。また、ガリウム砒素層3やアルミニウ
ムガリウム砒素2をMBE法で形成する場合、超高真空
中で、結晶の個々の構成元素をそれぞれ別のるつぼに入
れて加熱蒸発させ、出てくる蒸気を分子線の形で加熱さ
れているシリコン基板1に当て、その基板1上に単結晶
薄膜を成長させる。MOCVD法では、比較的低温工程
で単結晶薄膜を形成でき、MBE法では精密に制御しな
がら単結晶薄膜を形成できる。
Ωcm以上の電気抵抗率を有する他方のシリコン基板4
上に、電気絶縁膜5を形成する。この電気絶縁膜5は、
例えば酸化シリコン(SiO2 )膜や窒化シリコン(S
ix Ny )膜などで構成され、熱酸化法、プラズマCV
D法、或いはスパッタリング法等で厚み0.1μm〜2
μm程度に形成される。電界効果トランジスタなどをG
aAs層に形成する際に、この他方のシリコン基板4と
の間に生じる寄生容量をできるだけ低減させるために、
この他方のシリコン基板4には1000Ωcm以上の電
気抵抗率を有するものが用いられる。
リコン基板1と他方シリコン基板4を接合する。この接
合は、一方のシリコン基板1上のガリウム砒素層3と他
方のシリコン基板4上の絶縁膜5を分子相互の静電相互
作用に基づくファンデルワールス力で接合することによ
り行う。すなわち、一方のシリコン基板1上のガリウム
砒素層3と他方のシリコン基板4上の絶縁膜5を対峙し
て配設し、400℃以上の水素ガス雰囲気中で1g/c
m2 以上で加圧して接合する。
リコン基板1を化学機械研磨法等で除去する。この化学
機械研磨法とは、砥粒による機械的除去作用と、エッチ
ング液による化学的溶去作用とを複合させた半導体基板
表面の精密研磨法である。
リコン基板1上の下地層2を除去する。この下地層2
は、Alx Ga1-x As層(1.0≧x≧0.4)で構
成され、濃度約10%以上のフッ化水素(HF)水溶液
中に上記下地層2が付着した他方のシリコン基板4を浸
し、Alx Ga1-x As層2のみを選択的に除去するこ
とで、ガリウム砒素層3を絶縁膜5上に残す。Alx G
a1-x Asの混晶比xが1.0≧x≧0.4のとき、G
aAsとの選択エッチング性はエッチングレートで10
倍以上あるため、良好な選択エッチングが可能である。
この混晶比xが0.4未満になると選択性が悪化する。
したがって、Alx Ga1-x Asの混晶比xは1.0≧
x≧0.4とすることが望ましい。
を介して他方のシリコン基板4上に接合されたガリウム
砒素層3を例えばメサエッチングして島状に形成すると
ともに、この島状部3’にソース・ドレイン電極6やゲ
ート電極7を形成して電界効果トランジスタを形成す
る。なお、島状部3’を形成するガリウム砒素層3の導
電型、キャリア密度、膜厚は目的とするデバイスに応じ
て設定すればよく、一方のシリコン基板1上に下地層2
を成長した後に、所望のガリウム砒素層3を形成すれば
よい。例えばこのガリウム砒素層3をn型にする場合は
シリコン(Si)やセレン(Se)などの半導体不純物
を用い、p型にする場合は亜鉛(Zn)などの半導体不
純物を用いる。
ジスタなどを直接作り込む場合に限らず、図1(e)で
得られたガリウム砒素層3上に、さらにアルミニウムガ
リウム砒素層(Alx Ga1-x As(1≧x>0))、
インンジウムガリウム砒素層(Iny Ga1-y As(1
≧y>0)、或いはガリウム砒素燐層(GaAsZ P
1-Z (1≧z>0)等の化合物半導体を形成し、電界効
果トランジスタ、高電子移動度トランジスター(HEM
T)、発光ダイオード(LED)等を形成してもよい。
の製造方法によれば、一方のシリコン基板上に下地層と
ガリウム砒素層を形成するとともに、他方のシリコン基
板上に絶縁膜を形成し、前記一方のシリコン基板上のガ
リウム砒素層と前記他方のシリコン基板上の絶縁膜とを
対峙させて前記一方のシリコン基板と前記他方のシリコ
ン基板を接合した後に前記一方のシリコン基板を除去し
てなることから、ガリウム砒素層を形成するための基板
として、安価で、強度が大きく、しかも大口径化が可能
なシリコン基板を用いることができ、もってガリウム砒
素層を安価で、強度が大きく、しかも大面積にわたって
形成できるとともに、シリコン基板とガリウム砒素層と
の間に絶縁膜を介在させることができ、もってシリコン
基板とガリウム砒素層間の寄生容量を低減した半導体基
板の製造方法を提供することができる。
態を示す工程図である。
る。
ガリウム砒素層、4・・・他方の半導体基板、5・・・
絶縁膜
Claims (4)
- 【請求項1】 一方のシリコン基板上に下地層とガリウ
ム砒素層を形成するとともに、他方のシリコン基板上に
絶縁膜を形成し、前記一方のシリコン基板上のガリウム
砒素層と前記他方のシリコン基板上の絶縁膜とを対峙さ
せて前記一方のシリコン基板と前記他方のシリコン基板
を接合した後に前記一方のシリコン基板と下地層を除去
してなる半導体基板の製造方法。 - 【請求項2】 前記他方のシリコン基板が1000Ωc
m以上の電気抵抗率を有することを特徴とする請求項1
に記載の半導体基板の製造方法。 - 【請求項3】 前記一方のシリコン基板上の下地層をA
lx Ga1-x As層で形成するとともに、このAlx G
a1-x As層の混晶比xを1≧x≧0.4とし、前記一
方のシリコン基板を除去した後、このAlx Ga1-x A
s層を選択的にエッチング除去したことを特徴とする請
求項1および請求項2に記載の半導体基板の製造方法。 - 【請求項4】 前記一方のシリコン基板上のガリウム砒
素層と前記他方のシリコン基板上の絶縁膜を400℃以
上の水素ガス雰囲気下で対峙させて、1g/cm2 以上
で加圧して接合させることを特徴とする請求項1に記載
の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03972596A JP3466365B2 (ja) | 1996-02-27 | 1996-02-27 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03972596A JP3466365B2 (ja) | 1996-02-27 | 1996-02-27 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09232198A true JPH09232198A (ja) | 1997-09-05 |
JP3466365B2 JP3466365B2 (ja) | 2003-11-10 |
Family
ID=12560966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03972596A Expired - Fee Related JP3466365B2 (ja) | 1996-02-27 | 1996-02-27 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3466365B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218691A (ja) * | 2007-03-05 | 2008-09-18 | Oki Data Corp | Ledバックライト装置及び液晶表示装置 |
US7863614B2 (en) | 2007-09-18 | 2011-01-04 | Oki Data Corporation | LED backlight device and LCD device |
US7884374B2 (en) | 2007-03-01 | 2011-02-08 | Oki Data Corporation | LED backlight device and LCD device |
-
1996
- 1996-02-27 JP JP03972596A patent/JP3466365B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7884374B2 (en) | 2007-03-01 | 2011-02-08 | Oki Data Corporation | LED backlight device and LCD device |
JP2008218691A (ja) * | 2007-03-05 | 2008-09-18 | Oki Data Corp | Ledバックライト装置及び液晶表示装置 |
US7884371B2 (en) | 2007-03-05 | 2011-02-08 | Oki Data Corporation | LED backlight device and LCD device |
US7863614B2 (en) | 2007-09-18 | 2011-01-04 | Oki Data Corporation | LED backlight device and LCD device |
Also Published As
Publication number | Publication date |
---|---|
JP3466365B2 (ja) | 2003-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3160914B2 (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
US4966860A (en) | Process for producing a SiC semiconductor device | |
JP2817995B2 (ja) | ▲iii▼―▲v▼族化合物半導体ヘテロ構造基板および▲iii▼―▲v▼族化合物ヘテロ構造半導体装置 | |
JPH05235312A (ja) | 半導体基板及びその製造方法 | |
US20120228627A1 (en) | Method for producing compound semiconductor crystal, method for producing electronic device, and semiconductor wafer | |
US20080296619A1 (en) | Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors | |
KR101743017B1 (ko) | 고속 에피택셜 리프트오프와 iii-v족 직접 성장용 템플릿을 이용한 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 | |
US20070082467A1 (en) | Method for manufacturing compound semiconductor substrate | |
US4902643A (en) | Method of selective epitaxial growth for compound semiconductors | |
JP3466365B2 (ja) | 半導体基板の製造方法 | |
US20140091393A1 (en) | Semiconductor device, semiconductor wafer, method for producing semiconductor wafer, and method for producing semiconductor device | |
WO1988000392A1 (en) | Method for fabricating devices in iii-v semiconductor substrates and devices formed thereby | |
Hashimoto et al. | AlGaAs heterojunction visible (700 nm) light‐emitting diodes on Si substrates fabricated by metalorganic chemical vapor deposition | |
JPS62134965A (ja) | 半導体装置の製造方法 | |
JP2001332565A (ja) | 負性微分抵抗素子およびその製造方法 | |
JP2002231653A (ja) | 半導体素子の製造方法 | |
JPH0457319A (ja) | 単結晶薄膜の形成方法 | |
US5039578A (en) | Method for fabricating devices in III-V semiconductor substrates and devices formed thereby | |
JP2000208753A (ja) | 半導体装置とその製造方法 | |
JPH11284222A (ja) | 半導体装置 | |
JP4514252B2 (ja) | GaN系半導体装置の製造方法 | |
JPH022285B2 (ja) | ||
JPH1074700A (ja) | 半導体結晶成長方法 | |
JP3072810B2 (ja) | 接合型電界効果トランジスター | |
JP3326378B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |