JPS5863174A - 導電性構造体の形成方法 - Google Patents

導電性構造体の形成方法

Info

Publication number
JPS5863174A
JPS5863174A JP57101479A JP10147982A JPS5863174A JP S5863174 A JPS5863174 A JP S5863174A JP 57101479 A JP57101479 A JP 57101479A JP 10147982 A JP10147982 A JP 10147982A JP S5863174 A JPS5863174 A JP S5863174A
Authority
JP
Japan
Prior art keywords
layer
silicon
metal
silicide
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57101479A
Other languages
English (en)
Other versions
JPS626351B2 (ja
Inventor
ヘンリイ・ジヨン・ゲイペル・ジユニア
ラリ−・アラン・ネスビツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5863174A publication Critical patent/JPS5863174A/ja
Publication of JPS626351B2 publication Critical patent/JPS626351B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は、集積半導体回路技術に於ける、高導電率の珪
化物より成る、特に電界効果トランジスタ用の電極、及
び相互接続体の形成方法に係る。
先行技術 集積回路技術の開発に於て、小さい半導体チップの表面
上に形成される回路の密度が近年著しく増加している。
この回路密度の増加は、ミクロン又はサブミクロンのオ
ーダーの極めて小さい寸法を有する電極及び相互接続線
の必要性を生じた。
しかしながら、そのように小さい寸法を有する電極及び
相互接続体は、それらの抵抗率が増加することにより、
伝播の遅延を生せしめる。更に、その様に小さい寸法金
有する電極及び相互接続体を用いる場合には、自己表面
安定化される導電性材料を用いることが望ましい。
ドープσれた多結晶シリコンは、高温に対して安定性を
有しそして自己表面安定化により安定な絶縁層を設は得
るので、集積回路の開発に於て従来広範囲に用いられて
いる。しかしながら、寸法が減少するとともに、多結晶
シリコンの抵抗率が比較的高くなることによって、主１
しくない伝播の遅延が生じる。
寸法が減少しても低シート抵抗全維持している電極及び
相互接続体を有する極めて高密度の集積回路全形成する
ために、金属珪化物ケ用いることが提案されている。珪
化物はより低いシート抵抗を有する他に、酸化雰囲気に
てらされたときに珪化物の露出表面上に二酸化シリコン
層が形成されることにより自己表面安定化され得る。珪
化物の形成方法については、Ｉ　ＢＭ　　Ｔｅｃｈｎｉ
ｃａｌＤｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉｎ、第２
１巻、第１２号、１９７９年５月、第５０６９頁乃至第
５０４０頁に開示されており、この文献は、絶縁性基板
上に金属化合物を蒸着し、上記金属化合物上にシリコン
？設け、それからその構造体ケアニールすることを提案
している。本出願人所有の米国特許第４１２８６７０号
の明細書は、真空状態全中断せずに、基板上にシリコン
全付着し、それから珪化物形成金属及びシリコン全付着
し、そして上記シリコン、より具体的には多結晶シリコ
ンに接する２つの表面に於て上記金属が反応して珪化物
全形成する様にアニールすることを含む、珪化物の形成
方法について記載している。この珪化物構造体は、その
構造体の仕事関数がしばしば望ましくないシリコンの仕
事関数でありそしてその構造体が微細な線を形成するリ
フト・オフ方法に於て（６） は用いられ得ないことを除いては、概して極めて有用で
ある。本川に「１人所有の米国時Ｗ「第４１８０５９６
号の明細書は、珪化物層を形成するために、シリコンと
、モリブデン、タンタル、タングステン、ロジウム及び
それらの混合物の如き珪化物形成金属とを同時蒸着する
ことについて開示している。この米国特許明細書は又、
「ロヒ物を支持している基板の所定の部分から珪化物ｋ
　’）フト・オフ方法により除去することについても開
示している。
Ｊａｐａｎｅｓｅ　　Ｊｏｕｒｎａｌ　　ｏｆ　　Ａｐ
ｐｌｉｅｄＰｈｙｓｉｃｓ、第１７巻（１９７８年）の
Ｓ　ｕ　ｐ　ｐ　１　ｅｍｅｎｔ１７−１、第３７　＋
４ｊ乃至！’Ｉ”：　４２１’Ｊｊｃ於けるＴ。
Ｍｏ　ｃ　ｈ　ｉ　ｚｕｌ＜　ｉ等による”　Ａ　　Ｎ
ｅｗ　ＭＯ８Ｐｒｏｃｅｓｓ　　Ｕｓｉｎｇ　ＭｏＳｉ
２　　　ａｓ　　ｎ　　ＧａｔｅＭａｔｅｒｉａｌ　”
と（Ｉｑする論文は、酸化１７″したシリコン・ウェハ
ーにに付着された珪化モリブデンについて開示している
。
シリコンとモリシ）デン又はタングステンの如き金属と
を、電界効果トランジスタの薄い酸化物の如き薄い二酸
化シリコン層」二に直接同時蒸着した（４） 場合にくその薄い二酸化シリコン層に跨って短絡及び／
若しくは例えば６乃至４メガボルト／ｃｔｎ以下の許容
され得ぬ程に低い破壊電圧がしばしば生じた。
例えばモリブデンの如き純粋な金属が薄い二酸化シリコ
ン層上に直接蒸着されてアニールされた場合には、８メ
ガボルト／ｃｒｎ又はそれ以上の許容され得る高い値の
破壊電圧が得られる。しかしながら、純粋なモリブデン
は自己表面安定化されず、従って高密度の集積半導体回
路に於ける線又は電極として使用されるには概して不適
当である。
本発明の要旨 本発明の目的は、高い破壊電圧及び調整され得る仕事関
数を有する高導電性の珪化物構造体の改良された形成方
法を提供することである。
本発明の他の目的は、リフト・オフ技術と適合し得る高
収率及び高性能の珪化物構造体の改良δれた形成方法全
提供することである。
本発明の方法に従って、半導体基板上に形成された薄い
二酸化シリコン絶縁層」二に例えばモリブデン又はタン
グステンの如き金１４全直接付着し、上記金ＱＩＪ上に
」１記金属及びシリコンケ同時蒸着し、それから」＝記
の同時蒸着さη、た金属−シリコン層上にシリコン全付
着するとと會含む、珪化物構造体の改良σれた形成方法
が達成される。上記構造体がアニールされると、金、Ｉ
１１珪化物が」１記二酸化シリコン層迄形成される。上
記シリコン層は、上記の同時付着さ′ｒした金属−シリ
コン層とともに、直接上記の薄い二酸化シリコン層上に
比較的厚い金属珪化物層會形成するためにアニール工程
中に消費される上記金属−のためのシリコンの源として
働く。アニール工程の完了後に上記シリコン層の一部が
残される様に、始めに充分に厚いシリコン層が」１記の
同時＋１着された金属−シリコン層上に設けられる。そ
れから、上記の厚い金属珪化物層上に表面安定化層音形
成するために、上記の余分のシリコンが酸化され得る。
シリコン層中のすべてのシリコンがアニール工程中に消
費された場合には、」１記のｊ１λい金属１を化物層が
表面安定化のために酸化雰囲気にさらされ得る。後者の
場合には、純粋な金属が珪化物中に析出して、純粋な珪
化物の線よりも更に高い導電率ケ有する線が形成系れ、
これは相互接続体のために極めて望ましい。
第１図に、本発明の方法に従って形成されたアニール工
程前の構造体ケ示す断面図である。この構造体は、好ま
しくけシリコンから成る半導体基板１０を含み、その上
に電界効果トランジスタのためのゲート酸化物として用
いられるために適した、例えば２０乃至５０ナノメータ
の厚さを有する薄い不活性の二酸化シリコン層１２が例
えば８００乃至１０００℃で成長きしる。所望ならば、
層１２は窒化シリコン又は二酸化シリコンと窒化シリコ
ンとの組合せから成ってもよい。二酸化シリコン層１２
上に高導電率の珪化物の相互接続線又は電極全形成する
ために、二酸化シリコン層１２上にフォトレジスト層１
４が付着されそして二（７） 酸化シリコン層１２の表面１８の一部が露出される様に
周知の技術によって開孔１６が該フォトレジスト層中に
形成式れる。−ｆ：の開孔１６全通して、金属が二酸化
シリコン層１２の表面１８上に直接付着てれて、６０乃
至６０ナノメータの厚で孕有する金属Ｑ２０が形成され
る。それから、金属及びシリコンが金属層２０」二に任
意の従来の手段により同時付着されて、１２５乃至２２
５ナノメータの厚さを有する金属−シリコン１時２２が
形成される。次に、上記の同時付着された金属−シリコ
ン層２２上にシリコンが旧情されて、１００乃至６００
ナノメータの厚さケ有する真性シリコン層２４が形成さ
詐る。所望ならば、金属層２０、金属−シリコン層２２
及びシリコン層２４ば、周知のデユアルミ子ビ“−ム蒸
着技術を用いて、例えば１００乃至２５０℃の温度でイ
」情感れ得る。それらの技術ケ用いることにより、層２
０．２２及び２４は、１つの蒸着装真中に於て真空状態
を中断せずに連続的に付着され得る。金属層２０ば、モ
ｌＪ７”７’ン、タングステン、タンタル、コバルト、
（８） チタン或はロジウムの如き金属、又は他の耐熱金属から
成り得る。
第１図の構造体が形成された後に、フォトレジスト層１
４が、該層１４上に形成された金属層２０、金属−シリ
コン層２２、及びシリコン層２４の部分とともに、周知
の技術によって除去される。
それから、第１図のシリコン層２４が金属層２０のため
のシリコンの源として働いて、層２０のすべての金属及
び層２４中のシリコンの少くとも１部が消費されて、第
２図に示されている如く、比較的厚い金属珪化物層２２
′が形成される様に、第１図の構造体の残されている部
分が、例えば真空、アルゴン又は窒素中に於て７苧０乃
至１２００℃の温度で５０乃至６０分間アニールされる
。
この金属珪化物１ｉ２２’ｕ二酸化シリコン層１２の表
面１８上に直接形成され、より薄いシリコン層２４′が
構造体の最上層として残されることが理解されよう。シ
リコン層２４′は、二酸化シリコンの表面安定化層全形
成するために、周知の技術により酸化され得る。珪化物
が相互接続線として用いられる領域に於ける、二酸化シ
リコン層１２の表面１８の領域に於てば、珪化物中の純
粋な金属が析出すると高導電性の線が形成てれるので、
より高導電率の相互接続線が設けられる様に、酸化前に
シリコン層２４′の一部又はすべてが食刻されることが
主１しい。この様にして、珪化物構造体は二重の導電率
ケ与えられる。珪化物中に生じる金１の量を変えること
により、珪化物層２２′の仕事関数は、集積半導体回路
の広い範囲に於て有利に用いられ得る電′４＠を形成す
る様に、変えられ得る。本発明の方法により形成された
珪化物の下の絶縁層の平均破ｈｌ電王は略７メガボル）
　／　ａｎであること７′ＩＫ′ｗＦつた。
モリブデンが金属層２０及び金属−シリコン層２２のた
めの金属として用いられｘｔ！％合の構造体全分析した
ところ、該構造体プバアニールきれた後、二酸化シリコ
ン層１２の近傍にはモリブデン元素は何ら検出でれず、
正方品系のＭｏＳ＋２及びＭｏ５Ｓｉ３　の２つの珪化
物の相がｒ１ユ化物層２２′中に観察された。
第１図に於て、線又は電極はリフト・オフ技術によって
形成される様に示でれているが、珪化物のパターンは任
意の従来のマスク及び食刻技術によって形成されそして
電極パターンは本発明の方法に於けるアニール工程の前
又は後のいずれに於ても形成され得ることを理解された
い。
本発明の方法を実施することによって、高導電性を有し
、容易に表面安定化され、そして高い破壊電圧及び小さ
い垂直方向寸法を有する、極めて高密度の微細な線又は
電極全形成するために、リフト・オフ技術金利用して、
珪化物構造体全形成し得ることが理解されよう。’ｉ！
　ＶＣ％表面安定化層の下に純粋な金属及び珪化物ケ有
する相互接続線が形成され、その純粋な金属の層は周知
のドープされた多結晶シリコン／珪化物の線又は純粋な
珪化物の線の場合よυも低い線路抵抗全与える。
【図面の簡単な説明】
第１図は本発明の方法により形成された本発明の方法の
初期の段階に於ける構造体を示す断面図であシ、第２図
は本発明の方法により形成された本発明の方法の後期の
段階に於ける構造体を示す断面図である。 １０・・・・半導体基板、１２・・・・二酸化シリコン
層、１４・・・・フ第１・レジスト層、１６・・・・開
孔、１８・・・・表面、２０・・・・金属層、２２・・
・・金属−シリコン層、２２′・・・・金属珪化物層、
２４．２４′・・・・シリコン層。

Claims (1)

    【特許請求の範囲】
  1. 不活性の絶縁体上に金属層を付着し、上記金属層上に金
    属珪化物層全付着し、上記金属珪化物層上にシリコン層
    全付着し、上記シリコン層の少なくとも一部及び上記金
    属層が金属珪化物に変換される様に上記構造体をアニー
    ルすることを含む、導電性構造体の形成方法。
JP57101479A 1981-09-21 1982-06-15 導電性構造体の形成方法 Granted JPS5863174A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US304436 1981-09-21
US06/304,436 US4398341A (en) 1981-09-21 1981-09-21 Method of fabricating a highly conductive structure

Publications (2)

Publication Number Publication Date
JPS5863174A true JPS5863174A (ja) 1983-04-14
JPS626351B2 JPS626351B2 (ja) 1987-02-10

Family

ID=23176504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57101479A Granted JPS5863174A (ja) 1981-09-21 1982-06-15 導電性構造体の形成方法

Country Status (4)

Country Link
US (1) US4398341A (ja)
EP (1) EP0075085B1 (ja)
JP (1) JPS5863174A (ja)
DE (1) DE3277482D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037124A (ja) * 1983-08-09 1985-02-26 Seiko Epson Corp 半導体装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495512A (en) * 1982-06-07 1985-01-22 International Business Machines Corporation Self-aligned bipolar transistor with inverted polycide base contact
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
US4453306A (en) * 1983-05-27 1984-06-12 At&T Bell Laboratories Fabrication of FETs
US4609429A (en) * 1984-07-02 1986-09-02 International Business Machines Corporation Process for making a small dynamic memory cell structure
FR2571177B1 (fr) * 1984-10-02 1987-02-27 Thomson Csf Procede de realisation de grilles en siliciure ou en silicium pour circuit integre comportant des elements du type grille - isolant - semi-conducteur
US4660276A (en) * 1985-08-12 1987-04-28 Rca Corporation Method of making a MOS field effect transistor in an integrated circuit
US4751198A (en) * 1985-09-11 1988-06-14 Texas Instruments Incorporated Process for making contacts and interconnections using direct-reacted silicide
US4970573A (en) * 1986-07-01 1990-11-13 Harris Corporation Self-planarized gold interconnect layer
GB8710359D0 (en) * 1987-05-01 1987-06-03 Inmos Ltd Semiconductor element
US4771017A (en) * 1987-06-23 1988-09-13 Spire Corporation Patterning process
US4902379A (en) * 1988-02-08 1990-02-20 Eastman Kodak Company UHV compatible lift-off method for patterning nobel metal silicide
US5010037A (en) * 1988-10-14 1991-04-23 California Institute Of Technology Pinhole-free growth of epitaxial CoSi2 film on Si(111)
JPH02141569A (ja) * 1988-11-24 1990-05-30 Hitachi Ltd 超伝導材料
EP0388563B1 (en) * 1989-03-24 1994-12-14 STMicroelectronics, Inc. Method for forming a contact/VIA
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
EP0499855A3 (en) * 1991-02-21 1992-10-28 Texas Instruments Incorporated Method and structure for microelectronic device incorporating low-resistivity straps between conductive regions
JPH05198739A (ja) * 1991-09-10 1993-08-06 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
US5401677A (en) * 1993-12-23 1995-03-28 International Business Machines Corporation Method of metal silicide formation in integrated circuit devices
JP2950232B2 (ja) * 1996-03-29 1999-09-20 日本電気株式会社 半導体記憶装置の製造方法
IT1285146B1 (it) * 1996-05-31 1998-06-03 Texas Instruments Italia Spa Procedimento per la realizzazione di configurazioni di polisilicio drogato in transistori mos.
JP3209164B2 (ja) * 1997-10-07 2001-09-17 日本電気株式会社 半導体装置の製造方法
US6524937B1 (en) * 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
CN117542733B (zh) * 2024-01-10 2024-04-26 合肥晶合集成电路股份有限公司 半导体结构的制作方法、电路及芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617824A (en) * 1965-07-12 1971-11-02 Nippon Electric Co Mos device with a metal-silicide gate
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
US4263058A (en) * 1979-06-11 1981-04-21 General Electric Company Composite conductive structures in integrated circuits and method of making same
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037124A (ja) * 1983-08-09 1985-02-26 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
JPS626351B2 (ja) 1987-02-10
EP0075085A3 (en) 1985-01-16
EP0075085B1 (en) 1987-10-14
EP0075085A2 (en) 1983-03-30
DE3277482D1 (en) 1987-11-19
US4398341A (en) 1983-08-16

Similar Documents

Publication Publication Date Title
JPS5863174A (ja) 導電性構造体の形成方法
JP3219909B2 (ja) 半導体装置の製造方法
US5801444A (en) Multilevel electronic structures containing copper layer and copper-semiconductor layers
JPS59217328A (ja) 集積回路装置の製造方法
JPS5830162A (ja) 電極の形成方法
JPS61142739A (ja) 半導体装置の製造方法
EP0077813B1 (en) Low resistivity composite metallization for semiconductor devices and method therefor
US4551907A (en) Process for fabricating a semiconductor device
JPS63120442A (ja) 半導体にドープして接続部に導電性スルーホールを形成する方法
JPS6175544A (ja) 半導体装置の製法
JPS62113421A (ja) 半導体装置の製造方法
JP2963750B2 (ja) 半導体装置
US6927154B2 (en) Method for fabricating a transistor with a gate structure
JP3156001B2 (ja) 半導体装置の製造方法
JPH0578181B2 (ja)
JP3123995B2 (ja) 半導体装置およびその製造方法
JPH05267300A (ja) 半導体装置
KR100318686B1 (ko) 반도체 장치의 다층 게이트 전극 및 그 제조 방법
JPS5898968A (ja) 半導体装置
KR100511899B1 (ko) 반도체 소자의 게이트 형성방법
JPH0797584B2 (ja) 半導体装置の製造方法
JPH08340106A (ja) 半導体装置の製造方法
JPS6130076A (ja) Ｍｏｓ型半導体装置の製造方法
JPH1117165A (ja) 半導体装置の積層ゲート構造
JPS6161264B2 (ja)