JPS60192371A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置において用いられている多結晶シリ
コンの低抵抗化を実現するための製造方法に関する。

（従来技術とその問題点） 近年、ＭＩＳ屋）ランジスタにおいては、比例縮少剤に
そって素子の微細化が進められており、これに伴う動作
速度の向上は著しい。更に１この微細化の効果により、
ＭＩＳ集積回路では超高密度化が達成されようとしてい
る。この超高密度集積回路において高速動作を実現する
ためには、個々のトランジスタの性能向上にみあって配
線領域での遅延を減少させることが不可欠である。従来
より、多結晶シリコンはそのすぐれた熱的安定性等の理
由によりＭＩＳ集積回路におけるゲート電極配線材料と
して広く使用されてきた。

しかし、ゲート電極配線として使用されている多結晶シ
リコンは、電気抵抗が〜５００μΩ・ｍと高く、高速動
作を目標とした超高密度集積回路のゲート電極配線とし
てはもはや適用できない。

この問題を解決する方法としては、多結晶シリコンより
電気抵抗の小さい金属や金属の硅化物をゲート電極配線
として用いる方法や、多結晶シリコン十に前記の金属や
金属の硅化物を形成した２層構造が提案されている。主
に耐熱性の問題より金属としてはＭｏ％Ｗ、Ｔａ等の高
融点金属が用いられている。しかし、前者の金属や金属
硅化物をＭＯＳトランジスタのゲート電極配線に用いた
場合には、閾値電圧の変動が生じやすいあるいけドレイ
ン耐圧の低下が生じやすい等の欠点があり、現状では、
後者の多結晶シリコンとの２層構造の検討がより多くな
されている。

また、後者の方法で多結晶シリコン上に高融点金属層を
形成した構造では、以下に記す２つの問題点がある。一
つは、通常、微細ＭＯＳトランジスタではゲート電極配
線形成後にイオン注入によってソースドレイン形成が行
われるため注入層活性化の高温アニールが必要であるが
、多結晶シリコンと高融点金属との硅化物反応を防止す
るためにはこの高温アニールを充分に行えない点である
。

他の一つは、ゲート電極配線材料と上層の配線との良好
な絶縁を確保する観点からはゲート電極配線拐料自身に
酸化等を施すことができ安定な絶縁膜が形成できること
が望ましいが、高融点金属に酸化を安定に行うことはむ
つかｊ−い点である。これに対して、多結晶シリコン上
に高融点金属の硅化物層を形成した構造は、高温アニー
ルに対し充分安定であり、かつ、酸化ができるため、多
結晶シリコンを低抵抗化する方法として有望である。

現在、多結晶シリコン上に１Ｍｏ硅化物あるいはＴｉ硅
化物あるいはＷ硅化物あるいはＴａ硅化物、または、高
融点金属硅化物に＃′ｉ属さないが、Ｐｔ硅化物が形成
された構造が提案されている。Ｐｔ硅化物の耐熱性は十
分でなく、８５０℃程度のアニールにより抵抗が増大す
る欠点がある。ＭｏやＷの硅化物は耐熱性という点から
は充分であるが、固有抵抗率が１００μΩ・ｍ程度であ
り、十分低い抵抗値を得るには３０００人程度以上の厚
みの膜を使用しなければならない欠点がある。一方、Ｔ
ｉの硅化物の場合には固有抵抗率はＭｏ硅化物の場合の
４分の１ないし５分の１と十分小さいが、７ノ酸系のエ
ツチング液に容易にエツチングされるという大きな欠点
を持っている。通常のＭＯＳトランジスタの製造工程で
は、ソース及びドレイン電極形成後にリンシリケートガ
ラス等の層間絶縁膜を形成した後肢絶縁ＭＫ湿式エツチ
ング又はドライエツチングによりコンタクトホールを設
け、その後アルミニウム系電極配線を形成する手Ｆ＠に
よって、ゲート及びソース及びドレイン電極が完成され
る・。従って、ゲート電極やソース・ドレイン電極を被
う金属硅化物と１−ては、固有抵抗率が充分小さくかつ
耐熱性が良好である他に１−ｙツ酸等に対してすぐれた
耐性を持つこと、あるいはドライエツチング耐性が良好
なこと、さらには、アルミニウム系電極配線形成後の熱
処理時にアルミニウムと下地Ｓｉとの反応に対してすぐ
れたバリヤー性を有すること等々が要求され、かつ、こ
れらの要求が同時に満されることが期待される。前記の
如（、Ｍ。

硅化物ま九はＴｉ硅化物はこれらの諸要求の一部をみた
すのみであり、多結晶シリコン上にこれら（５） の高融点金属硅化物層のうちの一層のみを形成した構造
では、高速動作可能な超高集積回路のゲート電極配線と
はなしえない。

（発明の目的） 本発明の目的は上記の諸要求を満足する集積回路の電極
配線及びその製造方法を提供することである。

（発明の構成） 本発明によれば、少くとも表面に多結晶シリコン層を備
えた基板の前記多結晶シリコン表面に少くとも２種類の
平滑かつ均一々高融点金属硅化物が層状に設けられてい
ることを特徴とする半導体装置が得られる。

更に１本発明によれば、少くとも表面に多結晶シリコン
層を備えた基板の前記多結晶シリコン上に少くとも２種
類の高融点金属を層状に堆積する工程と、イオン注入を
行なって該高融点金属と前記多結晶シリコンとが接する
界面を混合せしめる工程と、４００〜６００℃の温度で
アニールを行なって、少くとも２種類の平滑かつ均一な
高融点金属（６） 硅化物を前記多結晶シリコン−ＦＶＣ層状に形成する工
程とを含むことを特徴とした半導体装置の製造方法が得
られる。

（実施例の説明） 以下、本発明の構造及び製造方法について図を用いて説
明する。第１図は本発明の構造の実施例を説明するため
の試料概略断面を示す。１００は単結晶シリコン基板、
１０１は酸化シリコン膜、１０２は膜厚４０００Ａの多
結晶シリコンを示しており、該多結晶シリコン上に膜厚
１００〇へのＴｉ硅化物１０３及び２５０ＡのＭｏ硅化
物１０４が形成されている。低抵抗のＴｉ硅化物がある
ため、本実施例の構造の層抵抗は２Ω／口であり、不純
物を高濃度にドープした多結晶シリコンの場合のみの層
抵抗に比して約１０分の１の低抵抗化が達成されている
。更に本発明ではＴｉ硅化物の上層ＫＭ。

硅化物が形成されており、該構造の硅化物表面に設けた
酸化シリコン膜に開口を設ける際に１緩衝フツ酸による
通常のエツチング方法を用いることができた。

第２図（ａ）〜（ｄ）は本発明の製造方法を適用してＭ
ＯＳ）ランジスタを作製した場合の主要工程における試
料概略断面を順次水したものである。

先ず、第９図（ａ）に示した様ＫＰ型単結晶シリコン基
板２００を用意し、通常の選択酸化法によりフィールド
酸化膜２０１を形成し、その後、熱酸化により厚さ３０
０人のゲート酸化膜２０２を形成し、その後、膜厚４０
００Ａの多結晶シリコン層２０３を通常の気相成長法に
よって形成した。

次に、第９図（ｂ）に示した様に、通常のホトエツチン
グ法により多結晶シリコン２０３をパターニングしてゲ
ート電極２０４となし、このゲート電極２０４をマスク
にゲート酸化膜をエツチングしシリコン基板表面２０５
及び多結晶シリコン表面２０６を露出させ、その後、真
空蒸着法によりまずＴｉ膜２０７を厚さ２００人形成し
、次に１厚さ１００へのＭｏ膜２０８を形成した。

次に、Ａｓイオンを加速電圧８０　ｋｅＶで５Ｘ１０”
ｃｒｎ−２だけ注入しシリコン基板表面２０５と多結晶
シリコン表面２０６においてＴｉとシリコンとの界面を
混合した後、５５０℃で２０分間のアニールを行って界
面混合領域において硅化物反応を生じせしめ、次に１フ
イールド酸化膜２０１上に未反応で残存するＭｏ、Ｔｉ
膜をＨ２Ｏ２系エツチング液にて選択的に除去すること
により第９図（ｃ）　Ｋ示した構造が得られた。第９図
（ｅ）において２０９はＴｉ硅化物、２１０はＭｏ硅化
物、＼２１１はＡ８拡散層である。

次に、第を図ｒｄ）　Ｋゝ示した様にリンシリケートガ
ラス層２１２を５５０ＯＡ形成した後、８５０℃、２０
分間のアニールを行って硅化物層の低抵抗化を行い、次
に１通常のホトエツチング法によりコンタクトホール２
１３及び２１４を開口し、その後、アルミニウム系電極
配線を形成し、５００℃■２ガス雰囲気で２０分間アニ
ールを行ってＭＯＳ）ランジスタを完成した。

上記実施例において、高融点金属硅化物を形成する方法
として、多結晶シリコン上及び単結晶シリコン上形成さ
れた金属膜を通してイオン注入を行って、界面にてシリ
コンと金属との混合を生じ（９） させた後、５５０℃のアニールを行う方法を用いている
が、この方法は平滑かつ均一な、つまり表面あれやピン
ホール等のない良好な金属シリサイドをパターン化され
た多結晶シリコンや単結晶シリコン表面に自己整合的に
形成しうる方法として知られた方法である。

本実施例では、ゲート電極、ソース及びドレイン電極と
もに層抵抗は４Ω／口であ如、硅化物を形成しない場合
の数分の１から１０分の１の低抵抗化が達′成されてい
る。また、本実施例では、Ｔｉ硅化物層の上部にＭｏ硅
化物層が形成されており、緩衝７ツ酸溶液によるコンタ
クトホール開口が可能であった。さらに１アルミニウム
系電極配線形成後の損傷回復のためのアニールを５５０
℃まで行って本オーミック特性の劣化の発生は認められ
なかった。

以上の如（Ｔｉ硅化物とＭｏ硅化物との２層硅化物構造
を用いることＫより、Ｔ１硅化物の低抵抗性及びＭｏ硅
化物のすぐれた対フッ酸耐性とアルミと下地８１の反応
に対するすぐれたバリヤ性等を同時（ｌＯ） に発揮させ゛ることか可能となり、一層のみの硅化物層
を用いた従来構造の問題点を解決しえた。

上記実施例では、高融点金属としてＴｉ及びＭ。

膜の２層膜を用いた場合を示したが、Ｔｉ（下層）とＷ
（上層）またはＴｉ　（下層）とＴａ　（上層）または
Ｔｉ　（下層）とＮｂ　（上層）等の２層膜あるいはＴ
ｉ　（下層）とＭｏ、　Ｗ、　Ｔａ、　Ｎｂ等（上層）
から２つをえらんで形成した３層膜あるいはそれ以上の
多層膜について奄はぼ同様の結果が得られた。

ま九、注入イオンとしてはＡｍを用いた場合を示したが
、Ｐ等の他のドーパントの場合、あるいはＳｉ等の非ド
ーパントイオンあるいはこれとド☆ 一バントイオンとをみあわせた場合も同様な結果であっ
た。

また本発明はｎチャネルＭＯ８）ランジスタのＥ／Ｄ構
成のように１ダイレクトコンタクトが存在する場合にも
適用１−うる。

【図面の簡単な説明】

第１図及び第２図（ａ）、（ｂ）、（ｅ）、（ｄ）はそ
れぞれ本発明の構造及び製造方法を説明するための概略
断面図である。 図中の番号はそれぞれ以下のものに対応する。 １００．２００・・・単結晶シリコン基板、１０１・・
・酸化シリコン膜、１０２．２０３・・・多結晶シリコ
ン膜、１０３、２０９−ＴＩ硅化物、１０４，２１０　
・−Ｍｏ硅化物、２０１・・・フィールド酸化膜、２０
２・・・ゲート酸化物、２０４・・・多結晶シリコン電
極、２０５・・・単結晶シリコン露出表面、２０６・・
・多結晶シリコン露出表面、２０７・・・Ｔｉ膜、２０
８・・・Ｍｏ膜、２１１・・・Ａｓ拡散層、２１２・・
・リンシリケートガラス層、　２１３，２１４・・・Ｍ
ｏ硅化物露出表面。

Claims (1)

1. 【特許請求の範囲】 １、少くとも表面に多結晶シリコン層を備えた基板の前
   記多結晶シリコン表面に少くとも２種類の平滑かつ均一
   な高融点金属硅化物が層状に設けられていることを特徴
   とする半導体装置。 ２　少くとも表面に多結晶シリコン層を備えた基板の前
   記多結晶シリコン上に少くとも２種類の高融点金属を層
   状に堆積する工程と、イオン注入を行なって該高融点金
   属と前記多結晶シリコンとが接する界面を混合せしめる
   工程と、４００〜６００℃の温度でアニールを行なりて
   少くとも２種類の平滑かつ均一な高融点金属硅化物を前
   記多結晶シリコン上に層状に形成する工程とを含むこと
   を特徴とした半導体装置の製造方法。