JPS63296242A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63296242A JPS63296242A JP13215887A JP13215887A JPS63296242A JP S63296242 A JPS63296242 A JP S63296242A JP 13215887 A JP13215887 A JP 13215887A JP 13215887 A JP13215887 A JP 13215887A JP S63296242 A JPS63296242 A JP S63296242A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interlayer insulating
- wiring
- etching
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線構
造を有する半導体集積回路の配線電極の形成方法に関す
る。
造を有する半導体集積回路の配線電極の形成方法に関す
る。
従来、この半導体集積回路に用いられる配線電極の構造
は、高濃度の不純物が拡散された多結晶シリコン、アル
ミニウム、高融点金属の硅化物の単層構造あるいはそれ
らの複合膜が用いられていた。そのため深さの大きく異
なるコンタクト孔を配線電極上及び拡散層上で開口する
際に、より上層にある配線電極のコンタクト孔部分で配
線電極が著しくオーバーエッチされ、コンタクト孔が配
線電極を突きぬけることを防止するため、写真蝕刻工程
を2回行ない、深いコンタクト孔と浅いコンタクト孔を
別々にエツチング方法が用いられていた。
は、高濃度の不純物が拡散された多結晶シリコン、アル
ミニウム、高融点金属の硅化物の単層構造あるいはそれ
らの複合膜が用いられていた。そのため深さの大きく異
なるコンタクト孔を配線電極上及び拡散層上で開口する
際に、より上層にある配線電極のコンタクト孔部分で配
線電極が著しくオーバーエッチされ、コンタクト孔が配
線電極を突きぬけることを防止するため、写真蝕刻工程
を2回行ない、深いコンタクト孔と浅いコンタクト孔を
別々にエツチング方法が用いられていた。
上述した従来の配線電極形成方法では、層間絶縁層に深
さの大きく異なるコンタクト孔を1度の写真蝕刻工程で
開口する場合、より上層にある配線電極がコンタクト開
口部分で著しくオーバーエッチされ、配線電極が消失す
るという欠点がある。
さの大きく異なるコンタクト孔を1度の写真蝕刻工程で
開口する場合、より上層にある配線電極がコンタクト開
口部分で著しくオーバーエッチされ、配線電極が消失す
るという欠点がある。
現状では、コンタクト孔部での配線電極の消失を防止す
る対策として、深いコンタクト孔と浅いコンタクト孔と
を別の写真蝕刻工程に分離して行なう方法が用いられて
いるが、この方法では、本来1回の写真蝕刻工程で加工
すべきところを2回の写真蝕刻工程に分離しているため
、目合せ余裕が減少し、原価が高くなったり、歩留りが
低下するという問題点があった。
る対策として、深いコンタクト孔と浅いコンタクト孔と
を別の写真蝕刻工程に分離して行なう方法が用いられて
いるが、この方法では、本来1回の写真蝕刻工程で加工
すべきところを2回の写真蝕刻工程に分離しているため
、目合せ余裕が減少し、原価が高くなったり、歩留りが
低下するという問題点があった。
本発明の目的は、このような問題点を解決し、配線電極
の消失を防止し、1回の写真蝕刻工程で電極を最適に製
造できるようにした半導体装置の製造方法を提供するこ
とにある。
の消失を防止し、1回の写真蝕刻工程で電極を最適に製
造できるようにした半導体装置の製造方法を提供するこ
とにある。
本発明の構成は、所定のパターンの第1の配線電極上に
第1の層間絶縁層を形成し、この第1の層間絶縁層上に
所定のパターンの第2の配線電極を形成し、この第2の
配線電極上に第2の層間絶縁層を形成して多層配線構造
をつくる半導体装置の製造方法において、前記第2の配
線電極上に、前記各層間絶縁層材料のエツチング選択比
より大きいエツチング選択比のとれる材料を形成してエ
ツチングすることにより、前記各配線電極までのコンタ
クト孔を同時に開孔するようにしたことを特徴とする。
第1の層間絶縁層を形成し、この第1の層間絶縁層上に
所定のパターンの第2の配線電極を形成し、この第2の
配線電極上に第2の層間絶縁層を形成して多層配線構造
をつくる半導体装置の製造方法において、前記第2の配
線電極上に、前記各層間絶縁層材料のエツチング選択比
より大きいエツチング選択比のとれる材料を形成してエ
ツチングすることにより、前記各配線電極までのコンタ
クト孔を同時に開孔するようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第1図(a)〜(d)は本発明の一実施例としてダイナ
ミックRAMを製造工程順に示した縦断面図である。
ミックRAMを製造工程順に示した縦断面図である。
まず、シリコン基板1の表面に素子間分離(二酸化シリ
コン)膜2.第1拡散層3.第1多結晶シリコン層4.
電極間絶縁(二酸化シリコン)層5、及びゲート絶縁膜
6を形成し、このシリコン基板1上にSiH4を用いた
減圧化学的気相成長法により、厚さ4000人の第2多
結晶シリコン層7を成長させる。POCJ’sを用いた
気相拡散法により面抵抗が5Ω/口になる様に第2多結
晶シリコン層7にリンを拡散する(第1図(a ))。
コン)膜2.第1拡散層3.第1多結晶シリコン層4.
電極間絶縁(二酸化シリコン)層5、及びゲート絶縁膜
6を形成し、このシリコン基板1上にSiH4を用いた
減圧化学的気相成長法により、厚さ4000人の第2多
結晶シリコン層7を成長させる。POCJ’sを用いた
気相拡散法により面抵抗が5Ω/口になる様に第2多結
晶シリコン層7にリンを拡散する(第1図(a ))。
写真蝕刻技術により第2多結晶シリコン層7を所定の形
状にエツチングし、加速電圧150kevで5 X 1
0 ”/cts2の濃度のヒ素をイオン注入して第2拡
散層9を形成する。続いて、希ぶつ酸のM衝溶液を用い
て拡散層9の表面の二酸化シリコン膜2を除去し、再び
乾燥酸素中で拡散層表面に300人の二酸化シリコン膜
を形成した。化学的気相成長法により4000人の第1
BPSG膜10を成長させ、窒素雰囲気中でリフローし
て第1図(b)の構成が得られる。
状にエツチングし、加速電圧150kevで5 X 1
0 ”/cts2の濃度のヒ素をイオン注入して第2拡
散層9を形成する。続いて、希ぶつ酸のM衝溶液を用い
て拡散層9の表面の二酸化シリコン膜2を除去し、再び
乾燥酸素中で拡散層表面に300人の二酸化シリコン膜
を形成した。化学的気相成長法により4000人の第1
BPSG膜10を成長させ、窒素雰囲気中でリフローし
て第1図(b)の構成が得られる。
゛この上層に減圧化学的気相成長法により厚さ2000
人の第3多結晶シリコン11を成長させ、pocz、を
用いた気相拡散法により、面抵抗が5Ω/口になる様に
リンを拡散し、さらに、減圧化学的気相成長法により、
厚さ1000人の第4多結晶シリコン層12を形成し、
第1図(C)の構造となる。
人の第3多結晶シリコン11を成長させ、pocz、を
用いた気相拡散法により、面抵抗が5Ω/口になる様に
リンを拡散し、さらに、減圧化学的気相成長法により、
厚さ1000人の第4多結晶シリコン層12を形成し、
第1図(C)の構造となる。
次に、写真蝕刻技術を用いて、第3多結晶シリコン11
及び第4多結晶シリコン層12を所定の形状にエツチン
グし、その上層に化学的気相成長法により厚さ6000
人の第28PSG膜13を成長させる。窒素雰囲気中で
このBPSG膜13全13フローした後、写真蝕刻技術
によりコンタクト孔14.15を開孔し第1図(d)の
構造となる。
及び第4多結晶シリコン層12を所定の形状にエツチン
グし、その上層に化学的気相成長法により厚さ6000
人の第28PSG膜13を成長させる。窒素雰囲気中で
このBPSG膜13全13フローした後、写真蝕刻技術
によりコンタクト孔14.15を開孔し第1図(d)の
構造となる。
第1図(d)において、浅いコンタクト孔14と深いコ
ンタクト孔15との深さの差は1.5μmである。BP
SG層10層下0物を添加していない第4多結晶シリコ
ン層12のエツチング速度比が15:1の条件でコンタ
クト孔を開口するエツチングを行なった場合でも、面抵
抗5Ω/口の第3多結晶シリコン層11では、面抵抗低
下によるエツチング速度の増速により、エツチング速度
比が10:1に低下する。
ンタクト孔15との深さの差は1.5μmである。BP
SG層10層下0物を添加していない第4多結晶シリコ
ン層12のエツチング速度比が15:1の条件でコンタ
クト孔を開口するエツチングを行なった場合でも、面抵
抗5Ω/口の第3多結晶シリコン層11では、面抵抗低
下によるエツチング速度の増速により、エツチング速度
比が10:1に低下する。
従来技術において、面抵抗5Ω/口の第3多結晶シリコ
ン単層で配線電極を形成した場合には、コンタクト孔1
4の部分で配線電極が1500人エツチングされ、残膜
1500人であるのに対して、本実施例では、第4多結
晶シリコン層12が1000人エツチングされるのみで
、第3多結晶シリコン層11の2000人はエツチング
されず、浅いコンタクト孔14部分での配線電極の突き
わけに対して余裕が大きくなった。
ン単層で配線電極を形成した場合には、コンタクト孔1
4の部分で配線電極が1500人エツチングされ、残膜
1500人であるのに対して、本実施例では、第4多結
晶シリコン層12が1000人エツチングされるのみで
、第3多結晶シリコン層11の2000人はエツチング
されず、浅いコンタクト孔14部分での配線電極の突き
わけに対して余裕が大きくなった。
第2図(a)、(b)は本発明の第2の実施例として工
程順に説明する縦断面図である6本実施例は第1の実施
例と同様な構造を有する第1図(b)の半導体基板上に
、スパッタ法により厚さ3000人のタングステンシリ
サイド層21を形成し、さらにスパッタ法により、厚さ
500人の金属タングステン層22を形成し、第2図(
a)が得られる。
程順に説明する縦断面図である6本実施例は第1の実施
例と同様な構造を有する第1図(b)の半導体基板上に
、スパッタ法により厚さ3000人のタングステンシリ
サイド層21を形成し、さらにスパッタ法により、厚さ
500人の金属タングステン層22を形成し、第2図(
a)が得られる。
写真蝕刻技術を用いて、タングステンシリサイド層21
及び金属タングステン層22を所定の形状にエツチング
し、その上層に化学的気相成長法により厚さ6000人
の第2BPSG層13を成長させた。窒素雰囲気中でこ
のBPSG膜13全13ローした後、写真蝕刻技術によ
り、コンタクト孔14.15を開口して第2図(b)の
構造となる。この構成においても第1の実施例と同等の
効果が得られた。
及び金属タングステン層22を所定の形状にエツチング
し、その上層に化学的気相成長法により厚さ6000人
の第2BPSG層13を成長させた。窒素雰囲気中でこ
のBPSG膜13全13ローした後、写真蝕刻技術によ
り、コンタクト孔14.15を開口して第2図(b)の
構造となる。この構成においても第1の実施例と同等の
効果が得られた。
以上説明した様に、本発明は多層配線構造を有する半導
体装置において、配線電極の上層に、層間絶縁層よりエ
ツチング選択比を大きくとれる材料を成長させて電極を
形成することにより、深さの大きく異なるコンタクト孔
の開口を、より上層の配線電極のコンタクト孔部分での
配線電極消失に対する余裕を保ちながら、かつ1回の写
真蝕刻工程でできるという効果がある。
体装置において、配線電極の上層に、層間絶縁層よりエ
ツチング選択比を大きくとれる材料を成長させて電極を
形成することにより、深さの大きく異なるコンタクト孔
の開口を、より上層の配線電極のコンタクト孔部分での
配線電極消失に対する余裕を保ちながら、かつ1回の写
真蝕刻工程でできるという効果がある。
第1図(a)〜(d)は本発明の一実施例を工程順に示
した縦断面図、第2図(a)、(b)は本発明の第2の
実施例を工程順に示した断面図である。 l・・・シリコン基板、2・・・素子間分離(二酸化シ
リコン層)、3.9・・・第1および第2拡散層、4.
7,11.12・・・第1.第2.第3および第4多結
晶シリコン層、5・・・電極間絶縁(二酸化シリコン)
層、6・・・ゲート絶縁層、10.13・°・第1、第
2層間絶縁層、14.15・・・コンタクト孔、21・
・・タングステンシリサイド層、22・・・金属タング
ステン層。 (α) (b) 第1図
した縦断面図、第2図(a)、(b)は本発明の第2の
実施例を工程順に示した断面図である。 l・・・シリコン基板、2・・・素子間分離(二酸化シ
リコン層)、3.9・・・第1および第2拡散層、4.
7,11.12・・・第1.第2.第3および第4多結
晶シリコン層、5・・・電極間絶縁(二酸化シリコン)
層、6・・・ゲート絶縁層、10.13・°・第1、第
2層間絶縁層、14.15・・・コンタクト孔、21・
・・タングステンシリサイド層、22・・・金属タング
ステン層。 (α) (b) 第1図
Claims (1)
- 所定のパターンの第1の配線電極上に第1の層間絶縁層
を形成し、この第1の層間絶縁層上に所定のパターンの
第2の配線電極を形成し、この第2の配線電極上に第2
の層間絶縁層を形成して多層配線構造をつくる半導体装
置の製造方法において、前記第2の配線電極上に、前記
各層間絶縁層材料のエッチング選択比より大きいエッチ
ング選択比のとれる材料を形成してエッチングすること
により、前記各配線電極までのコンタクト孔を同時に開
孔するようにしたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132158A JPH0732159B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132158A JPH0732159B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63296242A true JPS63296242A (ja) | 1988-12-02 |
JPH0732159B2 JPH0732159B2 (ja) | 1995-04-10 |
Family
ID=15074718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62132158A Expired - Fee Related JPH0732159B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0732159B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244348A (ja) * | 2000-01-18 | 2001-09-07 | Lucent Technol Inc | 半導体デバイスの製造方法。 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137258A (ja) * | 1982-02-09 | 1983-08-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPS61206243A (ja) * | 1985-03-08 | 1986-09-12 | Mitsubishi Electric Corp | 高融点金属電極・配線膜を用いた半導体装置 |
JPS63150941A (ja) * | 1986-12-15 | 1988-06-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-05-27 JP JP62132158A patent/JPH0732159B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137258A (ja) * | 1982-02-09 | 1983-08-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPS61206243A (ja) * | 1985-03-08 | 1986-09-12 | Mitsubishi Electric Corp | 高融点金属電極・配線膜を用いた半導体装置 |
JPS63150941A (ja) * | 1986-12-15 | 1988-06-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244348A (ja) * | 2000-01-18 | 2001-09-07 | Lucent Technol Inc | 半導体デバイスの製造方法。 |
JP4718021B2 (ja) * | 2000-01-18 | 2011-07-06 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 半導体デバイスの製造方法。 |
Also Published As
Publication number | Publication date |
---|---|
JPH0732159B2 (ja) | 1995-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4948756A (en) | Method of making interconnects between polysilicon layers | |
JP2001320016A (ja) | 半導体装置およびその製造方法 | |
JPS63296242A (ja) | 半導体装置の製造方法 | |
JPS5989457A (ja) | 半導体装置の製造方法 | |
JPS6314498B2 (ja) | ||
JPS622654A (ja) | 半導体装置およびその製造方法 | |
JPS59144174A (ja) | 半導体装置 | |
JPS59168640A (ja) | 半導体装置の製造方法 | |
JPH0483336A (ja) | 半導体装置の製造方法 | |
JPS6230494B2 (ja) | ||
JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
JPS63190357A (ja) | 半導体装置の製造方法 | |
JPS6248027A (ja) | 半導体装置 | |
JPH0582518A (ja) | コンタクト形成方法 | |
JPS6312389B2 (ja) | ||
JPS62113422A (ja) | コンタクト電極の形成方法 | |
JPH01117342A (ja) | コンタクトホールの形成方法 | |
EP0053484B1 (en) | A method for fabricating semiconductor device | |
JPS6120154B2 (ja) | ||
JPH06244187A (ja) | 半導体装置の製造方法 | |
JPS6092623A (ja) | 半導体装置の製造方法 | |
JPS6130758B2 (ja) | ||
JPS6015951A (ja) | 半導体集積回路装置 | |
JPH0666312B2 (ja) | 半導体装置の製造方法 | |
JPH04213860A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |