JP2003023013A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 バイポーラトランジスタのベース抵抗を低減
できる。 【解決手段】 半導体基板に設けた第１導電型のコレク
タ層１０２と、コレクタ層１０２を取り囲むように設け
たシャロートレンチ１０５と、シャロートレンチ１０５
内を覆うように設けた第１の絶縁膜１０６と、第１の絶
縁膜１０６を設けたシャロートレンチ１０５内に埋め込
まれた第２導電型の半導体膜１０７と、コレクタ層１０
２および半導体膜１０７の上に設けた第２導電型の真性
ベース層１１０と、真性ベース層１１０の中央部に設け
た第１導電型のエミッタ層１１７と、エミッタ層１１７
上に設けたエミッタ取り出し電極１１４と、エミッタ取
り出し電極１１４の側壁に設けた第２の絶縁膜からなる
サイドウォール１１５とを備え、真性ベース層１１０の
うち半導体膜１０７と接続する周辺部と半導体膜１０７
とで外部ベース層が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体基板上の
バイポーラトランジスタを搭載した半導体装置およびそ
の製造方法に関する。

【０００２】

【従来の技術】近年、バイポーラトランジスタを搭載し
た半導体装置に関する提案が数多くみられる。以下、半
導体基板上にバイポーラトランジスタを搭載した半導体
装置の従来の製造方法について図面を参照しながら説明
する。なお、レジスト膜の除去工程については説明を省
略している。

【０００３】まず、図２５に示すように、Ｐ型の半導体
基板３００上にＮ型のコレクタ領域３０１を形成する。
次に、選択酸化法などを用いてコレクタ領域３０１の一
部に第１のシリコン酸化膜３０２を形成する。次に、図
２６に示すように、全面に第２のシリコン酸化膜３０３
を形成後、第１のレジスト膜３０４を用いて第２のシリ
コン酸化膜３０３の一部を除去する。

【０００４】次に、図２７に示すように真性ベース層３
０５をエピタキシャル成長により形成する。次に、レジ
スト膜（図示せず）を用いてエッチングを行い、ベース
形成領域以外の真性ベース層３０５を除去する。次に、
図２８に示すように全面に第３のシリコン酸化膜３０６
を形成後、第２のレジスト膜３０７を用いて第３のシリ
コン酸化膜３０６の一部を除去する。

【０００５】次に、図２９に示すように全面にＰ型の多
結晶シリコン膜３０８を堆積し、さらに第４のシリコン
酸化膜３０９を形成する。次に、第３のレジスト膜３１
０を用いて第４のシリコン酸化膜３０９及び多結晶シリ
コン膜３０８の一部を除去し、エミッタ開口窓３１６を
形成する。このとき、第３のシリコン酸化膜３０６の一
部が露出される。

【０００６】次に、図３０に示すように全面に第５のシ
リコン酸化膜３１１を形成後、第１のＮ型の多結晶シリ
コン膜を形成し、例えばエッチバックを行い、サイドウ
ォール３１２を形成する。次に、例えばウェットエッチ
を行い、第５のシリコン酸化膜３１１及び第３のシリコ
ン酸化膜３０６の一部を除去する。このとき、真性ベー
ス層３０５の一部が露出される。次に、図３１に示すよ
うに、第２のＮ型の多結晶シリコン膜３１３を堆積後、
熱処理を行う。これにより真性ベース層３０５の一部に
Ｎ型の不純物が導入され、エミッタ領域３１７となる。

【０００７】最後に、図３２に示すように、第２のＮ型
の多結晶シリコン膜３１３の一部を除去後、第６のシリ
コン酸化膜３１４を形成する。第６のシリコン酸化膜３
１４の一部を開口し、開口したコンタクト窓に金属電極
３１５を形成すれば半導体装置が完成する。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置及びその製造方法においては、ベース抵
抗の低減が難しいという問題があった。ベース抵抗はト
ランジスタの高周波特性に大きな影響を及ぼすものであ
り、これを低減することはトランジスタの最大発振周波
数（ｆｍａｘ）の改善につながる。従って、特に高周波
動作する回路においてはベース抵抗の低減が強く求めら
れている。

【０００９】ベース抵抗は次に示す３つの成分の和で定
義される。（成分１）はエピタキシャル成長により形成
される真性ベース層のシート抵抗で、（成分２）はＰ型
の多結晶シリコン膜と真性ベース層との接触抵抗で、
（成分３）は外部ベース層であるＰ型の多結晶シリコン
膜のシート抵抗である。このほか、実際には金属電極と
のコンタクト抵抗なども加わるが、ここでは無視する。

【００１０】これらのうち、（成分１）の真性ベース層
のシート抵抗については高濃度のＰ型の不純物を導入す
るか、真性ベース層の厚さを厚くすることによりこれを
低減できるが、いずれの場合もトランジスタの電流増幅
率が小さくなってしまうという問題があり、単純に低減
することは難しい。また、エミッタ層と外部ベース層の
距離を縮めることによっても抵抗を低減することが出来
るが、外部ベース領域を規定するためのマスク（第２の
レジスト膜に対応）と、エミッタ開口窓を規定するため
のマスク（第３のレジスト膜に対応）との合わせ余裕が
少なくとも必要であり、これよりも距離を縮めることは
困難である。

【００１１】（成分２）の接触抵抗については外部ベー
ス層と真性ベース層の接触面積を増加させる必要がある
が、増加させた分だけセル面積も増加するため、トラン
ジスタの寄生容量が増加し、高周波特性に悪影響を及ぼ
すことが懸念される。また、当然の事ながら素子面積が
増加するためにチップサイズは増大する。

【００１２】（成分３）の外部ベース層のシート抵抗に
ついては、高濃度のＰ型の不純物を導入することにより
低減することができ、従来例もすでに十分に低い値とな
っており、これ以上の低減は難しい。また、外部ベース
層の厚さを厚くしても抵抗を低減できるが、単に厚くす
るとこれに伴ってエミッタの第２の多結晶シリコン膜も
厚くなり、エミッタ電極からエミッタ・ベース界面まで
の抵抗すなわちエミッタ抵抗が上昇するという問題があ
った。以上のように、ベース抵抗を低減することは難し
い問題であった。

【００１３】したがって、この発明の目的は、上記従来
の問題点を解決するもので、バイポーラトランジスタの
ベース抵抗を低減できる優れた半導体装置およびその製
造方法を提供することである。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
めにこの発明の請求項１記載の半導体装置は、半導体基
板上にバイポーラトランジスタを搭載した半導体装置で
あって、前記バイポーラトランジスタは、前記半導体基
板に設けた第１導電型のコレクタ層と、前記コレクタ層
を取り囲むように設けたシャロートレンチと、前記シャ
ロートレンチ内を覆うように設けた第１の絶縁膜と、前
記第１の絶縁膜を設けた前記シャロートレンチ内に埋め
込まれた第２導電型の半導体膜と、前記コレクタ層およ
び前記半導体膜の上に設けた第２導電型の真性ベース層
と、前記真性ベース層の中央部に設けた第１導電型のエ
ミッタ層と、前記エミッタ層上に設けたエミッタ取り出
し電極と、前記エミッタ取り出し電極の側壁に設けた第
２の絶縁膜からなるサイドウォールとを備え、前記真性
ベース層のうち前記半導体膜と接続する周辺部と前記半
導体膜とで外部ベース層が形成される。

【００１５】上記のように構成した半導体装置では、外
部ベース層を構成する半導体膜はシャロートレンチ内に
埋め込まれており、その部位の厚さが厚くなる。従っ
て、外部ベース層の抵抗が低減され、バイポーラトラン
ジスタのベース抵抗が低減される。しかも、厚さが厚い
部位はシャロートレンチ内であるから、エミッタ取り出
し電極の厚さが厚くなるという問題は生じない。すなわ
ち、エミッタ抵抗に影響を及ぼすことはない。また、エ
ミッタ層と外部ベース層との分離はエミッタ取り出し電
極の側壁に設けたサイドウォールによって決まるため、
エミッタと外部ベース間の距離を著しく短縮することが
できる。従って、バイポーラトランジスタのベース抵抗
が低減される。

【００１６】請求項２記載の半導体装置は、半導体基板
上にバイポーラトランジスタを搭載した半導体装置であ
って、前記バイポーラトランジスタは、前記半導体基板
に設けた第１導電型のコレクタ層と、前記コレクタ層を
取り囲むように設けたシャロートレンチと、前記シャロ
ートレンチ内を覆うように設けた第１の絶縁膜と、前記
第１の絶縁膜を設けた前記シャロートレンチ内に埋め込
まれた第２導電型の半導体膜と、前記コレクタ層および
前記半導体膜の上に設けた第２導電型の真性ベース層
と、前記真性ベース層の中央部に設けた第１導電型のエ
ミッタ層と、前記真性ベース層上であって前記エミッタ
層の周囲部に設けた第２の絶縁膜と、前記エミッタ層お
よび前記第２の絶縁膜の上に設けて逆凸形の断面形状を
有するエミッタ取り出し電極とを備え、前記真性ベース
層のうち前記半導体膜と接続する周辺部と前記半導体膜
とで外部ベース層が形成される。

【００１７】上記のように構成した半導体装置では、外
部ベース層を構成する半導体膜はシャロートレンチ内に
埋め込まれており、その部位の厚さが厚くなる。従っ
て、外部ベース層の抵抗が低減され、バイポーラトラン
ジスタのベース抵抗が低減される。しかも、厚さが厚い
部位はシャロートレンチ内であるから、エミッタ取り出
し電極の厚さが厚くなるという問題は生じない。すなわ
ち、エミッタ抵抗に影響を及ぼすことはない。また、エ
ミッタ層と外部ベース層との分離はエミッタ取り出し電
極の形状により決まる。すなわち、エミッタ取り出し電
極の断面構造が逆凸形をしており、電極上部の幅により
外部ベース層が決定され、電極下部の幅によりエミッタ
層が決定される。そのため、エミッタと外部ベース間の
距離を著しく短縮することができる。従って、バイポー
ラトランジスタのベース抵抗が低減される。

【００１８】請求項３記載の半導体装置は、請求項１ま
たは２記載の半導体装置において、真性ベース層は、シ
リコン、シリコンとゲルマニウムの合金、シリコンとゲ
ルマニウムとカーボンの合金のいずれかの半導体層であ
る。このように、真性ベース層は、シリコン、シリコン
とゲルマニウムの合金、シリコンとゲルマニウムとカー
ボンの合金のいずれかの半導体層であることが好まし
い。

【００１９】請求項４記載の半導体装置の製造方法は、
半導体基板に第１の導電型のコレクタ層を形成する工程
と、前記コレクタ層を取り囲むようにシャロートレンチ
を形成する工程と、前記シャロートレンチ内を覆うよう
に第１の絶縁膜を設ける工程と、前記第１の絶縁膜を設
けた前記シャロートレンチ内に第１の半導体膜を埋め込
む工程と、エピタキシャル成長により前記半導体基板上
に第２導電型の真性ベース層を形成する工程と、前記真
性ベース層上に第２の絶縁膜を形成する工程と、前記コ
レクタ層上の前記第２の絶縁膜を除去してエミッタ開口
窓を形成する工程と、前記エミッタ開口窓内に第１導電
型の第２の半導体膜を埋め込む工程と、前記第２の絶縁
膜を除去する工程と、前記第２の半導体膜の側壁に第３
の絶縁膜からなるサイドウォールを形成する工程と、前
記第２の半導体膜および前記サイドウォールをマスクに
して前記真性ベース層の周辺部に第２導電型不純物をイ
オン注入する工程とを含み、前記イオン注入する工程の
後で前記半導体基板を熱処理する工程で、前記真性ベー
ス層の中央部で前記第２の半導体膜と接する部位に第１
導電型不純物が拡散してエミッタ層を形成するととも
に、前記第１の半導体膜で前記真性ベース層の周辺部に
接する部位に第２導電型不純物が拡散して外部ベース層
を形成する。

【００２０】上記のように構成した半導体装置の製造方
法では、外部ベース層はシャロートレンチ内に埋め込ま
れた第１の半導体膜と、第２の半導体膜及びサイドウォ
ールに覆われていない部分の真性ベース層からなる。従
って、シャロートレンチ内に埋め込まれた部位の外部ベ
ース層の厚さが厚くなり、外部ベース層の抵抗が低減さ
れ、バイポーラトランジスタのベース抵抗が低減され
る。しかも、厚さが厚い部位はシャロートレンチ内であ
るから、エミッタ取り出し電極の厚さが厚くなるという
問題は生じない。すなわち、エミッタ抵抗に影響を及ぼ
すことはない。また、エミッタ取り出し電極である第２
の半導体膜とその側壁のサイドウォールにより自己整合
的に外部ベース層を形成しているため、外部ベース領域
を決定するためのマスク合わせが不要となる。従って、
エミッタと外部ベース間の距離を著しく短縮することが
でき、バイポーラトランジスタのベース抵抗が低減され
る。請求項５記載の半導体装置の製造方法は、半導体基
板に第１の導電型のコレクタ層を形成する工程と、前記
コレクタ層を取り囲むようにシャロートレンチを形成す
る工程と、前記シャロートレンチ内を覆うように第１の
絶縁膜を設ける工程と、前記第１の絶縁膜を設けた前記
シャロートレンチ内に第１の半導体膜を埋め込む工程
と、エピタキシャル成長により前記半導体基板上に第２
導電型の真性ベース層を形成する工程と、前記真性ベー
ス層上に第２の絶縁膜を形成する工程と、前記コレクタ
層上の前記第２の絶縁膜を除去してエミッタ開口窓を形
成する工程と、前記エミッタ開口窓内を覆うように第３
の絶縁膜を形成する工程と、前記エミッタ開口窓の側壁
に第２の半導体膜からなるサイドウォールを形成する工
程と、前記サイドウォールをマスクにして前記第３の絶
縁膜を除去する工程と、前記エミッタ開口窓内に第１導
電型の第３の半導体膜を埋め込む工程と、前記第２の絶
縁膜および前記サイドウォールに沿った第３の絶縁膜を
除去する工程と、前記第２の半導体膜および前記第３の
半導体膜をマスクにして前記真性ベース層の周辺部に第
２導電型不純物をイオン注入する工程とを含み、前記イ
オン注入する工程の後で前記半導体基板を熱処理する工
程で、前記真性ベース層の中央部で前記第３の半導体膜
と接する部位に第１導電型不純物が拡散してエミッタ層
を形成するとともに、前記第１の半導体膜で前記真性ベ
ース層の周辺部に接する部位に第２導電型不純物が拡散
して外部ベース層を形成する。

【００２１】上記のように構成した半導体装置の製造方
法では、外部ベース層はシャロートレンチ内に埋め込ま
れた第１の半導体膜と、第２の半導体膜及び第３の半導
体膜に覆われていない部分の真性ベース層からなる。従
って、シャロートレンチ内に埋め込まれた部位の外部ベ
ース層の厚さが厚くなり、外部ベース層の抵抗が低減さ
れ、バイポーラトランジスタのベース抵抗が低減され
る。しかも、厚さが厚い部位はシャロートレンチ内であ
るから、エミッタ取り出し電極の厚さが厚くなるという
問題は生じない。すなわち、エミッタ抵抗に影響を及ぼ
すことはない。また、エミッタである第２の半導体膜及
び第３の半導体膜により自己整合的に外部ベース層を形
成している。すなわち、エミッタ開口窓内に第３の半導
体膜を埋め込んだ後、第２の絶縁膜およびサイドウォー
ルに沿った第３の絶縁膜を除去するので、エミッタ引き
出し電極の断面形状が逆凸状になる。従って、電極上部
の幅により外部ベース層が決定され、電極下部の幅によ
りエミッタ層が決定されるので、エミッタ層及び外部ベ
ース層が自己整合的に形成される。このため、外部ベー
ス領域を決定するためのマスク合わせが不要となる。従
って、エミッタと外部ベース間の距離を著しく短縮する
ことができ、バイポーラトランジスタのベース抵抗が低
減される。

【００２２】請求項６記載の半導体装置の製造方法は、
請求項４または５記載の半導体装置の製造方法におい
て、真性ベース層はシリコン、シリコンとゲルマニウム
の合金、シリコンとゲルマニウムとカーボンの合金のい
ずれかの半導体層である。このように、真性ベース層
は、シリコン、シリコンとゲルマニウムの合金、シリコ
ンとゲルマニウムとカーボンの合金のいずれかの半導体
層であることが好ましい。

【００２３】

【発明の実施の形態】この発明の第１の実施の形態を図
１〜図１１に基づいて説明する。図１〜図１１は、第１
の実施形態における半導体装置の製造工程を示す断面図
である。なお、レジスト膜の除去工程については特に断
らない限り説明を省略している。

【００２４】図１１に示すように、半導体基板上にバイ
ポーラトランジスタを搭載した半導体装置であって、バ
イポーラトランジスタは、半導体基板に設けた第１導電
型のコレクタ層１０２と、コレクタ層１０２を取り囲む
ように設けたシャロートレンチ１０５と、シャロートレ
ンチ１０５内を覆うように設けた第１の絶縁膜１０６
と、第１の絶縁膜１０６を設けたシャロートレンチ１０
５内に埋め込まれた第２導電型の半導体膜１０７と、コ
レクタ層１０２および半導体膜１０７の上に設けた第２
導電型の真性ベース層１１０と、真性ベース層１１０の
中央部に設けた第１導電型のエミッタ層１１７と、エミ
ッタ層１１７上に設けたエミッタ取り出し電極１１４
と、エミッタ取り出し電極１１４の側壁に設けた第２の
絶縁膜からなるサイドウォール１１５とを備え、真性ベ
ース層１１０のうち半導体膜１０７と接続する周辺部と
半導体膜１０７とで外部ベース層が形成されている。

【００２５】上記構成の半導体装置の製造工程について
説明する。図１に示すように、比抵抗が、例えば１０〜
１５Ω・ｃｍの（１００）面を主面とするシリコン単結
晶からなるＰ型半導体基板１００にレジスト膜（図示せ
ず）を形成し、これを用いて、Ｐ型半導体基板１００の
バイポーラトランジスタ形成領域にＮ型埋め込み層１０
１を形成し、熱処理を行ったのち、全面にＮ型エピタキ
シャル層１０２を形成する。次に、Ｎ型埋め込み層１０
１の側方にこれよりも深いディープトレンチ１０３を形
成し、熱酸化を行って、ディープトレンチ１０３の表面
を酸化する。さらに、例えばポリシリコンを堆積後、エ
ッチバックを行ってディープトレンチ１０３をポリシリ
コンで充填する。次に、図２に示すように、レジスト膜
１０４を形成し、これを用いてシャロートレンチ１０５
を形成する。

【００２６】次に、図３に示すように、全面に第１のシ
リコン酸化膜（第１の絶縁膜）１０６を形成後、さらに
全面に第１のポリシリコン膜（第１の半導体膜）１０７
を堆積する。その後、エッチバックを行い、シャロート
レンチ１０５を第１のポリシリコン膜１０７で充填す
る。次に、図４に示すように、熱酸化を行い、全面に第
２のシリコン酸化膜１０８を形成後、レジスト膜１０９
を形成し、これを用いて第１のシリコン酸化膜１０６及
び第２のシリコン酸化膜１０８の一部をウェットエッチ
により除去し、ベース形成領域を形成する。

【００２７】次に、図５に示すように全面に厚さが１０
０ｎｍ程度で、シリコン及びゲルマニウムを含むＰ型の
真性ベース層１１０をエピタキシャル成長により形成す
る。その後、全面に第３のシリコン酸化膜（第２の絶縁
膜）１１１を形成する。さらにレジスト膜１１２を形成
し、これを用いて第３のシリコン酸化膜１１１の一部を
除去し、エミッタ開口窓１１３を形成する。このとき、
真性ベース層１１０の一部が露出される。次に、図６に
示すように、全面に濃いＮ型の不純物、例えばリンを含
む第２のポリシリコン膜（第２の半導体膜）１１４を形
成し、さらにエッチバックを行い、エミッタ開口窓１１
３の部分に第２のポリシリコン膜１１４を埋め込む。

【００２８】次に、図７に示すように、ウェットエッチ
などにより、第３のシリコン酸化膜１１１を除去する。
その後、全面に第４のシリコン酸化膜を形成し、エッチ
バックを行うことにより第２のポリシリコン膜１１４の
周辺に第４のシリコン酸化膜（第３の絶縁膜）からなる
サイドウォール１１５を形成する。次に、図８に示すよ
うに、第２のポリシリコン膜１１４およびサイドウォー
ル１１５をマスクにして全面に高濃度のボロンイオンを
注入する。このとき、第２のポリシリコン膜１１４及び
サイドウォール１１５に覆われていない部分の真性ベー
ス層１１０は濃いＰ型の層となる。第２のポリシリコン
膜１１４及びサイドウォール１１５に覆われている部分
の真性ベース層１１０にはボロンイオンは注入されな
い。また、第２のポリシリコン膜１１４については注入
されるボロンイオンよりも、もともと存在するリンの量
のほうを多くなるようにし、濃いＮ型のままとする。

【００２９】次に、図９に示すように、レジスト膜１１
６を形成し、これをもちいて、真性ベース層１１０の一
部を除去する。次に、図１０に示すように、急速熱処理
を行い、第２のポリシリコン膜１１４からＮ型の不純物
を真性ベース層１１０側に拡散させ、エミッタ層１１７
を形成する。同時に、第１のポリシリコン膜１０７にお
いて、真性ベース層１１０と接している部分は、ボロン
イオンが拡散され、濃いＰ型の層となる。この結果、第
２のポリシリコン膜１１４及びサイドウォール１１５に
覆われていない部分の真性ベース層１１０及び真性ベー
ス層１１０と接している第１のポリシリコン膜１０７が
外部ベース層となる。

【００３０】最後に、図１１に示すように、層間絶縁膜
として第５のシリコン酸化膜１１８を形成し、化学的機
械的研磨法（ＣＭＰ）などを用いて、第５のシリコン酸
化膜１１８の表面を平坦化する。さらに、レジスト膜
（図示せず）をマスクとして、第５のシリコン酸化膜１
１８の一部をエッチングし、コンタクト窓を形成する。
次に、例えば金属配線として、スパッタリング法などに
よりＡｌ膜を形成し、その後、レジスト膜（図示せず）
をマスクとしてＡｌ膜をエッチングして、Ａｌ配線１１
９を形成すればこの半導体装置が完成する。

【００３１】以上のように、本実施形態によれば、外部
ベース層は第２のポリシリコン膜１１４及びサイドウォ
ール１１５に覆われていない部分の真性ベース層１１０
及び真性ベース層１１０と接している第１のポリシリコ
ン膜１０７により構成される。ここで、第１のポリシリ
コン膜１０７はシャロートレンチ１０５内に埋め込まれ
ている。よって、外部ベース層は単に真性ベース層１１
０を濃いＰ型にしたものに加え、第１のポリシリコン膜
１０７の部分だけ厚さが厚くなる。従って、外部ベース
層の抵抗が低減され、バイポーラトランジスタのベース
抵抗が低減される。

【００３２】しかも、第１のポリシリコン膜１０７の厚
い部位はシャロートレンチ１０５内に埋め込まれている
ため、第２のポリシリコン膜１１４を厚く形成する必要
はない。すなわち、従来例のようにエミッタ抵抗に影響
を及ぼすことはない。

【００３３】また、エミッタ取り出し電極である第２の
ポリシリコン膜１１４及びサイドウォール１１５により
自己整合的に外部ベース層を形成しているため、外部ベ
ース領域を決定するためのマスク合わせが不要となる。
従って、エミッタと外部ベース間の距離を著しく短縮す
ることができ、バイポーラトランジスタのベース抵抗が
低減される。

【００３４】この発明の第２の実施の形態を図１２〜図
２４に基づいて説明する。図１２〜図２４は、第２の実
施形態における半導体装置の製造工程を示す断面図であ
る。なお、レジスト膜の除去工程については特に断らな
い限り説明を省略している。図２４に示すように、半導
体基板上にバイポーラトランジスタを搭載した半導体装
置であって、バイポーラトランジスタは、半導体基板に
設けた第１導電型のコレクタ層２０２と、コレクタ層２
０２を取り囲むように設けたシャロートレンチ２０５
と、シャロートレンチ２０５内を覆うように設けた第１
の絶縁膜２０６と、第１の絶縁膜２０６を設けたシャロ
ートレンチ２０５内に埋め込まれた第２導電型の半導体
膜２０７と、コレクタ層２０２および半導体膜２０７の
上に設けた第２導電型の真性ベース層２１０と、真性ベ
ース層２１０の中央部に設けた第１導電型のエミッタ層
２１９と、真性ベース層２１０上であってエミッタ層２
１９の周囲部に設けた第２の絶縁膜２２０と、エミッタ
層２１９および第２の絶縁膜２２０の上に設けて逆凸形
の断面形状を有するエミッタ取り出し電極２１７とを備
え、真性ベース層２１０のうち半導体膜２０７と接続す
る周辺部と半導体膜２０７とで外部ベース層が形成され
ている。

【００３５】上記構成の半導体装置の製造工程について
説明する。図１２に示すように、比抵抗が例えば１０〜
１５Ω・ｃｍの（１００）面を主面とするシリコン単結
晶からなるＰ型半導体基板２００にレジストマスク（図
示せず）を形成し、これを用いて、Ｐ型半導体基板２０
０のバイポーラトランジスタ形成領域にＮ型埋め込み層
２０１を形成し、熱処理を行ったのち、全面にＮ型エピ
タキシャル層２０２を形成する。次に、Ｎ型埋め込み層
２０１の側方にこれよりも深いディープトレンチ２０３
を形成し、熱酸化を行って、ディープトレンチ２０３の
表面を酸化する。さらに、例えばポリシリコンを堆積
後、エッチバックを行ってディープトレンチ２０３をポ
リシリコンで充填する。次に、図１３に示すように、レ
ジスト膜２０４を形成し、これを用いてシャロートレン
チ２０５を形成する。

【００３６】次に、図１４に示すように、全面に第１の
シリコン酸化膜（第１の絶縁膜）２０６を形成後、さら
に全面に第１のポリシリコン膜（第１の半導体膜）２０
７を堆積する。その後、エッチバックを行い、シャロー
トレンチ２０５を第１のポリシリコン膜２０７で充填す
る。次に、図１５に示すように熱酸化を行い、全面に第
２のシリコン酸化膜２０８を形成後、レジスト膜２０９
を形成し、これを用いて第１のシリコン酸化膜２０６及
び第２のシリコン酸化膜２０８の一部をウェットエッチ
により除去し、ベース形成領域を形成する。

【００３７】次に、図１６に示すように全面に厚さが１
００ｎｍ程度で、シリコン及びゲルマニウムを含むＰ型
の真性ベース層２１０をエピタキシャル成長により形成
する。その後、全面に第３のシリコン酸化膜（第２の絶
縁膜）２１１を形成する。さらにレジスト膜２１２を形
成し、これを用いて第３のシリコン酸化膜２１１の一部
を除去し、エミッタ開口窓２１３を形成する。このと
き、真性ベース層２１０の一部が露出される。次に、図
１７に示すように、全面に第４のシリコン酸化膜（第３
の絶縁膜）２１４を形成する。次に全面に濃いＮ型の不
純物、例えばリンを含む第２のポリシリコン膜を形成
し、エッチバックを行うことによりエミッタ開口窓２１
３に第２のポリシリコン膜（第２の半導体膜）からなる
サイドウォール２１５を形成する。

【００３８】次に、図１８に示すように、サイドウォー
ル２１５をマスクにしてエミッタ開口窓２１３の下部の
真性ベース層２１０の一部が露出するように第４のシリ
コン酸化膜２１４のウェットエッチを行う。このときの
オーバーエッチにより、第３のシリコン酸化膜２１１も
多少エッチングされるが、第３のシリコン酸化膜２１１
の厚さが第４のシリコン酸化膜２１４の厚さよりも十分
厚くしており、第３のシリコン酸化膜２１１はほとんど
影響を受けない。次に、図１９に示すように、全面に濃
いＮ型の不純物、例えばリンを含む第３のポリシリコン
膜（第３の半導体膜）２１６を形成し、エッチバックを
行うことによりエミッタ開口窓２１３を第３のポリシリ
コン膜２１６で充填する。

【００３９】次に、図２０に示すように、ウェットエッ
チを行い、第３のシリコン酸化膜２１１及びサイドウォ
ール２１５に沿った第４のシリコン酸化膜２１４を除去
する。このとき、第２のポリシリコン膜からなるサイド
ウォール２１５と第３のポリシリコン膜２１６は互いに
接しており、全体としてＴの字状になっている。以下、
第２のポリシリコン膜からなるサイドウォール２１５と
第３のポリシリコン膜２１６をあわせたものをエミッタ
取り出し電極２１７とする。

【００４０】次に、図２１に示すように、エミッタ取り
出し電極２１７をマスクにして全面に高濃度のボロンイ
オンを注入する。このとき、エミッタ取り出し電極２１
７に覆われていない部分の真性ベース層２１０は濃いＰ
型の層となる。その幅はエミッタ取り出し電極２１７の
上部の幅により決定される。エミッタ取り出し電極２１
７に覆われている部分の真性ベース層２１０にはボロン
イオンは注入されない。また、エミッタ取り出し電極２
１７については注入されるボロンイオンよりも、もとも
と存在するリンの量のほうを多くなるようにし、濃いＮ
型のままとする。次に、図２２に示すように、レジスト
膜２１８を形成し、これをもちいて、真性ベース層２１
０の一部を除去する。

【００４１】次に、図２３に示すように、急速熱処理を
行い、エミッタ取り出し電極２１７からＮ型の不純物を
真性ベース層２１０側に拡散させ、エミッタ層２１９を
形成する。その幅はエミッタ取り出し電極２１７の下部
の幅により決定される。同時に、第１のポリシリコン膜
２０７において、真性ベース層２１０と接している部分
は、ボロンイオンが拡散され、濃いＰ型の層となる。こ
の結果、エミッタ取り出し電極２１７に覆われていない
部分の真性ベース層２１０及び真性ベース層２１０と接
している第１のポリシリコン膜２０７が外部ベース層と
なる。

【００４２】最後に、図２４に示すように、層間絶縁膜
として第５のシリコン酸化膜２２０を形成し、化学的機
械的研磨法（ＣＭＰ）などを用いて、第５のシリコン酸
化膜２２０の表面を平坦化する。さらに、レジスト膜
（図示せず）をマスクとして、第５のシリコン酸化膜２
２０の一部をエッチングし、コンタクト窓を形成する。
次に、例えば金属配線として、スパッタリング法などに
よりＡｌ膜を形成し、その後、レジスト膜（図示せず）
をマスクとしてＡｌ膜をエッチングして、Ａｌ配線２２
１を形成すればこの半導体装置が完成する。

【００４３】以上のように、本実施形態によれば、外部
ベース層はエミッタ取り出し電極２１７に覆われていな
い部分の真性ベース層２１０及び真性ベース層２１０と
接している第１のポリシリコン膜２０７により構成され
る。ここで、第１のポリシリコン膜２０７はシャロート
レンチ２０５内に埋め込まれている。よって、外部ベー
ス層は単に真性ベース層２１０を濃いＰ型にしたものに
加え、第１のポリシリコン膜２０７の部分だけ厚さが厚
くなる。従って、外部ベース層の抵抗が低減され、バイ
ポーラトランジスタのベース抵抗が低減される。

【００４４】しかも、第１のポリシリコン膜２０７の厚
い部位はシャロートレンチ２０５内に埋め込まれている
ため、エミッタ取り出し電極２１７を厚く形成する必要
はない。すなわち、エミッタ抵抗に影響を及ぼすことは
ない。

【００４５】また、エミッタ取り出し電極２１７の断面
形状は逆凸状をしており、これによって自己整合的に外
部ベース層およびエミッタ層を形成している。すなわ
ち、エミッタ取り出し電極２１７の上部の幅により外部
ベース層の幅が決定され、エミッタ取り出し電極２１７
の下部の幅によりエミッタ層２１９の幅が決定される。
よって、外部ベース領域を決定するためのマスク合わせ
が不要となる。従って、エミッタと外部ベース間の距離
を著しく短縮することができ、バイポーラトランジスタ
のベース抵抗が低減される。

【００４６】ここで、第１の実施形態との違いを説明す
る。第１の実施形態においては、エミッタ部の金属電極
をとるためのコンタクト窓を開口する際に、第２のポリ
シリコン膜１１４に対して開口を行う。従って、第２の
ポリシリコン膜１１４の幅を決定するレジスト膜１１２
を形成するマスクと、コンタクト窓を開口するためのマ
スクとの間にはマスク重ね合わせ余裕が必要である。こ
の場合、エミッタの幅を十分に小さくできず、セル面積
がやや大きくなってしまうという可能性がある。

【００４７】一方、近年の高速なバイポーラトランジス
タにおいては、エミッタの幅は０．３５μｍ以下が一般
的であり、コンタクト窓の幅及びマスク重ね合わせ余裕
を加えたものよりも小さい場合が多い。

【００４８】そこで、第２の実施形態によれば、エミッ
タ取り出し電極２１７の断面形状は逆凸状をしており、
コンタクト窓とのマスク重ね合わせ余裕はエミッタ取り
出し電極２１７の上部の幅により決定され、エミッタ層
２１９の幅はエミッタ取り出し電極２１７の下部の幅に
より決定される。これらは互いに独立したものであるか
らエミッタ層２１９の幅を決定する際にコンタクト窓と
のマスク重ね合わせ余裕を考慮する必要はない。従っ
て、エミッタ層２１９の幅を十分に小さくすることがで
き、セル面積が小さく、かつベース抵抗も小さい、より
高速なバイポーラトランジスタを形成することができる
ため、優れた半導体装置を形成することができる。

【００４９】なお、上記第１及び第２の実施形態におい
ては、バイポーラトランジスタのうち、特にＮＰＮバイ
ポーラトランジスタを例にとって説明したが、これはＰ
ＮＰバイポーラトランジスタでも良い。

【００５０】また、Ｎ型埋め込み層を形成後、Ｎ型エピ
タキシャル層を形成したが、これらは高エネルギーイオ
ン注入により形成してもよい。この場合、比較的コスト
の高いＮ型エピタキシャル層形成に要する工程を削減す
ることが出来るというメリットを有する。

【００５１】また、さらにコレクタ金属電極が半導体基
板に接する部分付近に濃いＮ型の層を形成する工程を追
加してもよい。この場合、コレクタ層の寄生抵抗がさら
に低減され、電流駆動能力が高くなるというさらなるメ
リットを有する。

【００５２】また、ポリシリコンをエミッタ開口窓に埋
め込む際、エッチバックを用いたが、これはＣＭＰ法を
用いても良い。

【００５３】また、真性ベース層をエピタキシャル成長
する際にシリコン面上にもシリコン酸化膜面上にも成長
する非選択的成長法を用いて説明したが、これはシリコ
ン面上にしかエピタキシャル成長しない、選択的成長を
用いてもよい。この場合、後に真性ベース層の一部を除
去する工程が不要になるというメリットがある。

【００５４】また、全面に高濃度のボロンイオンを注入
後、真性ベース層の一部をエッチングにより除去した
が、これは熱処理を行い、エミッタ層を形成した後でも
良い。つまり、このエッチングは真性ベース層を形成し
た後ならば任意の工程で行って良い。

【００５５】また、処理プロセスを限定して説明した
が、例えば酸化膜を形成する際の熱酸化とＣＶＤ、ある
いはエッチングを行う際のドライエッチとウェットエッ
チなどといった具合に互いに互換性のある処理プロセス
であればどちらでも良い。

【００５６】

【発明の効果】この発明の請求項１記載の半導体装置に
よれば、バイポーラトランジスタは、第１導電型のコレ
クタ層、シャロートレンチ、第１の絶縁膜、第２導電型
の半導体膜、第２導電型の真性ベース層、第１導電型の
エミッタ層、エミッタ取り出し電極およびサイドウォー
ルを備え、真性ベース層のうち半導体膜と接続する周辺
部と半導体膜とで外部ベース層が形成されるので、外部
ベース層を構成する半導体膜はシャロートレンチ内に埋
め込まれており、その部位の厚さが厚くなる。従って、
外部ベース層の抵抗が低減され、バイポーラトランジス
タのベース抵抗が低減される。しかも、厚さが厚い部位
はシャロートレンチ内であるから、エミッタ取り出し電
極の厚さが厚くなるという問題は生じない。すなわち、
エミッタ抵抗に影響を及ぼすことはない。また、エミッ
タ層と外部ベース層との分離はエミッタ取り出し電極の
側壁に設けたサイドウォールによって決まるため、エミ
ッタと外部ベース間の距離を著しく短縮することができ
る。従って、バイポーラトランジスタのベース抵抗が低
減される。

【００５７】この発明の請求項２記載の半導体装置によ
れば、バイポーラトランジスタは、第１導電型のコレク
タ層、シャロートレンチ、第１の絶縁膜、第２導電型の
半導体膜、第２導電型の真性ベース層、第１導電型のエ
ミッタ層、第２の絶縁膜および逆凸形の断面形状を有す
るエミッタ取り出し電極を備え、真性ベース層のうち半
導体膜と接続する周辺部と半導体膜とで外部ベース層が
形成されるので、外部ベース層を構成する半導体膜はシ
ャロートレンチ内に埋め込まれており、その部位の厚さ
が厚くなる。従って、外部ベース層の抵抗が低減され、
バイポーラトランジスタのベース抵抗が低減される。し
かも、厚さが厚い部位はシャロートレンチ内であるか
ら、エミッタ取り出し電極の厚さが厚くなるという問題
は生じない。すなわち、エミッタ抵抗に影響を及ぼすこ
とはない。また、エミッタ層と外部ベース層との分離は
エミッタ取り出し電極の形状により決まる。すなわち、
エミッタ取り出し電極の断面構造が逆凸形をしており、
電極上部の幅により外部ベース層が決定され、電極下部
の幅によりエミッタ層が決定される。そのため、エミッ
タと外部ベース間の距離を著しく短縮することができ
る。従って、バイポーラトランジスタのベース抵抗が低
減される。

【００５８】請求項３では、請求項１または２記載の半
導体装置において、真性ベース層は、シリコン、シリコ
ンとゲルマニウムの合金、シリコンとゲルマニウムとカ
ーボンの合金のいずれかの半導体層であることが好まし
い。

【００５９】この発明の請求項４記載の半導体装置の製
造方法によれば、第１の導電型のコレクタ層を形成する
工程と、シャロートレンチを形成する工程と、第１の絶
縁膜を設ける工程と、第２導電型の第１の半導体膜を埋
め込む工程と、第２導電型の真性ベース層を形成する工
程と、第２の絶縁膜を形成する工程と、エミッタ開口窓
を形成する工程と、第１導電型の第２の半導体膜を埋め
込む工程と、第２の絶縁膜を除去する工程と、第３の絶
縁膜からなるサイドウォールを形成する工程と、第２導
電型不純物をイオン注入する工程とを含み、イオン注入
する工程の後で半導体基板を熱処理する工程で、真性ベ
ース層の中央部で第２の半導体膜と接する部位に第１導
電型不純物が拡散してエミッタ層を形成するとともに、
第１の半導体膜で真性ベース層の周辺部に接する部位に
第２導電型不純物が拡散して外部ベース層を形成するの
で、外部ベース層はシャロートレンチ内に埋め込まれた
第１の半導体膜と、第２の半導体膜及びサイドウォール
に覆われていない部分の真性ベース層からなる。従っ
て、シャロートレンチ内に埋め込まれた部位の外部ベー
ス層の厚さが厚くなり、外部ベース層の抵抗が低減さ
れ、バイポーラトランジスタのベース抵抗が低減され
る。しかも、厚さが厚い部位はシャロートレンチ内であ
るから、エミッタ取り出し電極の厚さが厚くなるという
問題は生じない。すなわち、エミッタ抵抗に影響を及ぼ
すことはない。また、エミッタ取り出し電極である第２
の半導体膜とその側壁のサイドウォールにより自己整合
的に外部ベース層を形成しているため、外部ベース領域
を決定するためのマスク合わせが不要となる。従って、
エミッタと外部ベース間の距離を著しく短縮することが
でき、バイポーラトランジスタのベース抵抗が低減され
る。したがって、より高速なバイポーラトランジスタを
形成することができるため、優れた半導体装置を実現す
ることができる。

【００６０】この発明の請求項５記載の半導体装置の製
造方法によれば、第１の導電型のコレクタ層を形成する
工程と、シャロートレンチを形成する工程と、第１の絶
縁膜を設ける工程と、第２導電型の第１の半導体膜を埋
め込む工程と、第２導電型の真性ベース層を形成する工
程と、第２の絶縁膜を形成する工程と、エミッタ開口窓
を形成する工程と、第３の絶縁膜を形成する工程と、第
２の半導体膜からなるサイドウォールを形成する工程
と、第３の絶縁膜を除去する工程と、第１導電型の第３
の半導体膜を埋め込む工程と、第２の絶縁膜およびサイ
ドウォールに沿った第３の絶縁膜を除去する工程と、第
２導電型不純物をイオン注入する工程とを含み、イオン
注入する工程の後で半導体基板を熱処理する工程で、真
性ベース層の中央部で第３の半導体膜と接する部位に第
１導電型不純物が拡散してエミッタ層を形成するととも
に、第１の半導体膜で真性ベース層の周辺部に接する部
位に第２導電型不純物が拡散して外部ベース層を形成す
るので、外部ベース層はシャロートレンチ内に埋め込ま
れた第１の半導体膜と、第２の半導体膜及び第３の半導
体膜に覆われていない部分の真性ベース層からなる。従
って、シャロートレンチ内に埋め込まれた部位の外部ベ
ース層の厚さが厚くなり、外部ベース層の抵抗が低減さ
れ、バイポーラトランジスタのベース抵抗が低減され
る。しかも、厚さが厚い部位はシャロートレンチ内であ
るから、エミッタ取り出し電極の厚さが厚くなるという
問題は生じない。すなわち、エミッタ抵抗に影響を及ぼ
すことはない。また、エミッタである第２の半導体膜及
び第３の半導体膜により自己整合的に外部ベース層を形
成している。すなわち、エミッタ開口窓内に第３の半導
体膜を埋め込んだ後、第２の絶縁膜およびサイドウォー
ルに沿った第３の絶縁膜を除去するので、エミッタ引き
出し電極の断面形状が逆凸状になる。従って、電極上部
の幅により外部ベース層が決定され、電極下部の幅によ
りエミッタ層が決定されるので、エミッタ層及び外部ベ
ース層が自己整合的に形成される。このため、外部ベー
ス領域を決定するためのマスク合わせが不要となる。従
って、エミッタと外部ベース間の距離を著しく短縮する
ことができ、バイポーラトランジスタのベース抵抗が低
減される。したがって、より高速なバイポーラトランジ
スタを形成することができるため、優れた半導体装置を
実現することができる。

【００６１】請求項６では、請求項５または６記載の半
導体装置の製造方法において、真性ベース層は、シリコ
ン、シリコンとゲルマニウムの合金、シリコンとゲルマ
ニウムとカーボンの合金のいずれかの半導体層であるこ
とが好ましい。

【図面の簡単な説明】

【図１】この発明の第１の実施形態における半導体装置
の製造工程断面図である。

【図２】図１の次の工程断面図である。

【図３】図２の次の工程断面図である。

【図４】図３の次の工程断面図である。

【図５】図４の次の工程断面図である。

【図６】図５の次の工程断面図である。

【図７】図６の次の工程断面図である。

【図８】図７の次の工程断面図である。

【図９】図８の次の工程断面図である。

【図１０】図９の次の工程断面図である。

【図１１】図１０の次の工程断面図である。

【図１２】この発明の第２の実施形態における半導体装
置の製造工程断面図である。

【図１３】図１２の次の工程断面図である。

【図１４】図１３の次の工程断面図である。

【図１５】図１４の次の工程断面図である。

【図１６】図１５の次の工程断面図である。

【図１７】図１６の次の工程断面図である。

【図１８】図１７の次の工程断面図である。

【図１９】図１８の次の工程断面図である。

【図２０】図１９の次の工程断面図である。

【図２１】図２０の次の工程断面図である。

【図２２】図２１の次の工程断面図である。

【図２３】図２２の次の工程断面図である。

【図２４】図２３の次の工程断面図である。

【図２５】従来の半導体装置の製造工程断面図である。

【図２６】図２５の次の工程断面図である。

【図２７】図２６の次の工程断面図である。

【図２８】図２７の次の工程断面図である。

【図２９】図２８の次の工程断面図である。

【図３０】図２９の次の工程断面図である。

【図３１】図３０の次の工程断面図である。

【図３２】図３１の次の工程断面図である。

【符号の説明】

１００ Ｐ型半導体基板 １０１ Ｎ型埋め込み層 １０２ Ｎ型エピタキシャル層 １０３ ディープトレンチ １０４ レジスト膜 １０５ シャロートレンチ １０６ 第１のシリコン酸化膜 １０７ 第１のポリシリコン膜 １０８ 第２のシリコン酸化膜 １０９ レジスト膜 １１０ 真性ベース層 １１１ 第３のシリコン酸化膜 １１２ レジスト膜 １１３ エミッタ開口窓 １１４ 第２のポリシリコン膜 １１５ サイドウォール １１６ レジスト膜 １１７ エミッタ層 １１８ 第５のシリコン酸化膜 １１９ Ａｌ配線 ２００ Ｐ型半導体基板 ２０１ Ｎ型埋め込み層 ２０２ Ｎ型エピタキシャル層 ２０３ ディープトレンチ ２０４ レジスト膜 ２０５ シャロートレンチ ２０６ 第１のシリコン酸化膜 ２０７ 第１のポリシリコン膜 ２０８ 第２のシリコン酸化膜 ２０９ レジスト膜 ２１０ 真性ベース層 ２１１ 第３のシリコン酸化膜 ２１２ レジスト膜 ２１３ エミッタ開口窓 ２１４ 第４のシリコン酸化膜 ２１５ 第２のポリシリコン膜からなるサイドウォー
ル ２１６ 第３のポリシリコン膜 ２１７ エミッタ取り出し電極 ２１８ レジスト膜 ２１９ エミッタ層 ２２０ 第５のシリコン酸化膜 ２２１ Ａｌ配線 ３００ Ｐ型半導体基板 ３０１ コレクタ領域 ３０２ 第１のシリコン酸化膜 ３０３ 第２のシリコン酸化膜 ３０４ レジスト膜 ３０５ 真性ベース層 ３０６ 第３のシリコン酸化膜 ３０７ レジスト膜 ３０８ Ｐ型の多結晶シリコン膜 ３０９ 第４のシリコン酸化膜 ３１０ レジスト膜 ３１１ 第５のシリコン酸化膜 ３１２ サイドウォール ３１３ Ｎ型の多結晶シリコン膜 ３１４ 第６のシリコン酸化膜 ３１５ 金属電極

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にバイポーラトランジスタ
   を搭載した半導体装置であって、前記バイポーラトラン
   ジスタは、前記半導体基板に設けた第１導電型のコレク
   タ層と、前記コレクタ層を取り囲むように設けたシャロ
   ートレンチと、前記シャロートレンチ内を覆うように設
   けた第１の絶縁膜と、前記第１の絶縁膜を設けた前記シ
   ャロートレンチ内に埋め込まれた第２導電型の半導体膜
   と、前記コレクタ層および前記半導体膜の上に設けた第
   ２導電型の真性ベース層と、前記真性ベース層の中央部
   に設けた第１導電型のエミッタ層と、前記エミッタ層上
   に設けたエミッタ取り出し電極と、前記エミッタ取り出
   し電極の側壁に設けた第２の絶縁膜からなるサイドウォ
   ールとを備え、前記真性ベース層のうち前記半導体膜と
   接続する周辺部と前記半導体膜とで外部ベース層が形成
   されることを特徴とする半導体装置。
2. 【請求項２】 半導体基板上にバイポーラトランジスタ
   を搭載した半導体装置であって、前記バイポーラトラン
   ジスタは、前記半導体基板に設けた第１導電型のコレク
   タ層と、前記コレクタ層を取り囲むように設けたシャロ
   ートレンチと、前記シャロートレンチ内を覆うように設
   けた第１の絶縁膜と、前記第１の絶縁膜を設けた前記シ
   ャロートレンチ内に埋め込まれた第２導電型の半導体膜
   と、前記コレクタ層および前記半導体膜の上に設けた第
   ２導電型の真性ベース層と、前記真性ベース層の中央部
   に設けた第１導電型のエミッタ層と、前記真性ベース層
   上であって前記エミッタ層の周囲部に設けた第２の絶縁
   膜と、前記エミッタ層および前記第２の絶縁膜の上に設
   けて逆凸形の断面形状を有するエミッタ取り出し電極と
   を備え、前記真性ベース層のうち前記半導体膜と接続す
   る周辺部と前記半導体膜とで外部ベース層が形成される
   ことを特徴とする半導体装置。
3. 【請求項３】 真性ベース層は、シリコン、シリコンと
   ゲルマニウムの合金、シリコンとゲルマニウムとカーボ
   ンの合金のいずれかの半導体層である請求項１または２
   記載の半導体装置。
4. 【請求項４】 半導体基板に第１の導電型のコレクタ層
   を形成する工程と、前記コレクタ層を取り囲むようにシ
   ャロートレンチを形成する工程と、前記シャロートレン
   チ内を覆うように第１の絶縁膜を設ける工程と、前記第
   １の絶縁膜を設けた前記シャロートレンチ内に第１の半
   導体膜を埋め込む工程と、エピタキシャル成長により前
   記半導体基板上に第２導電型の真性ベース層を形成する
   工程と、前記真性ベース層上に第２の絶縁膜を形成する
   工程と、前記コレクタ層上の前記第２の絶縁膜を除去し
   てエミッタ開口窓を形成する工程と、前記エミッタ開口
   窓内に第１導電型の第２の半導体膜を埋め込む工程と、
   前記第２の絶縁膜を除去する工程と、前記第２の半導体
   膜の側壁に第３の絶縁膜からなるサイドウォールを形成
   する工程と、前記第２の半導体膜および前記サイドウォ
   ールをマスクにして前記真性ベース層の周辺部に第２導
   電型不純物をイオン注入する工程とを含み、前記イオン
   注入する工程の後で前記半導体基板を熱処理する工程
   で、前記真性ベース層の中央部で前記第２の半導体膜と
   接する部位に第１導電型不純物が拡散してエミッタ層を
   形成するとともに、前記第１の半導体膜で前記真性ベー
   ス層の周辺部に接する部位に第２導電型不純物が拡散し
   て外部ベース層を形成することを特徴とする半導体装置
   の製造方法。
5. 【請求項５】 半導体基板に第１の導電型のコレクタ層
   を形成する工程と、前記コレクタ層を取り囲むようにシ
   ャロートレンチを形成する工程と、前記シャロートレン
   チ内を覆うように第１の絶縁膜を設ける工程と、前記第
   １の絶縁膜を設けた前記シャロートレンチ内に第１の半
   導体膜を埋め込む工程と、エピタキシャル成長により前
   記半導体基板上に第２導電型の真性ベース層を形成する
   工程と、前記真性ベース層上に第２の絶縁膜を形成する
   工程と、前記コレクタ層上の前記第２の絶縁膜を除去し
   てエミッタ開口窓を形成する工程と、前記エミッタ開口
   窓内を覆うように第３の絶縁膜を形成する工程と、前記
   エミッタ開口窓の側壁に第２の半導体膜からなるサイド
   ウォールを形成する工程と、前記サイドウォールをマス
   クにして前記第３の絶縁膜を除去する工程と、前記エミ
   ッタ開口窓内に第１導電型の第３の半導体膜を埋め込む
   工程と、前記第２の絶縁膜および前記サイドウォールに
   沿った第３の絶縁膜を除去する工程と、前記第２の半導
   体膜および前記第３の半導体膜をマスクにして前記真性
   ベース層の周辺部に第２導電型不純物をイオン注入する
   工程とを含み、前記イオン注入する工程の後で前記半導
   体基板を熱処理する工程で、前記真性ベース層の中央部
   で前記第３の半導体膜と接する部位に第１導電型不純物
   が拡散してエミッタ層を形成するとともに、前記第１の
   半導体膜で前記真性ベース層の周辺部に接する部位に第
   ２導電型不純物が拡散して外部ベース層を形成すること
   を特徴とする半導体装置の製造方法。
6. 【請求項６】 真性ベース層はシリコン、シリコンとゲ
   ルマニウムの合金、シリコンとゲルマニウムとカーボン
   の合金のいずれかの半導体層である請求項４または５記
   載の半導体装置の製造方法。