JP3131974B2 - 高電圧スパイラル抵抗器 - Google Patents
高電圧スパイラル抵抗器Info
- Publication number
- JP3131974B2 JP3131974B2 JP02095229A JP9522990A JP3131974B2 JP 3131974 B2 JP3131974 B2 JP 3131974B2 JP 02095229 A JP02095229 A JP 02095229A JP 9522990 A JP9522990 A JP 9522990A JP 3131974 B2 JP3131974 B2 JP 3131974B2
- Authority
- JP
- Japan
- Prior art keywords
- spiral
- region
- semiconductor substrate
- doping level
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体基板に集積化されたスパイラル形拡
散抵抗器に関し、高電圧を印加される半導体基板と低電
圧を印加される他端の一点に接続された先端を有するス
パイラル形拡散抵抗器に関するものである。
散抵抗器に関し、高電圧を印加される半導体基板と低電
圧を印加される他端の一点に接続された先端を有するス
パイラル形拡散抵抗器に関するものである。
（従来の技術） 従来、スパイラル抵抗器は、米国特許4792840号明細
書に記載されている。
書に記載されている。
この抵抗器は、スパイラルの第１の先端と結合された
第１の端子と、半導体基板の第２の表面上の第２の端子
からなり、第１の導電型の半導体基板の第１の表面上に
形成され、一定のドーピングレベルを有し、第２の導電
型のスパイラル形領域によって構成されている。また、
スパイラルの第２の先端は半導体基板として同一の導電
型のオーバードープ領域に接続されている。
第１の端子と、半導体基板の第２の表面上の第２の端子
からなり、第１の導電型の半導体基板の第１の表面上に
形成され、一定のドーピングレベルを有し、第２の導電
型のスパイラル形領域によって構成されている。また、
スパイラルの第２の先端は半導体基板として同一の導電
型のオーバードープ領域に接続されている。
そのような抵抗器は、上述した米国特許により詳細に
記載されているとおり、スパイラルの中心か、外側のス
パイラル先端かに、半導体基板の裏面を接続することに
よって形成することができることは公知である。第２の
方法は、そのスパイラルがさらに周辺のガードリングと
して半導体チップを囲んでいるスパイラルの場合に好適
に選択される。
記載されているとおり、スパイラルの中心か、外側のス
パイラル先端かに、半導体基板の裏面を接続することに
よって形成することができることは公知である。第２の
方法は、そのスパイラルがさらに周辺のガードリングと
して半導体チップを囲んでいるスパイラルの場合に好適
に選択される。
（発明が解決しようとする課題） しかしながら、上述の米国特許で述べたようなスパイ
ラル抵抗器の実現は、降伏電圧および抵抗値の調整につ
いて特に困難である。
ラル抵抗器の実現は、降伏電圧および抵抗値の調整につ
いて特に困難である。
実際、スパイラルターンの数と各ターン間の距離は、
半導体基板とスパイラルのドーピング値を考慮して、基
板の前面と裏面間に適用される電圧の最大差分値に基づ
いて静電気学的要求の関数として選択されなければなら
ない。しかし、中心位置の回りに巻かれたスパイラルか
ら成り上述の米国特許の第２図に示されているようなス
パイラルを考察したとき、スパイラルの最終ターンの長
さは先のターン、特に内側のターン長さより大きいこと
が分かる。したがって、その最終ターンでの電圧降下は
他の各ターンでの電圧降下よりも高い。結果として、す
き間なく巻いたスパイラルにとって、種々のドーピング
レベルの決められた値に対する与えられた降伏電圧を越
えることは不可能である。
半導体基板とスパイラルのドーピング値を考慮して、基
板の前面と裏面間に適用される電圧の最大差分値に基づ
いて静電気学的要求の関数として選択されなければなら
ない。しかし、中心位置の回りに巻かれたスパイラルか
ら成り上述の米国特許の第２図に示されているようなス
パイラルを考察したとき、スパイラルの最終ターンの長
さは先のターン、特に内側のターン長さより大きいこと
が分かる。したがって、その最終ターンでの電圧降下は
他の各ターンでの電圧降下よりも高い。結果として、す
き間なく巻いたスパイラルにとって、種々のドーピング
レベルの決められた値に対する与えられた降伏電圧を越
えることは不可能である。
さらに、上述の米国特許において、スパイラル抵抗器
は他の素子と特にパワーバイポーラトランジスタまたは
パワーMOSトランジスタとから成る集積回路の部品とし
て形成されている。低コストのスパイラルの形状を得た
いならば、それは同一の集積回路ウェハー上に置かれる
回路として同一の製造段階のうちに形成されなければな
らない。すなわち、そのスパイラルのドーピングレベル
は参照するように、集積回路の製造段階をすでに提供し
ているドーピングレベルの間で選択される。例えば、あ
る集積回路において、半導体基板の対向する導電型によ
って基板にドーピングするためのステップは、いわゆる
低ドーピングレベルと高ドーピングレベルの２つのステ
ップだけである。スパイラルを設けるためのターン数は
耐電圧に関係する静電気学的パラメータに左右される。
それゆえ、予め決められた抵抗を得るために、単一長、
すなわちスパイラルの区分またはドーピングレベルによ
って抵抗率を調整することが可能である。これは追加の
製造段階が必要なので、スパイラルによって用いられた
ドーピングレベルまたは拡散層の深さに影響するので経
済的でない。また、これは大変大きくなり、スパイラル
の幅に影響するので、不便である。
は他の素子と特にパワーバイポーラトランジスタまたは
パワーMOSトランジスタとから成る集積回路の部品とし
て形成されている。低コストのスパイラルの形状を得た
いならば、それは同一の集積回路ウェハー上に置かれる
回路として同一の製造段階のうちに形成されなければな
らない。すなわち、そのスパイラルのドーピングレベル
は参照するように、集積回路の製造段階をすでに提供し
ているドーピングレベルの間で選択される。例えば、あ
る集積回路において、半導体基板の対向する導電型によ
って基板にドーピングするためのステップは、いわゆる
低ドーピングレベルと高ドーピングレベルの２つのステ
ップだけである。スパイラルを設けるためのターン数は
耐電圧に関係する静電気学的パラメータに左右される。
それゆえ、予め決められた抵抗を得るために、単一長、
すなわちスパイラルの区分またはドーピングレベルによ
って抵抗率を調整することが可能である。これは追加の
製造段階が必要なので、スパイラルによって用いられた
ドーピングレベルまたは拡散層の深さに影響するので経
済的でない。また、これは大変大きくなり、スパイラル
の幅に影響するので、不便である。
したがって、本発明の目的は、上述の２つの欠点を解
決し、上述のタイプ（型）の改良した高電圧スパイラル
抵抗器を提供することにある。すなわち、本発明の目的
は、集積回路に関して製造ステップ数を増加することな
く、スパイラル抵抗器の最大降伏電圧を増大することを
可能とし、予め決められた値を有するスパイラル抵抗器
を形成することを可能とすることにある。
決し、上述のタイプ（型）の改良した高電圧スパイラル
抵抗器を提供することにある。すなわち、本発明の目的
は、集積回路に関して製造ステップ数を増加することな
く、スパイラル抵抗器の最大降伏電圧を増大することを
可能とし、予め決められた値を有するスパイラル抵抗器
を形成することを可能とすることにある。
（課題を解決するための手段および作用） 上記目的を達成するため、本発明の高電圧スパイラル
抵抗器は、第１の導電型の半導体基板（１）の第１の面
上に形成され、所定のドーピングレベルを有する第２の
導電型のスパイラル領域（４）を有するスパイラル抵抗
器において、前記第１の面上に前記スパイラル領域
（４）の第１の先端に接続された第１の端子と、前記半
導体基板（１）と同一の導電型のオーバードープ領域を
通して、前記半導体基板（１）の第２の表面に電気的に
接続された第２の端子とを有し、前記スパイラル領域
（４）内の所定の位置に、前記スパイラル領域の他の場
所よりも高い導電性を有する領域（11,12）を部分的に
形成したことに特徴がある。
抵抗器は、第１の導電型の半導体基板（１）の第１の面
上に形成され、所定のドーピングレベルを有する第２の
導電型のスパイラル領域（４）を有するスパイラル抵抗
器において、前記第１の面上に前記スパイラル領域
（４）の第１の先端に接続された第１の端子と、前記半
導体基板（１）と同一の導電型のオーバードープ領域を
通して、前記半導体基板（１）の第２の表面に電気的に
接続された第２の端子とを有し、前記スパイラル領域
（４）内の所定の位置に、前記スパイラル領域の他の場
所よりも高い導電性を有する領域（11,12）を部分的に
形成したことに特徴がある。
また、前記高電圧スパイラル抵抗器において、前記の
より高い導電性を有する領域（11,12）は、所定のドー
ピングレベルより高いドーピングレベルを有する第２の
導電型から成ることや、前記のより高い導電性を有する
領域（11,12）の表面積または濃度は、各スパイラルタ
ーンの抵抗が他のスパイラルターンの抵抗と同一となる
ように選択されることに特徴がある。
より高い導電性を有する領域（11,12）は、所定のドー
ピングレベルより高いドーピングレベルを有する第２の
導電型から成ることや、前記のより高い導電性を有する
領域（11,12）の表面積または濃度は、各スパイラルタ
ーンの抵抗が他のスパイラルターンの抵抗と同一となる
ように選択されることに特徴がある。
さらに、前記高電圧スパイラル抵抗器において、前記
のより高い導電性を有する領域に相当するドーピングレ
ベルと前記所定のドーピングレベルは、通常前記半導体
基板（１）に形成された全回路で実施された処理ステッ
プから生じたドーピングレベルに対応することに特徴が
ある。
のより高い導電性を有する領域に相当するドーピングレ
ベルと前記所定のドーピングレベルは、通常前記半導体
基板（１）に形成された全回路で実施された処理ステッ
プから生じたドーピングレベルに対応することに特徴が
ある。
（実施例） 以下、本発明の実施例を、図面により詳細に説明す
る。
る。
第１図は本発明の実施例を示す高電圧スパイラル抵抗
器の上面図であり、第２図は第１図の線II−IIの部分断
面図である。
器の上面図であり、第２図は第１図の線II−IIの部分断
面図である。
第１図および第１図の線II−IIに相当する部分断面図
である第２図に示すように、本発明は第一の導電型（例
えば、Ｎ型）の基板１と、金属膜３でコーティングされ
Ｎ型のオーバードープ層（N+型層）２から成る裏面とか
ら構成されたスパイラル抵抗器を提供する。そのスパイ
ラル抵抗器は第１の先端領域５と第２の先端領域６とか
ら成るスパイラル状に巻かれた反対の型の拡散領域、す
なわち、スパイラル領域４（ここでは、Ｐ型）によって
構成されている。その一方の先端領域の部分、ここでは
内端領域６はオーバードーピングされており、金属膜８
を通して基板のＮ型オーバードープ領域７（N+型層）と
接続されている。このようにして、そのスパイラル（う
ず巻き）の端領域は裏面の金属膜３と導通している。引
き続いて外端領域５は直接か、P+型周辺領域９を通して
のどちらかにより基板の前面上の端子（図示せず）に接
続されている。
である第２図に示すように、本発明は第一の導電型（例
えば、Ｎ型）の基板１と、金属膜３でコーティングされ
Ｎ型のオーバードープ層（N+型層）２から成る裏面とか
ら構成されたスパイラル抵抗器を提供する。そのスパイ
ラル抵抗器は第１の先端領域５と第２の先端領域６とか
ら成るスパイラル状に巻かれた反対の型の拡散領域、す
なわち、スパイラル領域４（ここでは、Ｐ型）によって
構成されている。その一方の先端領域の部分、ここでは
内端領域６はオーバードーピングされており、金属膜８
を通して基板のＮ型オーバードープ領域７（N+型層）と
接続されている。このようにして、そのスパイラル（う
ず巻き）の端領域は裏面の金属膜３と導通している。引
き続いて外端領域５は直接か、P+型周辺領域９を通して
のどちらかにより基板の前面上の端子（図示せず）に接
続されている。
上述は、米国特許4792840号明細書に開示された技術
の状態に相当する。
の状態に相当する。
この発明によって改善された点は、スパイラルの抵抗
率を調整することにある。第１図および第２図に示され
た実施例では、P+型領域11は各スパイラル状のターン上
の定位置に配置されている。例えば、大体同じ抵抗を全
てのスパイラルターンが持つことが望まれる時は、より
細長いP+型領域11が中央ターンよりもむしろ周辺ターン
に置かれる。
率を調整することにある。第１図および第２図に示され
た実施例では、P+型領域11は各スパイラル状のターン上
の定位置に配置されている。例えば、大体同じ抵抗を全
てのスパイラルターンが持つことが望まれる時は、より
細長いP+型領域11が中央ターンよりもむしろ周辺ターン
に置かれる。
第１図の実施例において、P+型領域11はスパイラルタ
ーンの1/4毎に決まった長さで配置されている。他の実
施例において、例えば第３図に示されたように、スパイ
ラル領域４の各ターンに沿って不均一濃度にならないよ
うに（ドーピング濃度が不均一にならないように）同一
形状を有する、それぞれ同一のP+型領域12を備えること
が可能である。
ーンの1/4毎に決まった長さで配置されている。他の実
施例において、例えば第３図に示されたように、スパイ
ラル領域４の各ターンに沿って不均一濃度にならないよ
うに（ドーピング濃度が不均一にならないように）同一
形状を有する、それぞれ同一のP+型領域12を備えること
が可能である。
この発明を用いて、全スパイラルターンが同一の抵抗
値を持つことができる。このようにして、スパイラル領
域４の端子間に加えられる電圧は、数100Vに近いまたは
1000Vを越えた値に達する。その後、各ターン間は、同
一の電圧降下の状態となる。ところが、抵抗値の変化が
ない場合には、最終ターンと最終から２番目のターンと
の２つの隣接位置間の電圧降下は最初のターンと２番目
のターンとの２つの隣接位置間の電圧降下よりも高い状
態となる。
値を持つことができる。このようにして、スパイラル領
域４の端子間に加えられる電圧は、数100Vに近いまたは
1000Vを越えた値に達する。その後、各ターン間は、同
一の電圧降下の状態となる。ところが、抵抗値の変化が
ない場合には、最終ターンと最終から２番目のターンと
の２つの隣接位置間の電圧降下は最初のターンと２番目
のターンとの２つの隣接位置間の電圧降下よりも高い状
態となる。
この発明のもう１つの利点によって、降伏電圧条件は
スパイラルを有することが必須条件でないときでさえ、
各ターンは大体同じ抵抗を有している。この発明は全て
のスパイラルに関して選択された抵抗値を得ることを可
能とする。
スパイラルを有することが必須条件でないときでさえ、
各ターンは大体同じ抵抗を有している。この発明は全て
のスパイラルに関して選択された抵抗値を得ることを可
能とする。
予め決められたターン数を有するスパイラル領域につ
いて考察すると、そのスパイラル領域は一定の導電型の
拡散と他の製造段階で使用されたドーピングレベルに相
当するドーピングレベルによって形成される。例えば、
相補形MOSトランジるタ対のMOSトランジスタの１つで形
成されたる戸（well）である。そのオーバードープ領域
はオーバードープ接触領域に相当する。このように、こ
の発明によるスパイラル領域の構成は、全集積回路を製
造するのに使用された通常のステップと比較して他の製
造段階を加える必要がない。もちろん、この発明は多数
の変形が可能である。
いて考察すると、そのスパイラル領域は一定の導電型の
拡散と他の製造段階で使用されたドーピングレベルに相
当するドーピングレベルによって形成される。例えば、
相補形MOSトランジるタ対のMOSトランジスタの１つで形
成されたる戸（well）である。そのオーバードープ領域
はオーバードープ接触領域に相当する。このように、こ
の発明によるスパイラル領域の構成は、全集積回路を製
造するのに使用された通常のステップと比較して他の製
造段階を加える必要がない。もちろん、この発明は多数
の変形が可能である。
本発明の主特徴は他の製造段階（ステップ）に相当す
るプロセスによって得られた増大した導電性領域を使用
することにより、各スパイラルターンの抵抗を調整する
ことである。例えば、アルミニウム層の一部分または他
の最終金属化ステップに対応してアルミニウムを短絡す
ることが可能である。しかしながら、この実施は、明確
に定義されていない低ドープ領域とアルミニウム層間の
インタフェースの電気的特徴である定められた抵抗値を
得ることを困難にする。しかし、上述のオーバードープ
領域11,12の表面にアルミニウム層を置くことで定めら
れた抵抗値を得ることが可能となる。
るプロセスによって得られた増大した導電性領域を使用
することにより、各スパイラルターンの抵抗を調整する
ことである。例えば、アルミニウム層の一部分または他
の最終金属化ステップに対応してアルミニウムを短絡す
ることが可能である。しかしながら、この実施は、明確
に定義されていない低ドープ領域とアルミニウム層間の
インタフェースの電気的特徴である定められた抵抗値を
得ることを困難にする。しかし、上述のオーバードープ
領域11,12の表面にアルミニウム層を置くことで定めら
れた抵抗値を得ることが可能となる。
（発明の効果） 以上説明したように、本発明によれば、集積回路に関
して製造ステップ数を増加することなく、スパイラル抵
抗器の最大降伏電圧を増大することが可能になり、予め
決められた値を有するスパイラル抵抗器を形成すること
が可能となる。
して製造ステップ数を増加することなく、スパイラル抵
抗器の最大降伏電圧を増大することが可能になり、予め
決められた値を有するスパイラル抵抗器を形成すること
が可能となる。
第１図は本発明の実施例を示すスパイラル抵抗器の上面
図、 第２図は第１図の線II−IIの部分断面図、 第３図は本発明の実施例におけるスパイラル抵抗器の部
分上面図である。 １……半導体基板、 ２……Ｎ型オーバードープ層（N+型層）、 ３……金属膜、４……スパイラル領域、 ５……第１の先端領域、６……第２の先端領域、 ７……Ｎ型オーバードープ領域、 ８……金属膜、９……P+型周辺領域、 11……Ｐ型領域、12……P+型領域。
図、 第２図は第１図の線II−IIの部分断面図、 第３図は本発明の実施例におけるスパイラル抵抗器の部
分上面図である。 １……半導体基板、 ２……Ｎ型オーバードープ層（N+型層）、 ３……金属膜、４……スパイラル領域、 ５……第１の先端領域、６……第２の先端領域、 ７……Ｎ型オーバードープ領域、 ８……金属膜、９……P+型周辺領域、 11……Ｐ型領域、12……P+型領域。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822
Claims (4)
- 【請求項１】第１の導電型の半導体基板（１）の第１の
面上に形成され、所定のドーピングレベルを有する第２
の導電型のスパイラル領域（４）を有するスパイラル抵
抗器において、 前記第１の面上に前記スパイラル領域（４）の第１の先
端に接続された第１の端子と、 前記半導体基板（１）と同一の導電型のオーバードープ
領域を通して、前記半導体基板（１）の第２の表面に電
気的に接続された第２の端子とを有し、 前記スパイラル領域（４）内の所定の位置に、前記スパ
イラル領域の他の場所よりも高い導電性を有する領域
（11,12）を部分的に形成したことを特徴とする高電圧
スパイラル抵抗器。 - 【請求項２】前記のより高い導電性を有する領域（11,1
2）は、所定のドーピングレベルより高いドーピングレ
ベルを有する第２の導電型から成ることを特徴とする請
求項１記載の高電圧スパイラル抵抗器。 - 【請求項３】前記のより高い導電性を有する領域（11,1
2）の表面積または濃度は、各スパイラルターンの抵抗
が他のスパイラルターンの抵抗と同一となるように選択
されることを特徴とする請求項１記載の高電圧スパイラ
ル抵抗器。 - 【請求項４】前記のより高い導電性を有する領域（11,1
2）に相当するドーピングレベルと前記所定のドーピン
グレベルは、通常前記半導体基板（１）に形成された全
回路で実施された処理ステップから生じたドーピングレ
ベルに対応することを特徴とする請求項２記載の高電圧
スパイラル抵抗器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8905280A FR2646019B1 (fr) | 1989-04-14 | 1989-04-14 | Resistance spirale haute tension |
| FR8905280 | 1989-04-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02296363A JPH02296363A (ja) | 1990-12-06 |
| JP3131974B2 true JP3131974B2 (ja) | 2001-02-05 |
Family
ID=9380957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02095229A Expired - Lifetime JP3131974B2 (ja) | 1989-04-14 | 1990-04-12 | 高電圧スパイラル抵抗器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5053743A (ja) |
| EP (1) | EP0392944B1 (ja) |
| JP (1) | JP3131974B2 (ja) |
| KR (1) | KR900017197A (ja) |
| DE (1) | DE69000150T2 (ja) |
| FR (1) | FR2646019B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5312442A (en) * | 1992-05-05 | 1994-05-17 | Cardiac Pacemakers, Inc. | Energy dissipation resistor for implantable defibrillation circuitry |
| DE69224827T2 (de) * | 1992-05-28 | 1998-09-10 | Cons Ric Microelettronica | Auf einem Halbleitersubstrat integrierter Spiralwiderstand |
| FR2693035B1 (fr) * | 1992-06-30 | 1994-09-30 | Sgs Thomson Microelectronics | Diode de protection pour composant semiconducteur vertical. |
| US6222247B1 (en) * | 1999-12-02 | 2001-04-24 | United Microelectronics Corp. | Semiconductor resistor that can be withstand high voltages |
| US6452477B1 (en) * | 2000-09-06 | 2002-09-17 | Marconi Medical Systems, Inc. | High voltage low inductance circuit protection resistor |
| AT414181B (de) * | 2001-01-04 | 2006-10-15 | Lem Norma Gmbh | Elektrischer widerstand für die messung insbesondere hochfrequenter wechselströme |
| EP1258891A2 (en) * | 2001-05-17 | 2002-11-20 | Shipley Co. L.L.C. | Resistors |
| AU2002241256A1 (en) * | 2002-02-28 | 2003-09-09 | Stmicroelectronics S.R.L. | Bipolar transistor structure |
| US7955943B2 (en) * | 2005-01-25 | 2011-06-07 | Semiconductor Components Industries, Llc | High voltage sensor device and method therefor |
| US7306999B2 (en) * | 2005-01-25 | 2007-12-11 | Semiconductor Components Industries, L.L.C. | High voltage sensor device and method therefor |
| US7956418B2 (en) * | 2007-05-29 | 2011-06-07 | Mediatek Inc. | ESD protection devices |
| US9383452B2 (en) | 2011-10-25 | 2016-07-05 | Brookhaven Science Associates, Llc | Spiral biasing adaptor for use in Si drift detectors and Si drift detector arrays |
| US8786397B1 (en) * | 2013-02-07 | 2014-07-22 | Excelliance Mos Corporation | Electric field resistor |
| JP6649102B2 (ja) * | 2016-02-05 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US11152454B2 (en) * | 2019-02-19 | 2021-10-19 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device having a resistor and structure therefor |
| CN111463283B (zh) * | 2020-03-30 | 2023-09-26 | 南京华瑞微集成电路有限公司 | 集成启动管、采样管和二极管的dmos结构及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2775673A (en) * | 1954-05-26 | 1956-12-25 | Frank G Johnson | Resistor |
| US3955169A (en) * | 1974-11-08 | 1976-05-04 | The United States Of America As Represented By The Secretary Of The Air Force | High power resistor |
| US4139833A (en) * | 1976-11-22 | 1979-02-13 | Gould Inc. | Resistance temperature sensor |
| JPS6097659A (ja) * | 1983-11-01 | 1985-05-31 | Matsushita Electronics Corp | 半導体集積回路 |
| EP0240690B1 (de) * | 1986-03-05 | 1991-04-10 | Siemens Aktiengesellschaft | Thyristor mit einstellbarem Basis-Emitter-Widerstand |
| FR2596922B1 (fr) * | 1986-04-04 | 1988-05-20 | Thomson Csf | Resistance integree sur un substrat semi-conducteur |
-
1989
- 1989-04-14 FR FR8905280A patent/FR2646019B1/fr not_active Expired - Lifetime
-
1990
- 1990-04-06 KR KR1019900004763A patent/KR900017197A/ko not_active Application Discontinuation
- 1990-04-11 DE DE9090420181T patent/DE69000150T2/de not_active Expired - Fee Related
- 1990-04-11 EP EP90420181A patent/EP0392944B1/fr not_active Expired - Lifetime
- 1990-04-12 JP JP02095229A patent/JP3131974B2/ja not_active Expired - Lifetime
- 1990-04-13 US US07/508,614 patent/US5053743A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2646019A1 (fr) | 1990-10-19 |
| KR900017197A (ko) | 1990-11-15 |
| US5053743A (en) | 1991-10-01 |
| DE69000150T2 (de) | 1993-02-11 |
| JPH02296363A (ja) | 1990-12-06 |
| EP0392944A1 (fr) | 1990-10-17 |
| EP0392944B1 (fr) | 1992-06-17 |
| FR2646019B1 (fr) | 1991-07-19 |
| DE69000150D1 (de) | 1992-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3131974B2 (ja) | 高電圧スパイラル抵抗器 | |
| JP3280383B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| US5139959A (en) | Method for forming bipolar transistor input protection | |
| TW405229B (en) | Reliable diffusion resistor and diffusion capacitor | |
| JPH10506231A (ja) | 集積ｒｃ回路網とショットキーダイオードを有する半導体デバイス | |
| US5567977A (en) | Precision integrated resistor | |
| US3593068A (en) | Bus bar transistor and method of making same | |
| US6104277A (en) | Polysilicon defined diffused resistor | |
| US5691555A (en) | Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices | |
| US5801065A (en) | Structure and fabrication of semiconductor device having merged resistive/capacitive plate and/or surface layer that provides ESD protection | |
| JPH10505461A (ja) | 高い値のゲートリーク抵抗 | |
| JPH02228063A (ja) | 高周波集積回路チヤンネル・キヤパシタ | |
| EP0343879B1 (en) | Bipolar transistor and method of making the same | |
| US6815798B2 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| EP0592157A2 (en) | Integrated thin film approach to achieve high ballast levels for overlay structures | |
| US5831317A (en) | Semiconductor device and manufacture thereof | |
| JPS59143358A (ja) | 半導体薄膜抵抗素子 | |
| JPS6048906B2 (ja) | 集積回路装置用保護回路 | |
| JPS6112691Y2 (ja) | ||
| JP3157187B2 (ja) | 半導体集積回路 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JP2982435B2 (ja) | 抵抗器 | |
| JP2710356B2 (ja) | 半導体装置 | |
| JPH09260588A (ja) | 半導体装置 | |
| JPH10275872A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |