JPH02296363A - 高電圧スパイラル抵抗器 - Google Patents
高電圧スパイラル抵抗器Info
- Publication number
- JPH02296363A JPH02296363A JP2095229A JP9522990A JPH02296363A JP H02296363 A JPH02296363 A JP H02296363A JP 2095229 A JP2095229 A JP 2095229A JP 9522990 A JP9522990 A JP 9522990A JP H02296363 A JPH02296363 A JP H02296363A
- Authority
- JP
- Japan
- Prior art keywords
- spiral
- region
- resistor
- doping level
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体基板に集積化されたスパイラル形拡散
抵抗器に関し、高電圧を印加される半導体基板と低電圧
を印加される他端の一点に接続された先端を有するスパ
イラル形拡散抵抗器に関するものである。
抵抗器に関し、高電圧を印加される半導体基板と低電圧
を印加される他端の一点に接続された先端を有するスパ
イラル形拡散抵抗器に関するものである。
（従来の技術）
従来、スパイラル抵抗器は、米国特許４７９２８４０号
明細書に記載されている。
明細書に記載されている。
この抵抗器は、スパイラルの第１の先端と結合された第
１の端子と、半導体基板の第２の表面上の第２の端子か
らなり、第１の導電型の半導体基板の第１の表面上に形
成され、一定のドーピングレベルを有し、第２の導電型
のスパイラル形領域によって構成されている。また、ス
パイラルの第２の先端は半導体基板どして同一の導電型
のオーバードープ領域に接続されている。
１の端子と、半導体基板の第２の表面上の第２の端子か
らなり、第１の導電型の半導体基板の第１の表面上に形
成され、一定のドーピングレベルを有し、第２の導電型
のスパイラル形領域によって構成されている。また、ス
パイラルの第２の先端は半導体基板どして同一の導電型
のオーバードープ領域に接続されている。
そのような抵抗器は、上述した米国特許により詳細に記
載されているとおり、スパイラルの中心か、外側のスパ
イラル先端かに、半導体基板の裏面を接続することによ
って形成することができることは公知である。第２の方
法は、そのスパイラルがさらに周辺のガードリングとし
て半導体チップを囲んでいるスパイラルの場合に好適に
選択される。
載されているとおり、スパイラルの中心か、外側のスパ
イラル先端かに、半導体基板の裏面を接続することによ
って形成することができることは公知である。第２の方
法は、そのスパイラルがさらに周辺のガードリングとし
て半導体チップを囲んでいるスパイラルの場合に好適に
選択される。
（発明が解決しようとする課題）
しかしながら、上述の米国特許で述べたようなスパイラ
ル抵抗器の実現は、降伏電圧および抵抗値の調整につい
て特に困難である。
ル抵抗器の実現は、降伏電圧および抵抗値の調整につい
て特に困難である。
実際、スパイラルターンの数と各ターン間の距離は、半
導体基板とスパイラルのドーピング値を考慮して、基板
の前面と裏面間に適用される電圧の最大差分値に基づい
て静電気学的要求の関数として選択されなければならな
い。しかし、中心位置の回りに巻かれたスパイラルから
成り上述の米国特許の第２図に示されているようなスパ
イラルを考察したとき、スパイラルの最終ターンの長さ
は先のターン、特に内側のターン長さより大きいことが
分かる。したがって、その最終ターンでの電圧降下は他
の各ターンでの電圧降下よりも高い。結果として、すき
間なく巻いたスパイラルにとって、種々のドーピングレ
ベルの決められた値に対する与えられた降伏電圧を越え
ることは不可能である。
導体基板とスパイラルのドーピング値を考慮して、基板
の前面と裏面間に適用される電圧の最大差分値に基づい
て静電気学的要求の関数として選択されなければならな
い。しかし、中心位置の回りに巻かれたスパイラルから
成り上述の米国特許の第２図に示されているようなスパ
イラルを考察したとき、スパイラルの最終ターンの長さ
は先のターン、特に内側のターン長さより大きいことが
分かる。したがって、その最終ターンでの電圧降下は他
の各ターンでの電圧降下よりも高い。結果として、すき
間なく巻いたスパイラルにとって、種々のドーピングレ
ベルの決められた値に対する与えられた降伏電圧を越え
ることは不可能である。
さらに、上述の米国特許において、スパイラル抵抗器は
他の素子と特にパワーバイポーラトランジスタまたはパ
ワーＭＯＳｌ−ランラスタとがら成る集積回路の部品と
して形成されている。低コストのスパイラルの形状を得
たいならば、それは同一の集積回路ウェハー上に置かれ
る回路として同一の製造段階のうちに形成されなければ
ならない。すなわち、そのスパイラルのドーピングレベ
ルは参照するように、集積回路の製造段階をすでに提供
しているドーピングレベルの間で選択される。例えば、
ある集積回路において、半導体基板の対向する導電型に
よって基板にドーピングするためのステップは、いわゆ
る低ドーピングレベルと高ドーピングレベルの２つのス
テップだけである。スパイラルを設けるためのターン数
は耐電圧に関係する静電気学的パラメータに左右される
。
他の素子と特にパワーバイポーラトランジスタまたはパ
ワーＭＯＳｌ−ランラスタとがら成る集積回路の部品と
して形成されている。低コストのスパイラルの形状を得
たいならば、それは同一の集積回路ウェハー上に置かれ
る回路として同一の製造段階のうちに形成されなければ
ならない。すなわち、そのスパイラルのドーピングレベ
ルは参照するように、集積回路の製造段階をすでに提供
しているドーピングレベルの間で選択される。例えば、
ある集積回路において、半導体基板の対向する導電型に
よって基板にドーピングするためのステップは、いわゆ
る低ドーピングレベルと高ドーピングレベルの２つのス
テップだけである。スパイラルを設けるためのターン数
は耐電圧に関係する静電気学的パラメータに左右される
。
それゆえ、予め決められた抵抗を得るために、単−長、
すなわちスパイラルの区分またはドーピングレベルによ
って抵抗率を調整することが可能である。これば追加の
製造段階が必要なので、スパイラルによって用いられた
ドーピングレベルまたは拡散層の深さに影響するので経
済的でない。また、これは大変大きくなり、スパイラル
の幅に影響するので、不便である。
すなわちスパイラルの区分またはドーピングレベルによ
って抵抗率を調整することが可能である。これば追加の
製造段階が必要なので、スパイラルによって用いられた
ドーピングレベルまたは拡散層の深さに影響するので経
済的でない。また、これは大変大きくなり、スパイラル
の幅に影響するので、不便である。
したがって、本発明の目的は、上述の２つの欠点を解決
し、上述のクイズ（型）の改良した高電圧スパイラル抵
抗器を提供することにある。すなわち、本発明の目的は
、集積回路に関して製造ステップ数を増加することなく
、スパイラル抵抗器の最大降伏電圧を増大することを可
能とし、予め決められた値を有するスパイラル抵抗器を
形成することを可能とすることにある。
し、上述のクイズ（型）の改良した高電圧スパイラル抵
抗器を提供することにある。すなわち、本発明の目的は
、集積回路に関して製造ステップ数を増加することなく
、スパイラル抵抗器の最大降伏電圧を増大することを可
能とし、予め決められた値を有するスパイラル抵抗器を
形成することを可能とすることにある。
（課題を解決するための手段および作用）上記目的を達
成するため、本発明の高電圧スパイラル抵抗器は、第１
の導電型の半導体基板（１）の第１の面上に形成され、
所定のドーピングレベルを有する第２の導電型のスパイ
ラル領域（４）によって構成されたスパイラル抵抗器に
おいて、前記第１の面上に前記スパイラル領域（４）の
第１の先端に接続された第１の端子と、前記半導体基板
（１）と同一の導電型のオーバードープ領域を通して、
前記半導体基板（１）の第２の表面に電気的に接続され
た第２の端子とを有し、前記スパイラル領域（４）内の
所定の位置に、より多くの導電性領域（１１，，１，２
）を形成したことに特徴がある。
成するため、本発明の高電圧スパイラル抵抗器は、第１
の導電型の半導体基板（１）の第１の面上に形成され、
所定のドーピングレベルを有する第２の導電型のスパイ
ラル領域（４）によって構成されたスパイラル抵抗器に
おいて、前記第１の面上に前記スパイラル領域（４）の
第１の先端に接続された第１の端子と、前記半導体基板
（１）と同一の導電型のオーバードープ領域を通して、
前記半導体基板（１）の第２の表面に電気的に接続され
た第２の端子とを有し、前記スパイラル領域（４）内の
所定の位置に、より多くの導電性領域（１１，，１，２
）を形成したことに特徴がある。
また、前記高電圧スパイラル抵抗器において、前記より
多くの導電性領域（１１，１２１は、所定のドーピング
レベルより高いドーピングレベルを有する第２の導電型
から成ることや、前記より多くの導電性領域（１１，１
２）の表面または濃度は、各スパイラルターンの抵抗が
他のスパイラルターンの抵抗と同一となるように選択さ
れることに特徴がある。
多くの導電性領域（１１，１２１は、所定のドーピング
レベルより高いドーピングレベルを有する第２の導電型
から成ることや、前記より多くの導電性領域（１１，１
２）の表面または濃度は、各スパイラルターンの抵抗が
他のスパイラルターンの抵抗と同一となるように選択さ
れることに特徴がある。
さらに、前記高電圧スパイラル抵抗器において、前記よ
り多くの導電性領域に相当するドーピングレベルと前記
所定のドーピングレベルは、通常前記半導体基板（１）
に形成された全回路で実施された処理ステップから生じ
たドーピングレベルに対応することに特徴がある。
り多くの導電性領域に相当するドーピングレベルと前記
所定のドーピングレベルは、通常前記半導体基板（１）
に形成された全回路で実施された処理ステップから生じ
たドーピングレベルに対応することに特徴がある。
（実施例）
以下、本発明の実施例を、図面により詳細に説明する。
第１図は本発明の実施例を示す高電圧スパイラル抵抗器
の上面図であり、第２図は第１図の線ＩＩ −ＩＩの部
分断面図である。
の上面図であり、第２図は第１図の線ＩＩ −ＩＩの部
分断面図である。
第１図および第１図の線ＩＩ −ＩＩに相当する部分断
面図である第２図に示すように、本発明は第一の導電型
（例えば、Ｎ型）の基板１と、金属膜３でコーティング
されＮ型のオーバードープ層（Ｎ”型層）２から成る裏
面とから構成されたスパイラル抵抗器を提供する。その
スパイラル抵抗器は第１の先端領域５と第２の先端領域
６とから成るスパイラル状に巻かれた反対の型の拡散領
域、すなわち、スパイラル領域４（ここでは、Ｐ型）に
よって構成されている。その一方の先端領域の部分、こ
こでは内端領域６はオーバードーピングされており、金
属膜８を通して基板のＮ型オーバードープ領域７ （Ｎ
＋型層）と接続されている。このようにして、そのスパ
イラル（うす巻き）の端領域は裏面の金属膜３と導通し
ている。
面図である第２図に示すように、本発明は第一の導電型
（例えば、Ｎ型）の基板１と、金属膜３でコーティング
されＮ型のオーバードープ層（Ｎ”型層）２から成る裏
面とから構成されたスパイラル抵抗器を提供する。その
スパイラル抵抗器は第１の先端領域５と第２の先端領域
６とから成るスパイラル状に巻かれた反対の型の拡散領
域、すなわち、スパイラル領域４（ここでは、Ｐ型）に
よって構成されている。その一方の先端領域の部分、こ
こでは内端領域６はオーバードーピングされており、金
属膜８を通して基板のＮ型オーバードープ領域７ （Ｎ
＋型層）と接続されている。このようにして、そのスパ
イラル（うす巻き）の端領域は裏面の金属膜３と導通し
ている。
引き続いて外端領域５は直接か、Ｐ４型周辺領域９を通
してのどぢらかにより基板の前面上の端子（図示せず）
に接続されている。
してのどぢらかにより基板の前面上の端子（図示せず）
に接続されている。
上述は、米国特許４７９２８４０号明細書に開示された
技術の状態に相当する。
技術の状態に相当する。
この発明によって改善された点は、スパイラルの抵抗率
を調整することにある。第１図および第２図に示された
実施例では、Ｐ＋型領域１１は各スパイラル状のターン
上の定位置に配置されている。例えば、大体同じ抵抗を
全てのスパイラルターンが持つことが望まれる時は、よ
り細長いＰ＋型領域１１が中央ターンよりもむしろ周辺
ターンに置かれる。
を調整することにある。第１図および第２図に示された
実施例では、Ｐ＋型領域１１は各スパイラル状のターン
上の定位置に配置されている。例えば、大体同じ抵抗を
全てのスパイラルターンが持つことが望まれる時は、よ
り細長いＰ＋型領域１１が中央ターンよりもむしろ周辺
ターンに置かれる。
第１図の実施例において、Ｐ′″型領域１１はスパイラ
ルターンの１／４毎に決まった長さで配置されている。
ルターンの１／４毎に決まった長さで配置されている。
他の実施例において、例えば第３図に示されたように、
スパイラル領域４の各ターンに沿って不均一濃度になら
ないように（ドーピング濃度が不均一にならないように
）同一形状を有する、それぞれ同一のＰ＋型領域１２を
備えることが可能である。
スパイラル領域４の各ターンに沿って不均一濃度になら
ないように（ドーピング濃度が不均一にならないように
）同一形状を有する、それぞれ同一のＰ＋型領域１２を
備えることが可能である。
この発明を用いて、全スパイラルターンが同一の抵抗値
を持つことができる。このようにして、スパイラル領域
４の端子間に加えられる電圧は、数１００■に近いまた
は１００ＯＶを越えた値に達する。その後、各ターン間
は、同一の電圧降下の状態となる。ところが、抵抗値の
変化がない場合には、最終ターンと最終から２番目のタ
ーンとの２つの隣接位置間の電圧降下は最初のターンと
２番目のターンとの２つの隣接位置間の電圧降下よりも
高い状態となる。
を持つことができる。このようにして、スパイラル領域
４の端子間に加えられる電圧は、数１００■に近いまた
は１００ＯＶを越えた値に達する。その後、各ターン間
は、同一の電圧降下の状態となる。ところが、抵抗値の
変化がない場合には、最終ターンと最終から２番目のタ
ーンとの２つの隣接位置間の電圧降下は最初のターンと
２番目のターンとの２つの隣接位置間の電圧降下よりも
高い状態となる。
この発明のもう］つの利点によって、降伏電圧条件はス
パイラルを有することが必須条件でないときでさえ、各
ターンは大体同じ抵抗を有している。この発明は全ての
スパイラルに関して選択された抵抗値を得ることを可能
とする。
パイラルを有することが必須条件でないときでさえ、各
ターンは大体同じ抵抗を有している。この発明は全ての
スパイラルに関して選択された抵抗値を得ることを可能
とする。
予め決められたターン数を有するスパイラル領域につい
て考察すると、そのスパイラル領域は一定の導電型の拡
散と他の製造段階で使用されたドーピングレベルに相当
するドーピングレベルによって形成される。例えば、相
補形ＭＯ３ｈランジる夕対のＭＯＳ）ランジスタの１つ
で形成されたる戸（ｗｅｌｌ）である。そのオーバード
ープ領域はオーバードープ接触領域に相当する。このよ
うに、この発明によるスパイラル領域の構成は、全集積
回路を製造するのに使用された通常のステップと比較し
て他の製造段階を加える必要がない。もちろん、この発
明は多数の変形が可能である。
て考察すると、そのスパイラル領域は一定の導電型の拡
散と他の製造段階で使用されたドーピングレベルに相当
するドーピングレベルによって形成される。例えば、相
補形ＭＯ３ｈランジる夕対のＭＯＳ）ランジスタの１つ
で形成されたる戸（ｗｅｌｌ）である。そのオーバード
ープ領域はオーバードープ接触領域に相当する。このよ
うに、この発明によるスパイラル領域の構成は、全集積
回路を製造するのに使用された通常のステップと比較し
て他の製造段階を加える必要がない。もちろん、この発
明は多数の変形が可能である。
本発明の主特徴は他の製造段階（ステップ）に相当する
プロセスによって得られた増大した導電性領域を使用す
ることにより、各スパイラルターンの抵抗を調整するこ
とである。例えば、アルミニウム層の一部分または他の
最終金属化ステップに対応してアルミニウムを短絡する
ことが可能である。しかしながら、この実施は、明確に
定義されていない低ドープ領域とアルミニウム層間のイ
ンタフェースの電気的特徴である定められた抵抗値を得
ることを困難にする。しかし、上述のオーバードープ領
域１１．１．２の表面にアルミニウム層を置くことで定
められた抵抗値を得ることが可能となる。
プロセスによって得られた増大した導電性領域を使用す
ることにより、各スパイラルターンの抵抗を調整するこ
とである。例えば、アルミニウム層の一部分または他の
最終金属化ステップに対応してアルミニウムを短絡する
ことが可能である。しかしながら、この実施は、明確に
定義されていない低ドープ領域とアルミニウム層間のイ
ンタフェースの電気的特徴である定められた抵抗値を得
ることを困難にする。しかし、上述のオーバードープ領
域１１．１．２の表面にアルミニウム層を置くことで定
められた抵抗値を得ることが可能となる。
（発明の効果）
以上説明したように、本発明によれば、集積回路に関し
て製造ステップ数を増加することなく、スパイラル抵抗
器の最大降伏電圧を増大することが可能になり、予め決
められた値を有するスパイラル抵抗器を形成することが
可能となる。
て製造ステップ数を増加することなく、スパイラル抵抗
器の最大降伏電圧を増大することが可能になり、予め決
められた値を有するスパイラル抵抗器を形成することが
可能となる。
第１図は本発明の実施例を示すスパイラル抵抗器の上面
図、 第２図は第１図の線ＩＩ −ＩＩの部分断面図、第３図
は本発明の実施例におけるスパイラル抵抗器の部分上面
図である。 １・・・半導体基板、 ２・・・Ｎ型オーバードープ層（Ｎ“型層）、３・・・
金属膜、 ４・・・スパイラル領域、５・・・第
１の先端領域、６・・・第２の先端領域、７・・・Ｎ型
オーバードープ領域、 ８・・・金属膜、 ９・・・Ｐ＋型周辺領域、１
１・・・Ｐ型領域、 １２・・・Ｐ”型領域。
図、 第２図は第１図の線ＩＩ −ＩＩの部分断面図、第３図
は本発明の実施例におけるスパイラル抵抗器の部分上面
図である。 １・・・半導体基板、 ２・・・Ｎ型オーバードープ層（Ｎ“型層）、３・・・
金属膜、 ４・・・スパイラル領域、５・・・第
１の先端領域、６・・・第２の先端領域、７・・・Ｎ型
オーバードープ領域、 ８・・・金属膜、 ９・・・Ｐ＋型周辺領域、１
１・・・Ｐ型領域、 １２・・・Ｐ”型領域。
Claims (4)
- （１）第１の導電型の半導体基板（１）の第１の面上に
形成され、所定のドーピングレベルを有する第２の導電
型のスパイラル領域（４）によって構成されたスパイラ
ル抵抗器において、 前記第１の面上に前記スパイラル領域（４）の第１の先
端に接続された第１の端子と、 前記半導体基板（１）と同一の導電型のオーバードープ
領域を通して、前記半導体基板（１）の第２の表面に電
気的に接続された第２の端子とを有し、 前記スパイラル領域（４）内の所定の位置に、より多く
の導電性領域（１１、１２）を形成したことを特徴とす
る高電圧スパイラル抵抗器。 - （２）前記より多くの導電性領域（１１、１２）は、所
定のドーピングレベルより高いドーピングレベルを有す
る第２の導電型から成ることを特徴とする請求項１記載
の高電圧スパイラル抵抗器。 - （３）前記より多くの導電性領域（１１、１２）の表面
または濃度は、各スパイラルターンの抵抗が他のスパイ
ラルターンの抵抗と同一となるように選択されることを
特徴とする請求項１記載の高電圧スパイラル抵抗器。 - （４）前記より多くの導電性領域（１１、１２）に相当
するドーピングレベルと前記所定のドーピングレベルは
、通常前記半導体基板（１）に形成された全回路で実施
された処理ステップから生じたドーピングレベルに対応
することを特徴とする請求項２記載の高電圧スパイラル
抵抗器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8905280 | 1989-04-14 | ||
| FR8905280A FR2646019B1 (fr) | 1989-04-14 | 1989-04-14 | Resistance spirale haute tension |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02296363A true JPH02296363A (ja) | 1990-12-06 |
| JP3131974B2 JP3131974B2 (ja) | 2001-02-05 |
Family
ID=9380957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02095229A Expired - Lifetime JP3131974B2 (ja) | 1989-04-14 | 1990-04-12 | 高電圧スパイラル抵抗器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5053743A (ja) |
| EP (1) | EP0392944B1 (ja) |
| JP (1) | JP3131974B2 (ja) |
| KR (1) | KR900017197A (ja) |
| DE (1) | DE69000150T2 (ja) |
| FR (1) | FR2646019B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5312442A (en) * | 1992-05-05 | 1994-05-17 | Cardiac Pacemakers, Inc. | Energy dissipation resistor for implantable defibrillation circuitry |
| EP0574643B1 (en) * | 1992-05-28 | 1998-03-18 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Spiral resistor integrated on a semiconductor substrate |
| FR2693035B1 (fr) * | 1992-06-30 | 1994-09-30 | Sgs Thomson Microelectronics | Diode de protection pour composant semiconducteur vertical. |
| US6222247B1 (en) * | 1999-12-02 | 2001-04-24 | United Microelectronics Corp. | Semiconductor resistor that can be withstand high voltages |
| US6452477B1 (en) * | 2000-09-06 | 2002-09-17 | Marconi Medical Systems, Inc. | High voltage low inductance circuit protection resistor |
| AT414181B (de) * | 2001-01-04 | 2006-10-15 | Lem Norma Gmbh | Elektrischer widerstand für die messung insbesondere hochfrequenter wechselströme |
| EP1258891A2 (en) * | 2001-05-17 | 2002-11-20 | Shipley Co. L.L.C. | Resistors |
| AU2002241256A1 (en) * | 2002-02-28 | 2003-09-09 | Stmicroelectronics S.R.L. | Bipolar transistor structure |
| US7306999B2 (en) * | 2005-01-25 | 2007-12-11 | Semiconductor Components Industries, L.L.C. | High voltage sensor device and method therefor |
| US7955943B2 (en) * | 2005-01-25 | 2011-06-07 | Semiconductor Components Industries, Llc | High voltage sensor device and method therefor |
| US7956418B2 (en) * | 2007-05-29 | 2011-06-07 | Mediatek Inc. | ESD protection devices |
| US9383452B2 (en) | 2011-10-25 | 2016-07-05 | Brookhaven Science Associates, Llc | Spiral biasing adaptor for use in Si drift detectors and Si drift detector arrays |
| US8786397B1 (en) * | 2013-02-07 | 2014-07-22 | Excelliance Mos Corporation | Electric field resistor |
| JP6649102B2 (ja) * | 2016-02-05 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US11152454B2 (en) * | 2019-02-19 | 2021-10-19 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device having a resistor and structure therefor |
| CN111463283B (zh) * | 2020-03-30 | 2023-09-26 | 南京华瑞微集成电路有限公司 | 集成启动管、采样管和二极管的dmos结构及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2775673A (en) * | 1954-05-26 | 1956-12-25 | Frank G Johnson | Resistor |
| US3955169A (en) * | 1974-11-08 | 1976-05-04 | The United States Of America As Represented By The Secretary Of The Air Force | High power resistor |
| US4139833A (en) * | 1976-11-22 | 1979-02-13 | Gould Inc. | Resistance temperature sensor |
| JPS6097659A (ja) * | 1983-11-01 | 1985-05-31 | Matsushita Electronics Corp | 半導体集積回路 |
| EP0240690B1 (de) * | 1986-03-05 | 1991-04-10 | Siemens Aktiengesellschaft | Thyristor mit einstellbarem Basis-Emitter-Widerstand |
| FR2596922B1 (fr) * | 1986-04-04 | 1988-05-20 | Thomson Csf | Resistance integree sur un substrat semi-conducteur |
-
1989
- 1989-04-14 FR FR8905280A patent/FR2646019B1/fr not_active Expired - Lifetime
-
1990
- 1990-04-06 KR KR1019900004763A patent/KR900017197A/ko not_active Application Discontinuation
- 1990-04-11 EP EP90420181A patent/EP0392944B1/fr not_active Expired - Lifetime
- 1990-04-11 DE DE9090420181T patent/DE69000150T2/de not_active Expired - Fee Related
- 1990-04-12 JP JP02095229A patent/JP3131974B2/ja not_active Expired - Lifetime
- 1990-04-13 US US07/508,614 patent/US5053743A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69000150D1 (de) | 1992-07-23 |
| EP0392944B1 (fr) | 1992-06-17 |
| JP3131974B2 (ja) | 2001-02-05 |
| DE69000150T2 (de) | 1993-02-11 |
| FR2646019A1 (fr) | 1990-10-19 |
| FR2646019B1 (fr) | 1991-07-19 |
| US5053743A (en) | 1991-10-01 |
| EP0392944A1 (fr) | 1990-10-17 |
| KR900017197A (ko) | 1990-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3131974B2 (ja) | 高電圧スパイラル抵抗器 | |
| US5447876A (en) | Method of making a diamond shaped gate mesh for cellular MOS transistor array | |
| US5567977A (en) | Precision integrated resistor | |
| US3593068A (en) | Bus bar transistor and method of making same | |
| US3964092A (en) | Semiconductor devices with conductive layer structure | |
| US6104277A (en) | Polysilicon defined diffused resistor | |
| US5691555A (en) | Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices | |
| US5759887A (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| JPH02228063A (ja) | 高周波集積回路チヤンネル・キヤパシタ | |
| US3786318A (en) | Semiconductor device having channel preventing structure | |
| EP0343879B1 (en) | Bipolar transistor and method of making the same | |
| US5895960A (en) | Thin oxide mask level defined resistor | |
| US6424014B2 (en) | Semiconductor element with electric field reducing device mounted therein for increasing dielectric strength | |
| US6815798B2 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| US5831317A (en) | Semiconductor device and manufacture thereof | |
| US5444292A (en) | Integrated thin film approach to achieve high ballast levels for overlay structures | |
| JP2648590B2 (ja) | 半導体装置 | |
| KR920000633B1 (ko) | Pnp 트랜지스터의 제조방법 | |
| JP2982435B2 (ja) | 抵抗器 | |
| JP2710356B2 (ja) | 半導体装置 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| KR0183046B1 (ko) | 게이트전극 및 그 제조방법 | |
| JPH10275872A (ja) | 半導体装置及びその製造方法 | |
| KR100935247B1 (ko) | 바이폴라 접합 트랜지스터의 제조방법 | |
| JP3650562B2 (ja) | 絶縁ゲート半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |