JPH104192A - 半導体素子のボディ・コンタクト構造 - Google Patents
半導体素子のボディ・コンタクト構造Info
- Publication number
- JPH104192A JPH104192A JP9046188A JP4618897A JPH104192A JP H104192 A JPH104192 A JP H104192A JP 9046188 A JP9046188 A JP 9046188A JP 4618897 A JP4618897 A JP 4618897A JP H104192 A JPH104192 A JP H104192A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- body contact
- type
- region
- contact diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/901—MOSFET substrate bias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】基板とソース間の電位差を減少させ、寄生素子
の動作を防止して、半導体素子を安定に動作させる。 【解決手段】 Ｐ型基板１０１基板内部の表面近傍に、
チャンネル領域に沿って、それぞれ所定距離を隔てて列
設された複数のＰ+ 型ボディ・コンタクト拡散層１０２
と、この複数のボディ・コンタクト拡散層１０２の全周
に密接させて一体に形成されたＮ+ 型ソース領域１０３
と、相互に隣接する２つのＰ+ 型ボディ・コンタクト拡
散層１０２と、その間に配設されたＮ+ 型ソース領域１
０３と、の上部に接合された複数のコンタクト／配線金
属層１０５と、から半導体素子のボディ・コンタクト構
造を構成する。
の動作を防止して、半導体素子を安定に動作させる。 【解決手段】 Ｐ型基板１０１基板内部の表面近傍に、
チャンネル領域に沿って、それぞれ所定距離を隔てて列
設された複数のＰ+ 型ボディ・コンタクト拡散層１０２
と、この複数のボディ・コンタクト拡散層１０２の全周
に密接させて一体に形成されたＮ+ 型ソース領域１０３
と、相互に隣接する２つのＰ+ 型ボディ・コンタクト拡
散層１０２と、その間に配設されたＮ+ 型ソース領域１
０３と、の上部に接合された複数のコンタクト／配線金
属層１０５と、から半導体素子のボディ・コンタクト構
造を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子のボディ
・コンタクト（body-contact）構造に関するものであ
る。
・コンタクト（body-contact）構造に関するものであ
る。
【０００２】
【従来の技術】一般に、半導体素子には設計段階で予想
しない寄生素子が発生し、特定条件下で作動して素子の
特性を劣化させるため、寄生素子の動作条件を除去する
技術が必修となっている。以下、上記寄生素子の動作条
件を除去する技術として提案された一般の半導体素子の
ボディ・コンタクト構造について図面を用いて説明す
る。
しない寄生素子が発生し、特定条件下で作動して素子の
特性を劣化させるため、寄生素子の動作条件を除去する
技術が必修となっている。以下、上記寄生素子の動作条
件を除去する技術として提案された一般の半導体素子の
ボディ・コンタクト構造について図面を用いて説明す
る。
【０００３】先ず、図３は、一般のボディ・コンタクト
構造を有する電界効果トランジスタ（以下、ＮＭＯＳＦ
ＥＴと称す）を示したもので、図３（Ａ）は断面図、図
３（Ｂ）は等価回路図である。従来のＮＭＯＳＦＥＴに
おいては、チャンネル領域１２を包含したＰ型基板１１
と、上記チャンネル領域１２上に形成されたゲート酸化
膜及びゲート電極１８と、Ｎ+ 型ドレイン領域１３及び
該ドレイン領域の電極１９と、Ｎ+ 型ソース領域１４
と、該Ｎ+ 型ソース領域１４に接して形成されたＰ+ 型
ボディ・コンタクト拡散層１５と、上記Ｎ+ ソース領域
１４及びＰ+ 型ボディ・コンタクト拡散層１５の上面に
接合するように形成されたソース電極１７と、から構成
されていた。
構造を有する電界効果トランジスタ（以下、ＮＭＯＳＦ
ＥＴと称す）を示したもので、図３（Ａ）は断面図、図
３（Ｂ）は等価回路図である。従来のＮＭＯＳＦＥＴに
おいては、チャンネル領域１２を包含したＰ型基板１１
と、上記チャンネル領域１２上に形成されたゲート酸化
膜及びゲート電極１８と、Ｎ+ 型ドレイン領域１３及び
該ドレイン領域の電極１９と、Ｎ+ 型ソース領域１４
と、該Ｎ+ 型ソース領域１４に接して形成されたＰ+ 型
ボディ・コンタクト拡散層１５と、上記Ｎ+ ソース領域
１４及びＰ+ 型ボディ・コンタクト拡散層１５の上面に
接合するように形成されたソース電極１７と、から構成
されていた。
【０００４】また、符号１６は、Ｐ型基板領域１１のう
ち、Ｎ+ 型ソース領域１４及びＰ+型ボディ・コンタク
ト拡散層１５に隣接した部分を示したものである。そし
て、このように構成されたＮＭＯＳＦＥＴには素子の表
面に沿って水平方向に寄生ＮＰＮ両極性トランジスタ
（bipolar junction transisitor；以下、ＢＪＴと称
す）が形成されることがある。
ち、Ｎ+ 型ソース領域１４及びＰ+型ボディ・コンタク
ト拡散層１５に隣接した部分を示したものである。そし
て、このように構成されたＮＭＯＳＦＥＴには素子の表
面に沿って水平方向に寄生ＮＰＮ両極性トランジスタ
（bipolar junction transisitor；以下、ＢＪＴと称
す）が形成されることがある。
【０００５】このとき、上記ＢＪＴ素子とはＮＭＯＳＦ
ＥＴのドレイン１３、基板１１のチャンネル領域１２、
及びソース領域１４が夫々コレクタ、ベース、およびエ
ミッタとして作用する素子である。ベースとしてのチャ
ンネル領域１２とエミッタとしてのソース領域１４（又
は、ボディ・コンタクト拡散層１５）との間が所定の電
位差（例えば、 0.7Ｖ）以上になると、上記寄生素子が
動作し、ＮＭＯＳＦＥＴを構成するゲート１８電圧とは
関係なく、チャンネル領域１２を通ってソース領域１４
に電流が流れるようになる。
ＥＴのドレイン１３、基板１１のチャンネル領域１２、
及びソース領域１４が夫々コレクタ、ベース、およびエ
ミッタとして作用する素子である。ベースとしてのチャ
ンネル領域１２とエミッタとしてのソース領域１４（又
は、ボディ・コンタクト拡散層１５）との間が所定の電
位差（例えば、 0.7Ｖ）以上になると、上記寄生素子が
動作し、ＮＭＯＳＦＥＴを構成するゲート１８電圧とは
関係なく、チャンネル領域１２を通ってソース領域１４
に電流が流れるようになる。
【０００６】一方、極めて微細な電流が、ベースとして
のチャンネル領域１２からＰ型基板領域１６を通ってボ
ディ・コンタクト拡散層１５にも流れるが、上記Ｐ型基
板領域１６の抵抗が大きいほど、チャンネル領域１２か
らＰ型基板領域１６を経てボディ・コンタクト拡散層１
５に流れ、この微細電流は、経路上で大きな電圧降下を
発生させる。
のチャンネル領域１２からＰ型基板領域１６を通ってボ
ディ・コンタクト拡散層１５にも流れるが、上記Ｐ型基
板領域１６の抵抗が大きいほど、チャンネル領域１２か
らＰ型基板領域１６を経てボディ・コンタクト拡散層１
５に流れ、この微細電流は、経路上で大きな電圧降下を
発生させる。
【０００７】次いで、その電圧降下が寄生ＢＪＴのベー
ス、エミッタを動作させる程度の電圧になると、ゲート
電極１８に印加する電圧に関係なく寄生ＢＪＴが動作
し、電流が流れる。従って、ＢＪＴ素子の動作を防止す
るために、寄生ＢＪＴのベースとエミッタ間で上記接合
を起動させる程の電圧が加えられることを防止しなけれ
ばならず、ボディ・コンタクト拡散層１５を深く形成し
てＰ型基板領域１６の抵抗を最少化させ、ＳＯＡ面積
（Safe Operation Aria ）を広くする方法が用いられて
いた。
ス、エミッタを動作させる程度の電圧になると、ゲート
電極１８に印加する電圧に関係なく寄生ＢＪＴが動作
し、電流が流れる。従って、ＢＪＴ素子の動作を防止す
るために、寄生ＢＪＴのベースとエミッタ間で上記接合
を起動させる程の電圧が加えられることを防止しなけれ
ばならず、ボディ・コンタクト拡散層１５を深く形成し
てＰ型基板領域１６の抵抗を最少化させ、ＳＯＡ面積
（Safe Operation Aria ）を広くする方法が用いられて
いた。
【０００８】併し、このような方法を用いると、寄生素
子の動作を防止するためにボディ・コンタクト拡散層１
５が大きな役割を果たすが、ボディ・コンタクト拡散層
１５の領域が大きくなるため、他の素子の形成される領
域が減少し、且つ、それら素子の単位面積当たりの電導
抵抗も大きくなる。そこで、このような技術的課題を解
決するボディ・コンタクト構造のＮＭＯＳＦＥＴが提案
されている。その一例について以下に説明する。
子の動作を防止するためにボディ・コンタクト拡散層１
５が大きな役割を果たすが、ボディ・コンタクト拡散層
１５の領域が大きくなるため、他の素子の形成される領
域が減少し、且つ、それら素子の単位面積当たりの電導
抵抗も大きくなる。そこで、このような技術的課題を解
決するボディ・コンタクト構造のＮＭＯＳＦＥＴが提案
されている。その一例について以下に説明する。
【０００９】図４は、ボディ・コンタクト拡散層上にコ
ンタクト／配線金属層を形成するＮＭＯＳＦＥＴを示し
たもので、図４（Ａ）は斜視図、図４（Ｂ）はレイアウ
ト図である。このボディ・コンタクト構造は、チャンネ
ル領域両側に平行して基板２１の内部に形成された各ソ
ース拡散層２３、２４と、それらソース拡散層２３、２
４間の中央部に形成されたボディ・コンタクト拡散層２
２と、それらボディ・コンタクト拡散層２２と各ソース
拡散層２３、２４の一部領域上に接合して形成されたコ
ンタクト／配線金属層２５と、から構成されている。
ンタクト／配線金属層を形成するＮＭＯＳＦＥＴを示し
たもので、図４（Ａ）は斜視図、図４（Ｂ）はレイアウ
ト図である。このボディ・コンタクト構造は、チャンネ
ル領域両側に平行して基板２１の内部に形成された各ソ
ース拡散層２３、２４と、それらソース拡散層２３、２
４間の中央部に形成されたボディ・コンタクト拡散層２
２と、それらボディ・コンタクト拡散層２２と各ソース
拡散層２３、２４の一部領域上に接合して形成されたコ
ンタクト／配線金属層２５と、から構成されている。
【００１０】併し、このような構造では、各ソース領域
２３、２４及びボディ・コンタクト拡散層２２上に形成
されたコンタクト／配線金属層２５が、各ソース領域２
３、２４と理想的な幅で接合され、且つ、各ソース領域
２３、２４のコンタクト／配線金属層２５と接合されな
い領域が所定の幅を有しなければならない。即ち、デザ
インルール上の最小幅をλとすると、コンタクト／配線
金属層２５の最小幅がλとなり、各ソース領域２３、２
４上のコンタクト／配線金属層２５の形成される領域２
７の最小幅は夫々（１／４）λになる。同様に、コンタ
クト／配線金属層２５の形成されない領域２８の最小幅
も夫々（１／４）λになる。
２３、２４及びボディ・コンタクト拡散層２２上に形成
されたコンタクト／配線金属層２５が、各ソース領域２
３、２４と理想的な幅で接合され、且つ、各ソース領域
２３、２４のコンタクト／配線金属層２５と接合されな
い領域が所定の幅を有しなければならない。即ち、デザ
インルール上の最小幅をλとすると、コンタクト／配線
金属層２５の最小幅がλとなり、各ソース領域２３、２
４上のコンタクト／配線金属層２５の形成される領域２
７の最小幅は夫々（１／４）λになる。同様に、コンタ
クト／配線金属層２５の形成されない領域２８の最小幅
も夫々（１／４）λになる。
【００１１】このとき、チャンネルの縦方向に沿って形
成されるボディ・コンタクト拡散層２２、ソース領域２
３、およびソース領域２４の幅の合計は（３／２）λと
なり、デザインルール上の最小幅λの 1.5倍になる。一
方、コンタクトホール用マスクを基板上に整合させると
き発生する誤差によりコンタクト／配線金属層２５の位
置が一方に片寄ると、上記各ソース領域２３、２４のう
ちいずれか一方は、コンタクト／配線金属層の形成され
ない領域２８が最小幅（１／４）λより小さい幅に形成
される。このため、最小幅未満である領域２８を包含す
るＭＯＳＦＥＴは、ボディ・コンタクトを形成すること
ができない。
成されるボディ・コンタクト拡散層２２、ソース領域２
３、およびソース領域２４の幅の合計は（３／２）λと
なり、デザインルール上の最小幅λの 1.5倍になる。一
方、コンタクトホール用マスクを基板上に整合させると
き発生する誤差によりコンタクト／配線金属層２５の位
置が一方に片寄ると、上記各ソース領域２３、２４のう
ちいずれか一方は、コンタクト／配線金属層の形成され
ない領域２８が最小幅（１／４）λより小さい幅に形成
される。このため、最小幅未満である領域２８を包含す
るＭＯＳＦＥＴは、ボディ・コンタクトを形成すること
ができない。
【００１２】上記誤差を考慮し、領域２７および領域２
８がそれぞれ（１／４）λ以上の幅を維持できるように
設計すると、ボディ・コンタクト拡散層２２とソース領
域２３、２４の幅の合計が増加するため、素子面積を削
減し小型化するのが困難になるという問題点があった。
そこで、さらに、このような問題点を解決するために提
案されたボディ・コンタクト構造のＮＭＯＳＦＥＴにつ
いて、以下に説明する。
８がそれぞれ（１／４）λ以上の幅を維持できるように
設計すると、ボディ・コンタクト拡散層２２とソース領
域２３、２４の幅の合計が増加するため、素子面積を削
減し小型化するのが困難になるという問題点があった。
そこで、さらに、このような問題点を解決するために提
案されたボディ・コンタクト構造のＮＭＯＳＦＥＴにつ
いて、以下に説明する。
【００１３】図５は、ソース領域の中央部に所定間隔を
有して形成されたボディ・コンタクト拡散層上にコンタ
クト／配線金属層を形成したＮＭＯＳＦＥＴを示したも
ので、図５（Ａ）は部分斜視図、図５（Ｂ）はレイアウ
ト図である。このボディ・コンタクト構造においては、
Ｐ型基板３１内部の表面近傍に、チャンネル領域に沿っ
て、複数のＰ+ 型ボディ・コンタクト拡散層３２が所定
間隔を隔てて形成されている。そして、このＰ+ 型ボデ
ィ・コンタクト拡散層３２の全周に密接させて、Ｎ+ 型
のソース領域３３が形成してある。そして、ボディ・コ
ンタクト拡散層３２と、これに挟まれたソース領域３３
との上面にコンタクト／配線金属層３４が形成されてい
た。
有して形成されたボディ・コンタクト拡散層上にコンタ
クト／配線金属層を形成したＮＭＯＳＦＥＴを示したも
ので、図５（Ａ）は部分斜視図、図５（Ｂ）はレイアウ
ト図である。このボディ・コンタクト構造においては、
Ｐ型基板３１内部の表面近傍に、チャンネル領域に沿っ
て、複数のＰ+ 型ボディ・コンタクト拡散層３２が所定
間隔を隔てて形成されている。そして、このＰ+ 型ボデ
ィ・コンタクト拡散層３２の全周に密接させて、Ｎ+ 型
のソース領域３３が形成してある。そして、ボディ・コ
ンタクト拡散層３２と、これに挟まれたソース領域３３
との上面にコンタクト／配線金属層３４が形成されてい
た。
【００１４】このような構造では、中央部にＮ+ 型ソー
ス領域３３とＰ+ 型ボディ・コンタクト拡散層３２とが
交互に形成されるため、コンタクト／配線金属層３４が
正確な位置に形成されず、一方に片寄って、領域も接合
面積は一定になるため、図４に示したようなボディ・コ
ンタクト構造の問題点は解決された。従って、領域３７
および領域３８の幅を狭くすることができ、例えばそれ
ぞれ（１／８）λとすれば、ボディ・コンタクト拡散層
３２を含んだソース領域３３の幅がλになるように形成
することができ、素子の小型化が容易である。
ス領域３３とＰ+ 型ボディ・コンタクト拡散層３２とが
交互に形成されるため、コンタクト／配線金属層３４が
正確な位置に形成されず、一方に片寄って、領域も接合
面積は一定になるため、図４に示したようなボディ・コ
ンタクト構造の問題点は解決された。従って、領域３７
および領域３８の幅を狭くすることができ、例えばそれ
ぞれ（１／８）λとすれば、ボディ・コンタクト拡散層
３２を含んだソース領域３３の幅がλになるように形成
することができ、素子の小型化が容易である。
【００１５】
【発明が解決しようとする課題】然るに、以上のように
構成される従来の半導体素子のボディ・コンタクト構造
においては、コンタクトホールの横断面が、Ｐ+ 型ボデ
ィ・コンタクト拡散層の列設方向に長辺を有する長方形
となり、横断面が殆ど正方形である他の素子のコンタク
トホールの形状と著しく異なる。このため、コンタクト
ホールのエッチング過程では、面積の大きいボディ・コ
ンタクト領域のコンタクトホールよりも、他の素子のコ
ンタクトホールのエッチングが先に終了することにな
る。
構成される従来の半導体素子のボディ・コンタクト構造
においては、コンタクトホールの横断面が、Ｐ+ 型ボデ
ィ・コンタクト拡散層の列設方向に長辺を有する長方形
となり、横断面が殆ど正方形である他の素子のコンタク
トホールの形状と著しく異なる。このため、コンタクト
ホールのエッチング過程では、面積の大きいボディ・コ
ンタクト領域のコンタクトホールよりも、他の素子のコ
ンタクトホールのエッチングが先に終了することにな
る。
【００１６】従って、コンタクトホールを形成すると
き、ボディ・コンタクト領域を主にしてエッチングを行
うと、他のコンタクト領域はより多くエッチングが行わ
れ、又、他のコンタクト領域を主にしてエッチングを行
うとボディ・コンタクト領域はエッチングが不足すると
いう不都合な点があった。本発明の目的は、コンタクト
の形成位置が基板上で正確に一致されず一方に片寄って
も、ＰＮ接合を連結するコンタクト面積を一定に維持
し、小面積でもコンタクトを形成して素子を安定に動作
し得る半導体素子のボディ・コンタクト構造を提供しよ
うとするものである。
き、ボディ・コンタクト領域を主にしてエッチングを行
うと、他のコンタクト領域はより多くエッチングが行わ
れ、又、他のコンタクト領域を主にしてエッチングを行
うとボディ・コンタクト領域はエッチングが不足すると
いう不都合な点があった。本発明の目的は、コンタクト
の形成位置が基板上で正確に一致されず一方に片寄って
も、ＰＮ接合を連結するコンタクト面積を一定に維持
し、小面積でもコンタクトを形成して素子を安定に動作
し得る半導体素子のボディ・コンタクト構造を提供しよ
うとするものである。
【００１７】
【課題を解決するための手段】このような目的を達成す
るため、請求項１に係る発明では、半導体素子のボディ
・コンタクト構造を、第１導電型半導体基板と、該半導
体基板内部の表面近傍に、それぞれ所定距離を隔てて列
設された複数の第２導電型ボディ・コンタクト拡散層
と、前記半導体基板内部の表面近傍に、前記複数のボデ
ィ・コンタクト拡散層の全周に密接させて一体に形成さ
れた第３導電型ソース領域と、相互に隣接する２つの前
記ボディ・コンタクト拡散層と、該２つのボディ・コン
タクト拡散層の間に配設されたソース領域と、の上部に
接合された複数のコンタクト／配線金属層と、から構成
する。
るため、請求項１に係る発明では、半導体素子のボディ
・コンタクト構造を、第１導電型半導体基板と、該半導
体基板内部の表面近傍に、それぞれ所定距離を隔てて列
設された複数の第２導電型ボディ・コンタクト拡散層
と、前記半導体基板内部の表面近傍に、前記複数のボデ
ィ・コンタクト拡散層の全周に密接させて一体に形成さ
れた第３導電型ソース領域と、相互に隣接する２つの前
記ボディ・コンタクト拡散層と、該２つのボディ・コン
タクト拡散層の間に配設されたソース領域と、の上部に
接合された複数のコンタクト／配線金属層と、から構成
する。
【００１８】これにより、ボディ・コンタクト領域のコ
ンタクトホールの大きさと、他のコンタクトホールの大
きさとの差を小さくし、エッチングによる安定した形状
を得る。また、コンタクトホールの形成位置が正確でな
い場合でも、ＰＮ接合を連結するコンタクト面積が可及
的に一定になるように、請求項２に係る発明では、前記
ボディ・コンタクト拡散層は、横断面が、前記ボディ・
コンタクト拡散層の列設方向に平行な辺を有する平行四
辺形であるものとする。
ンタクトホールの大きさと、他のコンタクトホールの大
きさとの差を小さくし、エッチングによる安定した形状
を得る。また、コンタクトホールの形成位置が正確でな
い場合でも、ＰＮ接合を連結するコンタクト面積が可及
的に一定になるように、請求項２に係る発明では、前記
ボディ・コンタクト拡散層は、横断面が、前記ボディ・
コンタクト拡散層の列設方向に平行な辺を有する平行四
辺形であるものとする。
【００１９】また、請求項３に係る発明では、前記ボデ
ィ・コンタクト拡散層の横断面は、形成が容易な長方形
であるものとする。また、前記ボディ・コンタクト拡散
層は、請求項４に係る発明のように、横断面が、前記ボ
ディ・コンタクト拡散層の列設方向に平行な辺を有する
長方形の一対の対角それぞれを、相互に平行な直線で切
り取って形成される六角形でもよい。
ィ・コンタクト拡散層の横断面は、形成が容易な長方形
であるものとする。また、前記ボディ・コンタクト拡散
層は、請求項４に係る発明のように、横断面が、前記ボ
ディ・コンタクト拡散層の列設方向に平行な辺を有する
長方形の一対の対角それぞれを、相互に平行な直線で切
り取って形成される六角形でもよい。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて説明する。本発明に係る半導体素子のボディ
・コンタクト構造の第１実施例においては、図１に示し
たように、Ｐ型基板１０１基板内部の表面近傍に、チャ
ンネル領域（図示せず）に沿って、それぞれ所定距離を
隔てて列設された複数のＰ+ 型ボディ・コンタクト拡散
層１０２と、この複数のボディ・コンタクト拡散層１０
２の全周に密接させて一体に形成されたＮ+ 型ソース領
域１０３と、相互に隣接する２つのＰ+ 型ボディ・コン
タクト拡散層１０２と、その間に配設されたＮ+ 型ソー
ス領域１０３と、の上部に接合された複数のコンタクト
／配線金属層１０４と、から構成されている。
面を用いて説明する。本発明に係る半導体素子のボディ
・コンタクト構造の第１実施例においては、図１に示し
たように、Ｐ型基板１０１基板内部の表面近傍に、チャ
ンネル領域（図示せず）に沿って、それぞれ所定距離を
隔てて列設された複数のＰ+ 型ボディ・コンタクト拡散
層１０２と、この複数のボディ・コンタクト拡散層１０
２の全周に密接させて一体に形成されたＮ+ 型ソース領
域１０３と、相互に隣接する２つのＰ+ 型ボディ・コン
タクト拡散層１０２と、その間に配設されたＮ+ 型ソー
ス領域１０３と、の上部に接合された複数のコンタクト
／配線金属層１０４と、から構成されている。
【００２１】そして、Ｐ+ 型ボディ・コンタクト拡散層
１０２の横断面は、その列設方向に平行な辺を有する長
方形である。上記のようなボディ・コンタクト構造は小
面積でもコンタクトが形成されると共に、コンタクト領
域の形成位置が正確に一致されず一方に片寄っても、ソ
ース領域とボディ・コンタクト拡散層とのＰＮ接合を連
結する各コンタクト面積比、即ち、ソースコンタクト面
積とボディ・コンタクト面積との比を、例えば１：１
に、一定にすることができる。
１０２の横断面は、その列設方向に平行な辺を有する長
方形である。上記のようなボディ・コンタクト構造は小
面積でもコンタクトが形成されると共に、コンタクト領
域の形成位置が正確に一致されず一方に片寄っても、ソ
ース領域とボディ・コンタクト拡散層とのＰＮ接合を連
結する各コンタクト面積比、即ち、ソースコンタクト面
積とボディ・コンタクト面積との比を、例えば１：１
に、一定にすることができる。
【００２２】また、領域１０５および領域１０６の幅を
狭くすることができるので、素子の小型化が容易であ
る。且つ、コンタクト／配線金属層が分割されて形成さ
れて、その面積が小さくなり、エッチングに要する時間
が他の領域のコンタクトとほぼ同様になるため、同時に
形成されるすべてのコンタクトホールを過不足なくエッ
チングして、安定した形状を得ることができる。
狭くすることができるので、素子の小型化が容易であ
る。且つ、コンタクト／配線金属層が分割されて形成さ
れて、その面積が小さくなり、エッチングに要する時間
が他の領域のコンタクトとほぼ同様になるため、同時に
形成されるすべてのコンタクトホールを過不足なくエッ
チングして、安定した形状を得ることができる。
【００２３】本発明に係る半導体素子のボディ・コンタ
クト構造の第２実施例においては、図２に示したよう
に、上記第１実施例と同様、Ｐ型基板２０１基板内部の
表面近傍に、チャンネル領域（図示せず）に沿って、そ
れぞれ所定距離を隔てて列設された複数のＰ+ 型ボディ
・コンタクト拡散層２０２と、この複数のボディ・コン
タクト拡散層２０２の全周に密接させて一体に形成され
たＮ+ 型ソース領域２０３と、相互に隣接する２つのＰ
+ 型ボディ・コンタクト拡散層２０２と、その間に配設
されたＮ+ 型ソース領域２０３と、の上部に接合された
複数のコンタクト／配線金属層２０４と、から構成され
ている。
クト構造の第２実施例においては、図２に示したよう
に、上記第１実施例と同様、Ｐ型基板２０１基板内部の
表面近傍に、チャンネル領域（図示せず）に沿って、そ
れぞれ所定距離を隔てて列設された複数のＰ+ 型ボディ
・コンタクト拡散層２０２と、この複数のボディ・コン
タクト拡散層２０２の全周に密接させて一体に形成され
たＮ+ 型ソース領域２０３と、相互に隣接する２つのＰ
+ 型ボディ・コンタクト拡散層２０２と、その間に配設
されたＮ+ 型ソース領域２０３と、の上部に接合された
複数のコンタクト／配線金属層２０４と、から構成され
ている。
【００２４】そして、Ｐ+ 型ボディ・コンタクト拡散層
２０２の横断面は、その列設方向に平行な辺を有する長
方形の一対の対角それぞれを、相互に平行な直線で切り
取って形成される六角形である。上記のような構造を有
するボディ・コンタクトは上記第１実施例と同様に、小
面積でもコンタクトが形成されると共に、コンタクト領
域が正確に一致されず一方に片寄っても、ソース領域と
ボディ・コンタクト拡散層とのＰＮ接合を連結する各コ
ンタクト面積比、即ち、ソースコンタクト面積とボディ
・コンタクト面積との比を、例えば１：１に、一定にす
ることができる。
２０２の横断面は、その列設方向に平行な辺を有する長
方形の一対の対角それぞれを、相互に平行な直線で切り
取って形成される六角形である。上記のような構造を有
するボディ・コンタクトは上記第１実施例と同様に、小
面積でもコンタクトが形成されると共に、コンタクト領
域が正確に一致されず一方に片寄っても、ソース領域と
ボディ・コンタクト拡散層とのＰＮ接合を連結する各コ
ンタクト面積比、即ち、ソースコンタクト面積とボディ
・コンタクト面積との比を、例えば１：１に、一定にす
ることができる。
【００２５】また、領域２０５および領域２０６の幅を
狭くすることができるので、素子の小型化が容易であ
る。且つ、コンタクト／配線金属層が分割されて形成さ
れるため、ボディ・コンタクト拡散層と接触する面積が
小さくなり、他領域のコンタクトに比べてエッチングさ
れる比率がほぼ同様になる。
狭くすることができるので、素子の小型化が容易であ
る。且つ、コンタクト／配線金属層が分割されて形成さ
れるため、ボディ・コンタクト拡散層と接触する面積が
小さくなり、他領域のコンタクトに比べてエッチングさ
れる比率がほぼ同様になる。
【００２６】
【発明の効果】以上説明したように、本発明に係る半導
体素子のボディ・コンタクト構造においては、コンタク
トの形成位置が基板上で正確に一致されず一方に片寄っ
ても、ＰＮ接合を連結するコンタクト面積を一定に維持
することができる。また、ボディ・コンタクト領域のコ
ンタクトホールの大きさと、他のコンタクトホールの大
きさとの差を小さくし、エッチングによる安定した形状
を得ることができる。
体素子のボディ・コンタクト構造においては、コンタク
トの形成位置が基板上で正確に一致されず一方に片寄っ
ても、ＰＮ接合を連結するコンタクト面積を一定に維持
することができる。また、ボディ・コンタクト領域のコ
ンタクトホールの大きさと、他のコンタクトホールの大
きさとの差を小さくし、エッチングによる安定した形状
を得ることができる。
【００２７】その結果、基板とソース間の電位差が低減
され、寄生素子の動作が防止されるため、半導体素子の
動作が安定になるという効果がある。
され、寄生素子の動作が防止されるため、半導体素子の
動作が安定になるという効果がある。
【図１】 本発明の第１実施例を示す図
【図２】 本発明の第２実施例を示す図
【図３】 従来の半導体素子のボディ・コンタクト構造
の一例を示す図
の一例を示す図
【図４】 従来半導体素子のボディ・コンタクト構造の
他の例を示した図
他の例を示した図
【図５】 従来半導体素子のボディ・コンタクト構造の
さらに他の例を示した図
さらに他の例を示した図
１０１、２０１ 基板 １０２、２０２ ボディ・コンタクト拡散層 １０３、２０３ ソース領域 １０４、２０４ コンタクト／配線金属層
Claims (4)
- 【請求項１】第１導電型半導体基板（１０１）と、 該半導体基板内部の表面近傍に、それぞれ所定距離を隔
てて列設された複数の第２導電型ボディ・コンタクト拡
散層（１０２）と、 前記半導体基板内部の表面近傍に、前記複数のボディ・
コンタクト拡散層の全周に密接させて一体に形成された
第３導電型ソース領域（１０３）と、 相互に隣接する２つの前記ボディ・コンタクト拡散層
と、該２つのボディ・コンタクト拡散層の間に配設され
たソース領域と、の上部に接合された複数のコンタクト
／配線金属層（１０４）と、 から構成されることを特徴とする半導体素子のボディ・
コンタクト構造。 - 【請求項２】前記ボディ・コンタクト拡散層は、横断面
が、前記ボディ・コンタクト拡散層の列設方向に平行な
辺を有する平行四辺形であることを特徴とする請求項１
に記載の半導体素子のボディ・コンタクト構造。 - 【請求項３】前記ボディ・コンタクト拡散層の横断面
は、長方形であることを特徴とする請求項２に記載の半
導体素子のボディ・コンタクト構造。 - 【請求項４】前記ボディ・コンタクト拡散層は、横断面
が、前記ボディ・コンタクト拡散層の列設方向に平行な
辺を有する長方形の一対の対角それぞれを、相互に平行
な直線で切り取って形成される六角形であることを特徴
とする請求項１に記載の半導体素子のボディ・コンタク
ト構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR5010/1996 | 1996-02-28 | ||
| KR1019960005010A KR0179898B1 (ko) | 1996-02-28 | 1996-02-28 | 반도체소자의 바디-콘택 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104192A true JPH104192A (ja) | 1998-01-06 |
| JP3008182B2 JP3008182B2 (ja) | 2000-02-14 |
Family
ID=19452013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9046188A Expired - Fee Related JP3008182B2 (ja) | 1996-02-28 | 1997-02-28 | 半導体素子のボディ・コンタクト構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5844285A (ja) |
| JP (1) | JP3008182B2 (ja) |
| KR (1) | KR0179898B1 (ja) |
| CN (1) | CN1068458C (ja) |
| DE (1) | DE19707695B4 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050055295A1 (en) * | 2003-09-05 | 2005-03-10 | Bateson Douglas F. | Method and system for providing stable value |
| US7670896B2 (en) * | 2006-11-16 | 2010-03-02 | International Business Machines Corporation | Method and structure for reducing floating body effects in MOSFET devices |
| JP2009200165A (ja) * | 2008-02-20 | 2009-09-03 | Elpida Memory Inc | 半導体装置 |
| US8420460B2 (en) | 2008-03-26 | 2013-04-16 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of SOI circuits |
| US7964467B2 (en) * | 2008-03-26 | 2011-06-21 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of soi circuits |
| US8410554B2 (en) | 2008-03-26 | 2013-04-02 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of SOI circuits |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185275A (en) * | 1992-03-30 | 1993-02-09 | Micron Technology, Inc. | Snap-back preventing method for high voltage MOSFET |
| US5563438A (en) * | 1994-10-26 | 1996-10-08 | Alliedsignal Inc. | Rugged CMOS output stage design |
-
1996
- 1996-02-28 KR KR1019960005010A patent/KR0179898B1/ko not_active IP Right Cessation
-
1997
- 1997-02-25 US US08/810,135 patent/US5844285A/en not_active Expired - Lifetime
- 1997-02-26 DE DE19707695A patent/DE19707695B4/de not_active Expired - Fee Related
- 1997-02-26 CN CN97100726A patent/CN1068458C/zh not_active Expired - Fee Related
- 1997-02-28 JP JP9046188A patent/JP3008182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1160935A (zh) | 1997-10-01 |
| JP3008182B2 (ja) | 2000-02-14 |
| KR0179898B1 (ko) | 1999-04-15 |
| DE19707695A1 (de) | 1997-09-04 |
| CN1068458C (zh) | 2001-07-11 |
| US5844285A (en) | 1998-12-01 |
| DE19707695B4 (de) | 2005-04-28 |
| KR970063502A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002158348A (ja) | 半導体装置 | |
| EP0616369B1 (en) | MIS-type semiconductor device | |
| JP3008182B2 (ja) | 半導体素子のボディ・コンタクト構造 | |
| JPH03211771A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US4500900A (en) | Emitter ballast resistor configuration | |
| JP4460272B2 (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| JP2536302B2 (ja) | 絶縁ゲ―ト型バイポ―ラトランジスタ | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| KR100564347B1 (ko) | 파워트랜지스터 및 그것을 사용한 반도체 집적회로장치 | |
| JP3523458B2 (ja) | 高アバランシェ耐量ｍｏｓｆｅｔ、及びその製造方法 | |
| JPH11251590A (ja) | 高耐圧半導体デバイス | |
| JPH07161984A (ja) | 半導体集積回路装置 | |
| JP2504547B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| JP2504529B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
| JP3152561B2 (ja) | 半導体集積回路 | |
| JP4294016B2 (ja) | 半導体デバイスの製造方法 | |
| JP2982435B2 (ja) | 抵抗器 | |
| JPH08222640A (ja) | 半導体集積回路装置 | |
| KR20080084201A (ko) | 반도체 장치의 저항 구조물 및 그 형성 방법. | |
| JPS6128224B2 (ja) | ||
| JPH0555590A (ja) | 半導体装置 | |
| JPH0465529B2 (ja) | ||
| JPH043462A (ja) | 半導体抵抗素子 | |
| JPS63293973A (ja) | 半導体装置 | |
| JPS61256767A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |