JPH04262569A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04262569A JPH04262569A JP3042804A JP4280491A JPH04262569A JP H04262569 A JPH04262569 A JP H04262569A JP 3042804 A JP3042804 A JP 3042804A JP 4280491 A JP4280491 A JP 4280491A JP H04262569 A JPH04262569 A JP H04262569A
- Authority
- JP
- Japan
- Prior art keywords
- type
- lateral
- pnptr
- collector
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000010354 integration Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関するも
ので、特にバイポーラ半導体装置の改良に関する。
ので、特にバイポーラ半導体装置の改良に関する。
【０００２】
【従来の技術】従来、同一基板にアイソレーションで区
切られたｎｐｎトランジスタ、ラテラルｐｎｐトランジ
スタおよび基板コレクタｐｎｐトランジスタを形成する
半導体装置として、図４に示した構造のものが多用され
ている。
切られたｎｐｎトランジスタ、ラテラルｐｎｐトランジ
スタおよび基板コレクタｐｎｐトランジスタを形成する
半導体装置として、図４に示した構造のものが多用され
ている。
【０００３】図４において、Ａはｎｐｎトランジスタ領
域、Ｂはラテラルｐｎｐトランジスタ領域、Ｃは基板コ
レクタｐｎｐトランジスタ領域であり、１はｐ型基板、
２はｎ型埋込層、３はｐ型アイソレーション、４はｎ型
エピタキシャル層、６は深い高濃度ｎ型層、７ａはｐ型
ベース、７ｂはｐ型エミッタ、７ｃはｐ型コレクタ、８
ａはｎ型コレクタコンタクト部、８ｂはｎ型エミッタ部
、８ｃはｎ型ベースコンタクト部である。
域、Ｂはラテラルｐｎｐトランジスタ領域、Ｃは基板コ
レクタｐｎｐトランジスタ領域であり、１はｐ型基板、
２はｎ型埋込層、３はｐ型アイソレーション、４はｎ型
エピタキシャル層、６は深い高濃度ｎ型層、７ａはｐ型
ベース、７ｂはｐ型エミッタ、７ｃはｐ型コレクタ、８
ａはｎ型コレクタコンタクト部、８ｂはｎ型エミッタ部
、８ｃはｎ型ベースコンタクト部である。
【０００４】
【発明が解決しようとする課題】上記構成の半導体装置
にあっては、ラテラルｐｎｐトランジスタ（以後、トラ
ンジスタをＴｒと略記する）や基板コレクタｐｎｐＴｒ
の特性は、ｎｐｎＴｒの特性から決められたエピタキシ
ャル層の比抵抗によって左右される。通常、エピタキシ
ャル層の比抵抗は高くせざるを得ないため、ラテラルｐ
ｎｐＴｒ、基板コレクタｐｎｐＴｒの正常な特性を得る
ためには、必要なベース幅を確保しなければならない。 そのため、ラテラルｐｎｐＴｒのベース幅は、マスク設
計の段階で、ある程度広くせざるを得ず、結果として、
ラテラルｐｎｐＴｒのセルサイズは大きくなる。
にあっては、ラテラルｐｎｐトランジスタ（以後、トラ
ンジスタをＴｒと略記する）や基板コレクタｐｎｐＴｒ
の特性は、ｎｐｎＴｒの特性から決められたエピタキシ
ャル層の比抵抗によって左右される。通常、エピタキシ
ャル層の比抵抗は高くせざるを得ないため、ラテラルｐ
ｎｐＴｒ、基板コレクタｐｎｐＴｒの正常な特性を得る
ためには、必要なベース幅を確保しなければならない。 そのため、ラテラルｐｎｐＴｒのベース幅は、マスク設
計の段階で、ある程度広くせざるを得ず、結果として、
ラテラルｐｎｐＴｒのセルサイズは大きくなる。
【０００５】また、基板コレクタｐｎｐＴｒを正常に動
作させるため、必要なエピタキシャル層が確保されなけ
ればならない。よって素子分離のためのｐ型層（アイソ
レーション）の横広がりや、その形成にかかわる熱処理
時間の増加などで、設計ルールを大きくとらざるを得ず
、集積度に制限を与えている。また、上記の従来構造で
は、ラテラルｐｎｐＴｒも基板コレクタｐｎｐＴｒも、
低濃度の均一ベースであるため、アーリー電圧が低く、
特にラテラルｐｎｐＴｒのｆＴはｎｐｎＴｒの２桁程度
低い値にしかならないという問題がある。
作させるため、必要なエピタキシャル層が確保されなけ
ればならない。よって素子分離のためのｐ型層（アイソ
レーション）の横広がりや、その形成にかかわる熱処理
時間の増加などで、設計ルールを大きくとらざるを得ず
、集積度に制限を与えている。また、上記の従来構造で
は、ラテラルｐｎｐＴｒも基板コレクタｐｎｐＴｒも、
低濃度の均一ベースであるため、アーリー電圧が低く、
特にラテラルｐｎｐＴｒのｆＴはｎｐｎＴｒの２桁程度
低い値にしかならないという問題がある。
【０００６】
【発明の目的】本発明の目的は、ｎｐｎＴｒの特性をほ
とんど落とすことなく、同時に作り込まれるラテラルｐ
ｎｐＴｒと基板コレクタｐｎｐＴｒの電気特性を向上さ
せ、併せて集積度を向上させることを可能にする半導体
装置を得ることにある。
とんど落とすことなく、同時に作り込まれるラテラルｐ
ｎｐＴｒと基板コレクタｐｎｐＴｒの電気特性を向上さ
せ、併せて集積度を向上させることを可能にする半導体
装置を得ることにある。
【０００７】
【課題を解決するための手段】本発明は、同一基板にア
イソレーションで区切られたｎｐｎＴｒ、ラテラルｐｎ
ｐＴｒおよび基板コレクタｐｎｐＴｒが形成された半導
体装置において、ラテラルｐｎｐＴｒのｐ型エミッタ領
域がｎ型ウエル領域内に形成されるとともに基板コレク
タｐｎｐＴｒのｐ型エミッタ領域がｎ型ウエル領域内に
形成されていることを要旨とする。
イソレーションで区切られたｎｐｎＴｒ、ラテラルｐｎ
ｐＴｒおよび基板コレクタｐｎｐＴｒが形成された半導
体装置において、ラテラルｐｎｐＴｒのｐ型エミッタ領
域がｎ型ウエル領域内に形成されるとともに基板コレク
タｐｎｐＴｒのｐ型エミッタ領域がｎ型ウエル領域内に
形成されていることを要旨とする。
【０００８】
【作用】上記構成の半導体装置においては、ｎ型ウエル
領域は、ラテラルｐｎｐＴｒと基板コレクタｐｎｐＴｒ
のベース領域にエミッタから注入されたキャリアにとっ
てコレクタに向かう方向に加速電界となるように働く。 そのため、ｎｐｎＴｒの電気特性を低下させることなく
、ラテラルｐｎｐＴｒと基板コレクタｐｎｐＴｒの電気
特性を向上させることが可能となる。
領域は、ラテラルｐｎｐＴｒと基板コレクタｐｎｐＴｒ
のベース領域にエミッタから注入されたキャリアにとっ
てコレクタに向かう方向に加速電界となるように働く。 そのため、ｎｐｎＴｒの電気特性を低下させることなく
、ラテラルｐｎｐＴｒと基板コレクタｐｎｐＴｒの電気
特性を向上させることが可能となる。
【０００９】
【実施例】図１および図２は、本発明の一実施例を示す
もので、図４と同一または類似する部分に同じ符号が付
されている。
もので、図４と同一または類似する部分に同じ符号が付
されている。
【００１０】同図において、ＡはｎｐｎＴｒ領域、Ｂは
ラテラルｐｎｐＴｒ領域、Ｃは基板コレクタｐｎｐＴｒ
領域であり、ラテラルｐｎｐＴｒ領域Ｂおよび基板コレ
クタｐｎｐＴｒ領域Ｃにおいては、ｎ型ベース領域８ｃ
およびｐ型エミッタ領域７ｂがそれぞれｎ型ウエル領域
ｎｗ内に形成されている。
ラテラルｐｎｐＴｒ領域、Ｃは基板コレクタｐｎｐＴｒ
領域であり、ラテラルｐｎｐＴｒ領域Ｂおよび基板コレ
クタｐｎｐＴｒ領域Ｃにおいては、ｎ型ベース領域８ｃ
およびｐ型エミッタ領域７ｂがそれぞれｎ型ウエル領域
ｎｗ内に形成されている。
【００１１】すなわち、本発明の特徴点は、ラテラルｐ
ｎｐＴｒと基板コレクタｐｎｐＴｒのｎ型ベース領域に
エミッタから注入されたキャリアにとってコレクタに向
かう方向に加速電界となるようなｎ型ウエル層ｎｗを形
成することにある。このｎ型ウエル層ｎｗは、図１に示
すように、ｎｐｎＴｒのコレクタコンタクト部８ａの直
下の深いｎ型層と同時に形成することができる。
ｎｐＴｒと基板コレクタｐｎｐＴｒのｎ型ベース領域に
エミッタから注入されたキャリアにとってコレクタに向
かう方向に加速電界となるようなｎ型ウエル層ｎｗを形
成することにある。このｎ型ウエル層ｎｗは、図１に示
すように、ｎｐｎＴｒのコレクタコンタクト部８ａの直
下の深いｎ型層と同時に形成することができる。
【００１２】図３のグラフは、上記ラテラルｐｎｐＴｒ
と基板コレクタｐｎｐＴｒの活性ベース領域の電流の流
れ方向の不純物濃度プロフィルを示したものである。こ
のグラフに示すように、ラテラルｐｎｐＴｒにおいては
、エミッタ７ｂからコレクタ７ｃに向かう方向に、ｎｗ
不純物の濃度勾配ができ、また基板コレクタｐｎｐＴｒ
においては、エミッタ７ｂからコレクタとなる基板の方
向にｎｗ不純物の濃度勾配ができることになる。
と基板コレクタｐｎｐＴｒの活性ベース領域の電流の流
れ方向の不純物濃度プロフィルを示したものである。こ
のグラフに示すように、ラテラルｐｎｐＴｒにおいては
、エミッタ７ｂからコレクタ７ｃに向かう方向に、ｎｗ
不純物の濃度勾配ができ、また基板コレクタｐｎｐＴｒ
においては、エミッタ７ｂからコレクタとなる基板の方
向にｎｗ不純物の濃度勾配ができることになる。
【００１３】
【発明の効果】以上に述べたように、本発明によれば、
ｎｐｎＴｒの電気特性を低下させることなく、ラテラル
ｐｎｐＴｒと基板コレクタｐｎｐＴｒの電気特性を向上
させることができる。また、この構造を実現するために
は、エピタキシャル層を薄くすることと、ラテラルｐｎ
ｐＴｒのベース幅を狭くすることが必要となり、結果と
して集積度を向上させることが可能となる。よって、ベ
ース抵抗の減少、ｆＴの向上、アーリー電圧の増加、電
流容量の増大などの特性向上が、耐圧やｈＦＥの大幅な
低下を招くことなく実現できる。
ｎｐｎＴｒの電気特性を低下させることなく、ラテラル
ｐｎｐＴｒと基板コレクタｐｎｐＴｒの電気特性を向上
させることができる。また、この構造を実現するために
は、エピタキシャル層を薄くすることと、ラテラルｐｎ
ｐＴｒのベース幅を狭くすることが必要となり、結果と
して集積度を向上させることが可能となる。よって、ベ
ース抵抗の減少、ｆＴの向上、アーリー電圧の増加、電
流容量の増大などの特性向上が、耐圧やｈＦＥの大幅な
低下を招くことなく実現できる。
【図１】本発明の一実施例を示す半導体装置の断面模式
図である。
図である。
【図２】ラテラルｐｎｐＴｒ領域の平面図である。
【図３】不純物濃度プロフィルを示すグラフである。
【図４】従来の半導体装置の断面模式図である。
Ａ ｎｐｎＴｒ領域
Ｂ ラテラルｐｎｐＴｒ領域
Ｃ 基板コレクタｐｎｐＴｒ領域
１ ｐ型基板
２ ｎ型埋込層
３ ｐ型アイソレーション
４ ｎ型エピタキシャル層
５ ｎ型ウエル層
６ 深い高濃度ｎ型層
７ａ ｐ型ベース
７ｂ ｐ型エミッタ
７ｃ ｐ型コレクタ
８ａ ｎ型コレクタコンタクト部
８ｂ ｎ型エミッタ部
８ｃ ｎ型ベースコンタクト部
Claims (1)
- 【請求項１】 同一基板にアイソレーションで区切ら
れたｎｐｎトランジスタ、ラテラルｐｎｐトランジスタ
および基板コレクタｐｎｐトランジスタが形成された半
導体装置において、ラテラルｐｎｐトランジスタのｐ型
エミッタ領域がｎ型ウエル領域内に形成されるとともに
基板コレクタｐｎｐトランジスタのｐ型エミッタ領域が
ｎ型ウエル領域内に形成されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042804A JPH04262569A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042804A JPH04262569A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262569A true JPH04262569A (ja) | 1992-09-17 |
Family
ID=12646152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3042804A Pending JPH04262569A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258436B1 (ko) * | 1996-10-11 | 2000-06-01 | 김덕중 | 상보형 쌍극성 트랜지스터 및 그 제조 방법 |
| JP2005191388A (ja) * | 2003-12-26 | 2005-07-14 | Mitsumi Electric Co Ltd | ラテラルｐｎｐトランジスタ |
-
1991
- 1991-02-15 JP JP3042804A patent/JPH04262569A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258436B1 (ko) * | 1996-10-11 | 2000-06-01 | 김덕중 | 상보형 쌍극성 트랜지스터 및 그 제조 방법 |
| JP2005191388A (ja) * | 2003-12-26 | 2005-07-14 | Mitsumi Electric Co Ltd | ラテラルｐｎｐトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347593B2 (ja) | ||
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| JPS643347B2 (ja) | ||
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| JPH06104459A (ja) | 半導体装置 | |
| JPH04262569A (ja) | 半導体装置 | |
| JPS6239547B2 (ja) | ||
| JPS62177968A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0236558A (ja) | 半導体装置 | |
| US20240006477A1 (en) | SUPER-ß BIPOLAR JUNCTION TRANSISTOR AND MANUFACTURING METHOD THEREFOR | |
| US20230062567A1 (en) | Bipolar junction transistor (bjt) and fabricating method thereof | |
| JPH0521442A (ja) | 半導体装置 | |
| JP2845469B2 (ja) | 半導体装置 | |
| JP2806784B2 (ja) | 半導体装置 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JPH09293732A (ja) | 高耐圧横型ｐｎｐバイポーラトランジスタ | |
| JPS6393154A (ja) | 半導体装置 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPS58210672A (ja) | 半導体装置 | |
| JPS62169358A (ja) | 半導体集積回路装置の製法 | |
| JPS6084873A (ja) | 半導体装置 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH02189927A (ja) | 半導体装置 | |
| JPS6364058B2 (ja) | ||
| JPS60233856A (ja) | 半導体装置 |