JP2806784B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2806784B2 JP2806784B2 JP3067494A JP3067494A JP2806784B2 JP 2806784 B2 JP2806784 B2 JP 2806784B2 JP 3067494 A JP3067494 A JP 3067494A JP 3067494 A JP3067494 A JP 3067494A JP 2806784 B2 JP2806784 B2 JP 2806784B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- base
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
パイポーラトランジスタの構造に関する。
パイポーラトランジスタの構造に関する。
【０００２】
【従来の技術】従来のバイポーラトランジスタは、例え
ばＮＰＮ型の場合は、図２のような構造をしている。Ｐ
型シリコン基板１の表面にＮ+ 型埋込層２が形成され、
この領域を含むシリコン基板１の表面にＮ型エピタキシ
ャル成長層３が形成されている。このエピタキシャル成
長層３の表面およびＮ+ 型埋込層２の直上にＮ+ 型のコ
レクタ導出領域４ＡとＰ型ベース領域５Ａがそれぞれ形
成され、このＰ型ベース領域５Ａの一部にＮ型エミッタ
領域６が形成されている。Ｎ型コレクタ導出領域４Ａと
Ｐ型ベース領域５ＡとＮ型エミッタ領域６は、それぞれ
コレクタ電極１０Ａとベース電極１１Ａとエミッタ電極
１２Ａに接続されている。尚１４は絶縁膜である。
ばＮＰＮ型の場合は、図２のような構造をしている。Ｐ
型シリコン基板１の表面にＮ+ 型埋込層２が形成され、
この領域を含むシリコン基板１の表面にＮ型エピタキシ
ャル成長層３が形成されている。このエピタキシャル成
長層３の表面およびＮ+ 型埋込層２の直上にＮ+ 型のコ
レクタ導出領域４ＡとＰ型ベース領域５Ａがそれぞれ形
成され、このＰ型ベース領域５Ａの一部にＮ型エミッタ
領域６が形成されている。Ｎ型コレクタ導出領域４Ａと
Ｐ型ベース領域５ＡとＮ型エミッタ領域６は、それぞれ
コレクタ電極１０Ａとベース電極１１Ａとエミッタ電極
１２Ａに接続されている。尚１４は絶縁膜である。
【０００３】このように構成された従来のバイポーラト
ランジスタにあっては、エミッタ領域６直下のベース領
域５Ｂ（真性ベース領域）の真性ベース抵抗による電圧
降下のために、エミッタ領域６Ａと真性ベース領域５Ｂ
との間のＰＮ接合に印加される電圧が、ベース電極１１
Ａから遠ざかるに従って次第に減少するという、いわゆ
るエミッタクラウディング効果が発生する。この効果に
ついては、ゴーシュ（Ｇｈｏｓｈ，Ｈ，Ｎ）によりＩＥ
ＥＥトランザクション オン エレクトロンデバイセス
（Ｔｒａｎｓａｃｔｉｏｎ ｏｎ ｅｌｅｃｔｒｏｎ
ｄｅｖｉｃｅｓ）ＥＤ−１２，Ｎｏ１０，１９６５，ｐ
ｐ．５１３〜５３１に報告されている。
ランジスタにあっては、エミッタ領域６直下のベース領
域５Ｂ（真性ベース領域）の真性ベース抵抗による電圧
降下のために、エミッタ領域６Ａと真性ベース領域５Ｂ
との間のＰＮ接合に印加される電圧が、ベース電極１１
Ａから遠ざかるに従って次第に減少するという、いわゆ
るエミッタクラウディング効果が発生する。この効果に
ついては、ゴーシュ（Ｇｈｏｓｈ，Ｈ，Ｎ）によりＩＥ
ＥＥトランザクション オン エレクトロンデバイセス
（Ｔｒａｎｓａｃｔｉｏｎ ｏｎ ｅｌｅｃｔｒｏｎ
ｄｅｖｉｃｅｓ）ＥＤ−１２，Ｎｏ１０，１９６５，ｐ
ｐ．５１３〜５３１に報告されている。
【０００４】即ち、Ｇｈｏｓｈの解析によればベース抵
抗の計算は、図３（ａ），（ｂ）の断面図及び等価回路
図の解析モデルの分布定数回路網を解くことで得られ
る。いま、エミッタ６のストライプ長をｌ，ベース電流
をｉb （ｘ），暗電流をＩs ，接地されたエミッタに対
する電位をＶ（ｘ），ボルツマン定数をｋ，絶対温度を
Ｔとすると、次の（１），（２）式が得られる。
抗の計算は、図３（ａ），（ｂ）の断面図及び等価回路
図の解析モデルの分布定数回路網を解くことで得られ
る。いま、エミッタ６のストライプ長をｌ，ベース電流
をｉb （ｘ），暗電流をＩs ，接地されたエミッタに対
する電位をＶ（ｘ），ボルツマン定数をｋ，絶対温度を
Ｔとすると、次の（１），（２）式が得られる。
【０００５】 ｄｉb （ｘ）／ｄｘ＝ｉE ／β＝（Ａ／β）ｅｘｐ ｕ（ｘ）・・・（１） ｄＶ（ｘ）／ｄｘ＝Ｒｉb （ｘ）・・・・・・・・・・・・・・・・（２） ここで、 ｉE ＝Ａｅｘｐ｛ｑＶ（ｘ）／ｋＴ｝，Ａ＝Ｉs ／ｈ，
Ｒ＝ρEBS ／ｌ，ｑＶ（ｘ）／ｋＴ＝ｕ（ｘ） とおく。またβは電流利得である。両式からｉb （ｘ）
を消去すると、次の（３）式となる。
Ｒ＝ρEBS ／ｌ，ｑＶ（ｘ）／ｋＴ＝ｕ（ｘ） とおく。またβは電流利得である。両式からｉb （ｘ）
を消去すると、次の（３）式となる。
【０００６】 ｄ2 ｕ（ｘ）／ｄｘ2 ＝（ｑＡＲ／βｋＴ）ｅｘｐ ｕ（ｘ）＝Ｋ1 ｅｘｐ ｕ（ｘ）・・・・・・・・・・・・・・・・・・・・・・・・・・・・（３） ただし、 Ｋ1 ＝ｑＡＲ／βｋＴ である。（３）式は変数変換を２回続けることにより標
準形ベルヌーイの方程式に帰着する。ここで境界条件と
して、エミッタ終端ｘ＝ｈでの電位勾配が０、即ちｄｕ
／ｄｘ＝０を用いると、次の（４）式が得られる。
準形ベルヌーイの方程式に帰着する。ここで境界条件と
して、エミッタ終端ｘ＝ｈでの電位勾配が０、即ちｄｕ
／ｄｘ＝０を用いると、次の（４）式が得られる。
【０００７】 ｕ（ｘ）＝１ｎ（Ｃo ／２Ｋ1 ）ｓｅｃ2 ｛（Ｃo 1/2
／２）（ｈ−ｘ）｝・・・・・・・・・（４） ここでＣｏは任意定数である。よって、（４）式から解
るようにベース電極１１側のエミッタ終端部（ｘ＝０）
２０Ａから一方のエミッタ終端部２０Ｂに遠ざかる（ｘ
がｈに近付く）に従いＶ（ｘ）が低下する。
／２）（ｈ−ｘ）｝・・・・・・・・・（４） ここでＣｏは任意定数である。よって、（４）式から解
るようにベース電極１１側のエミッタ終端部（ｘ＝０）
２０Ａから一方のエミッタ終端部２０Ｂに遠ざかる（ｘ
がｈに近付く）に従いＶ（ｘ）が低下する。
【０００８】エミッタクラウディング効果の発生はエミ
ッタ終端部における電流の偏りを招き、エミッタ領域を
効率的に利用することができず実質的なエミッタ注入効
率の低下が起こる。またこの電流の偏りは、キャリアの
高水準領域における電流集中や局部的な電導度変調をも
たらし、デバイスの接合部温度の上昇に伴う破壊や電流
増幅率ｈFEの低下および高速性能を劣化させるという問
題を招いている。このため、従来よりエミッタクラウデ
ィング効果を抑制する方法として、エミッタ・ストライ
プ長ｌを長くしたり、エミッタ・ストライプの幅ｈを小
さくすることで改善が図られてきた。
ッタ終端部における電流の偏りを招き、エミッタ領域を
効率的に利用することができず実質的なエミッタ注入効
率の低下が起こる。またこの電流の偏りは、キャリアの
高水準領域における電流集中や局部的な電導度変調をも
たらし、デバイスの接合部温度の上昇に伴う破壊や電流
増幅率ｈFEの低下および高速性能を劣化させるという問
題を招いている。このため、従来よりエミッタクラウデ
ィング効果を抑制する方法として、エミッタ・ストライ
プ長ｌを長くしたり、エミッタ・ストライプの幅ｈを小
さくすることで改善が図られてきた。
【０００９】
【発明が解決しようとする課題】このように従来の半導
体装置においては、エミッタクラウディング効果を抑制
する為にエミッタ・ストライプの長さを増加させたり幅
を減少させたりする方法が用いられてきたが、近年のデ
バイス面積の縮小化やフォトリソグラフィ技術の制約に
より、これらの方法も限界となり、ある程度の改善しか
期待できない状況にある。このため、早急な対策が必要
となってきた。
体装置においては、エミッタクラウディング効果を抑制
する為にエミッタ・ストライプの長さを増加させたり幅
を減少させたりする方法が用いられてきたが、近年のデ
バイス面積の縮小化やフォトリソグラフィ技術の制約に
より、これらの方法も限界となり、ある程度の改善しか
期待できない状況にある。このため、早急な対策が必要
となってきた。
【００１０】本発明の目的は、上記従来のバイポーラト
ランジスタの問題点を考慮してなされたもので、エミッ
タクラウディング効果を容易に抑制でき、電流増幅率や
高速性能の向上した半導体装置を提供することにある。
ランジスタの問題点を考慮してなされたもので、エミッ
タクラウディング効果を容易に抑制でき、電流増幅率や
高速性能の向上した半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型半導体基板上に形成された第２導電型の第１
のエピタキシャル層と、この第１のエピタキシャル層の
表面に形成された第１導電型の第１の拡散層と、この第
１の拡散層の表面に形成された第２導電型の第２の拡散
層と、少なくとも前記第１および第２の拡散層の表面を
覆い前記第１のエピタキシャル層に上に形成された第１
導電型の第２のエピタキシャル層と、この第２のエピタ
キシャル層に接続された第１の電極と、前記第２の拡散
層に接続された第２の電極とを含むことを特徴とするも
のである。
第１導電型半導体基板上に形成された第２導電型の第１
のエピタキシャル層と、この第１のエピタキシャル層の
表面に形成された第１導電型の第１の拡散層と、この第
１の拡散層の表面に形成された第２導電型の第２の拡散
層と、少なくとも前記第１および第２の拡散層の表面を
覆い前記第１のエピタキシャル層に上に形成された第１
導電型の第２のエピタキシャル層と、この第２のエピタ
キシャル層に接続された第１の電極と、前記第２の拡散
層に接続された第２の電極とを含むことを特徴とするも
のである。
【００１２】
【実施例】次に本発明について図面を用いて説明する。
図１（ａ）〜（ｃ）は本発明による半導体装置の製造方
法を説明するための半導体チップの断面図である。以下
製造工程順に説明する。
図１（ａ）〜（ｃ）は本発明による半導体装置の製造方
法を説明するための半導体チップの断面図である。以下
製造工程順に説明する。
【００１３】先ず、図１（ａ）に示すように、比抵抗２
〜６Ωｃｍ、面方位（１００）のＰ型シリコン基板１の
表面に通常の選択拡散法を用いて部分的にシート抵抗２
０〜３０Ω／□のＮ+ 型埋込層２を形成した後、全面に
気相成長（ＣＶＤ）法により不純物濃度１０15〜１０16
／ｃｍ3 ，厚さ１．５μｍのＮ型エピタキシャル層３を
形成する。次に、選択拡散法またはイオン注入法を用い
てＮ型エピタキシャル層３の表面にＮ+ 型埋め込み層２
に接するようにＮ+ 型コレクタ導出領域４を形成し、続
いてエピタキシャル層３にＰ型ベース領域５を形成す
る。この時、ベース領域５はバイポーラトランジスタの
真性ベースとして用いるため、ベース領域５のガンメル
（単位面積当りの不純物）数は１０12〜１０13／ｃｍ2
とする。
〜６Ωｃｍ、面方位（１００）のＰ型シリコン基板１の
表面に通常の選択拡散法を用いて部分的にシート抵抗２
０〜３０Ω／□のＮ+ 型埋込層２を形成した後、全面に
気相成長（ＣＶＤ）法により不純物濃度１０15〜１０16
／ｃｍ3 ，厚さ１．５μｍのＮ型エピタキシャル層３を
形成する。次に、選択拡散法またはイオン注入法を用い
てＮ型エピタキシャル層３の表面にＮ+ 型埋め込み層２
に接するようにＮ+ 型コレクタ導出領域４を形成し、続
いてエピタキシャル層３にＰ型ベース領域５を形成す
る。この時、ベース領域５はバイポーラトランジスタの
真性ベースとして用いるため、ベース領域５のガンメル
（単位面積当りの不純物）数は１０12〜１０13／ｃｍ2
とする。
【００１４】次に図１（ｂ）に示すように、ガンメル数
が約１０16／ｃｍ2 であるＮ型エミッタ領域６を選択拡
散法またはイオン注入法により形成する。この不純物の
拡散層はコレクタ導出領域４上にも同時に形成される。
エミッタ領域６の拡散深さは約０．５μｍ程度とする。
従って、不純物濃度は２×１０20／ｃｍ3 のドーピング
レベルとなる。この時、エミッタ領域６の不純物元素は
次工程のエピタキシャル層の形成方法によって適切な元
素を選択する（形成温度における不純物元素の再分布を
防止するために、形成温度の工程によって使い分け
る）。例えば、分子線エピタキシー（ＭＢＥ）法の場合
は６００〜８００℃の温度で処理されるために不純物の
再分布が小さいからＰまたはＡｓを、一方気相反応法の
場合は１０００〜１１５０℃の温度で処理されるために
不純物の再分布が大きいからＳｂまたはＡｓが望まし
い。
が約１０16／ｃｍ2 であるＮ型エミッタ領域６を選択拡
散法またはイオン注入法により形成する。この不純物の
拡散層はコレクタ導出領域４上にも同時に形成される。
エミッタ領域６の拡散深さは約０．５μｍ程度とする。
従って、不純物濃度は２×１０20／ｃｍ3 のドーピング
レベルとなる。この時、エミッタ領域６の不純物元素は
次工程のエピタキシャル層の形成方法によって適切な元
素を選択する（形成温度における不純物元素の再分布を
防止するために、形成温度の工程によって使い分け
る）。例えば、分子線エピタキシー（ＭＢＥ）法の場合
は６００〜８００℃の温度で処理されるために不純物の
再分布が小さいからＰまたはＡｓを、一方気相反応法の
場合は１０００〜１１５０℃の温度で処理されるために
不純物の再分布が大きいからＳｂまたはＡｓが望まし
い。
【００１５】次に、エピタキシャル層３の表面上にＭＢ
Ｅ法または気相反応法を用いてＢまたはＧａの不純物を
有するＰ型エピタキシャル層を形成する。このエピタキ
シャル層は外部ベースとして用いるため、真性ベース領
域５の不純物濃度よりも高く設定し、ベース抵抗成分を
減少させることが望ましい。次いでこのＰ型エピタキシ
ャル層をフォトリソグラフィおよびエッチング技術を用
いてパターニングし、少くともエミッタ領域６とベース
領域５とを覆いエミッタ領域６の中心部上に開口部１３
を有する外部ベース領域７を形成する。
Ｅ法または気相反応法を用いてＢまたはＧａの不純物を
有するＰ型エピタキシャル層を形成する。このエピタキ
シャル層は外部ベースとして用いるため、真性ベース領
域５の不純物濃度よりも高く設定し、ベース抵抗成分を
減少させることが望ましい。次いでこのＰ型エピタキシ
ャル層をフォトリソグラフィおよびエッチング技術を用
いてパターニングし、少くともエミッタ領域６とベース
領域５とを覆いエミッタ領域６の中心部上に開口部１３
を有する外部ベース領域７を形成する。
【００１６】次に、図１（ｃ）に示すように、外部ベー
ス領域７の表面を含む全面に順次シリコン酸化膜８およ
びＰＳＧ膜９を形成する。次にシリコン酸化膜８および
ＰＳＧ膜９を選択的に除去して、コレクタ導出領域４の
表面、外部ベース領域７の表面およびエミッタ領域６表
面に開孔部を設ける。次で１％程度のＳｉを含むＡｌを
被着し、所望のパターンに従って不要部分を除去し、コ
レクタ電極，ベース電極およびエミッタ電極１３を形成
し、本発明に係る半導体装置を完成させる。尚、これら
の電極は他の金属や多結晶シリコン等を用いてもよい。
ス領域７の表面を含む全面に順次シリコン酸化膜８およ
びＰＳＧ膜９を形成する。次にシリコン酸化膜８および
ＰＳＧ膜９を選択的に除去して、コレクタ導出領域４の
表面、外部ベース領域７の表面およびエミッタ領域６表
面に開孔部を設ける。次で１％程度のＳｉを含むＡｌを
被着し、所望のパターンに従って不要部分を除去し、コ
レクタ電極，ベース電極およびエミッタ電極１３を形成
し、本発明に係る半導体装置を完成させる。尚、これら
の電極は他の金属や多結晶シリコン等を用いてもよい。
【００１７】次に、本発明が如何にしてエミッタクラウ
ディング効果の抑制に対して効果があるかについて説明
する。エミッタクラウディング効果は前記したようにエ
ミッタ・ベース接合に加えられる電圧がエミッタ・ベー
ス接合の断面積にわたって均一ではなく、実際にはベー
ス電流により横方向の電圧降下の影響を受け、場所の関
数になっているために発生する。このため、このエミッ
タクラウディング効果を抑制するには横方向の電圧降下
を無くすことが重要である。
ディング効果の抑制に対して効果があるかについて説明
する。エミッタクラウディング効果は前記したようにエ
ミッタ・ベース接合に加えられる電圧がエミッタ・ベー
ス接合の断面積にわたって均一ではなく、実際にはベー
ス電流により横方向の電圧降下の影響を受け、場所の関
数になっているために発生する。このため、このエミッ
タクラウディング効果を抑制するには横方向の電圧降下
を無くすことが重要である。
【００１８】いま、ベース電流の内訳を考えてみると、
ベース領域への注入担体の再結合に伴う多数担体の補給
電流Ｉ1 、エミッタ領域への注入担体に伴うエミッタ領
域での拡散電流Ｉ2 およびエミッタ・ベース間の空間電
荷領域内での再結合に伴う多数担体の補給電流Ｉ3 があ
る。そして、エミッタクラウディング効果が表面化する
ようなコレクタ電流が流れる状態ではベース電流の主成
分は再結合に伴なう補給電流Ｉ1 となる。補給電流Ｉ1
はベース領域から正孔注入に伴う補給電流という形で補
給されるから、バイポーラトランジスタの基本構造を保
ちつつ、補給経路を従来の横方向から縦方向に変更でき
るようなデバイス構造にしてやることでエミッタクラウ
ディング効果が抑制できる。
ベース領域への注入担体の再結合に伴う多数担体の補給
電流Ｉ1 、エミッタ領域への注入担体に伴うエミッタ領
域での拡散電流Ｉ2 およびエミッタ・ベース間の空間電
荷領域内での再結合に伴う多数担体の補給電流Ｉ3 があ
る。そして、エミッタクラウディング効果が表面化する
ようなコレクタ電流が流れる状態ではベース電流の主成
分は再結合に伴なう補給電流Ｉ1 となる。補給電流Ｉ1
はベース領域から正孔注入に伴う補給電流という形で補
給されるから、バイポーラトランジスタの基本構造を保
ちつつ、補給経路を従来の横方向から縦方向に変更でき
るようなデバイス構造にしてやることでエミッタクラウ
ディング効果が抑制できる。
【００１９】そこで、本発明は実施例で説明したよう
に、従来技術に見られるバイポーラトランジスタの構造
を一部変更してエミッタ領域６をベース領域の内部に埋
め込み、またベース電極１１の少なくとも一部をエミッ
タ領域６の直上に位置する構造にしてある。この結果、
エミッタとベースの間で見られる注入担体の経路は外部
ベース領域７から直下のエミッタ領域６へ向かう成分と
エミッタ領域６から直下の真性ベース領域５に向かう成
分の２つの縦方向電流が主流となり、これに伴って電圧
降下が縦方向成分になる。即ち、補給電流Ｉ1 はエミッ
タ領域６表面上の外部ベース領域７から正孔注入に伴う
補給電流という形で補給される。これは、外部ベース領
域７と真性ベース領域５がエミッタ領域６に対して並列
に接続されているために、ベース電流は抵抗分割されて
抵抗の小さい外部ベース領域７に優先的に流れるためで
ある。このため、真性ベース領域５とエミッタ領域６の
間のＰＮ接合にはベース電流による電圧降下が起きにく
くなり、エミッタ電極１２とベース電極１１の間に印加
された電圧がそのままＰＮ接合部に保存されることでバ
イポーラ動作が実現できる。このように、構造を一部変
更することにより横方向の電圧降下がなくなりエミッタ
クラウディング効果の発生が抑制でき、エミッタ領域が
有効に利用できる。また、本発明はバイポーラトランジ
スタの基本構造を有しているために、本来の基本的な機
能・性能を阻害するものではない。
に、従来技術に見られるバイポーラトランジスタの構造
を一部変更してエミッタ領域６をベース領域の内部に埋
め込み、またベース電極１１の少なくとも一部をエミッ
タ領域６の直上に位置する構造にしてある。この結果、
エミッタとベースの間で見られる注入担体の経路は外部
ベース領域７から直下のエミッタ領域６へ向かう成分と
エミッタ領域６から直下の真性ベース領域５に向かう成
分の２つの縦方向電流が主流となり、これに伴って電圧
降下が縦方向成分になる。即ち、補給電流Ｉ1 はエミッ
タ領域６表面上の外部ベース領域７から正孔注入に伴う
補給電流という形で補給される。これは、外部ベース領
域７と真性ベース領域５がエミッタ領域６に対して並列
に接続されているために、ベース電流は抵抗分割されて
抵抗の小さい外部ベース領域７に優先的に流れるためで
ある。このため、真性ベース領域５とエミッタ領域６の
間のＰＮ接合にはベース電流による電圧降下が起きにく
くなり、エミッタ電極１２とベース電極１１の間に印加
された電圧がそのままＰＮ接合部に保存されることでバ
イポーラ動作が実現できる。このように、構造を一部変
更することにより横方向の電圧降下がなくなりエミッタ
クラウディング効果の発生が抑制でき、エミッタ領域が
有効に利用できる。また、本発明はバイポーラトランジ
スタの基本構造を有しているために、本来の基本的な機
能・性能を阻害するものではない。
【００２０】本発明は、上記した実施例に何ら限定され
るものではなく、本発明の要旨を逸脱しない範囲で適宜
変更して実施することができる。例えば、上記実施例で
はＮＰＮ型バイポーラトランジスタの場合について述べ
たが、ＰＮＰ型バイポーラトランジスタの場合でも同様
である。
るものではなく、本発明の要旨を逸脱しない範囲で適宜
変更して実施することができる。例えば、上記実施例で
はＮＰＮ型バイポーラトランジスタの場合について述べ
たが、ＰＮＰ型バイポーラトランジスタの場合でも同様
である。
【００２１】
【発明の効果】以上説明したように、本発明は、エミッ
タ領域をベース領域の内部に埋め込み、ベース電極をエ
ミッタ領域の真上に設けることによりエミッタクラウデ
ィング効果が抑制できるため、エミッタ領域を効率的に
利用することができ、エミッタ注入効率を向上させるこ
とができる。また、キャリアの高水準領域における電流
集中や局部的な電導度変調が防止できるため、デバイス
の接合部温度の均熱化や電流増幅率ｈFEおよび高速性能
の向上した半導体装置が得られる。
タ領域をベース領域の内部に埋め込み、ベース電極をエ
ミッタ領域の真上に設けることによりエミッタクラウデ
ィング効果が抑制できるため、エミッタ領域を効率的に
利用することができ、エミッタ注入効率を向上させるこ
とができる。また、キャリアの高水準領域における電流
集中や局部的な電導度変調が防止できるため、デバイス
の接合部温度の均熱化や電流増幅率ｈFEおよび高速性能
の向上した半導体装置が得られる。
【図１】本発明の一実施例の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
【図２】従来の半導体装置の一例の断面図。
【図３】エミッタクラウディング効果を説明するための
断面図および等価回路図。
断面図および等価回路図。
【符号の説明】 １ Ｐ型シリコン基板 ２ Ｎ+ 型埋込層 ３ Ｎ型エピタキシャル層 ４，４Ａ コレクタ導出領域 ５，５Ｂ 真性ベース領域 ６，６Ａ エミッタ領域 ７ 外部ベース領域 ８ シリコン酸化膜 ９ ＰＳＧ膜 １０，１０Ａ コレクタ電極 １１，１１Ａ ベース電極 １２，１２Ａ エミッタ電極 １３ 開孔部 １４ 絶縁膜
Claims (4)
- 【請求項１】 第１導電型半導体基板上に形成された第
２導電型の第１のエピタキシャル層と、この第１のエピ
タキシャル層の表面に形成された第１導電型の第１の拡
散層と、この第１の拡散層の表面に形成された第２導電
型の第２の拡散層と、少なくとも前記第１および第２の
拡散層の表面を覆い前記第１のエピタキシャル層上に形
成された第１導電型の第２のエピタキシャル層と、この
第２のエピタキシャル層に接続された第１の電極と、前
記第２の拡散層に接続された第２の電極とを含むことを
特徴とする半導体装置。 - 【請求項２】 第１の拡散層と第２のエピタキシャル層
はベース領域であり、第２の拡散層はエミッタ領域であ
る請求項１記載の半導体装置。 - 【請求項３】 第１の電極の少なくとも一部は第２の拡
散層の真上に位置して設けられている請求項１記載の半
導体装置。 - 【請求項４】 第２の電極は第２の拡散層の中央部に接
続されている請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3067494A JP2806784B2 (ja) | 1994-02-28 | 1994-02-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3067494A JP2806784B2 (ja) | 1994-02-28 | 1994-02-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240422A JPH07240422A (ja) | 1995-09-12 |
| JP2806784B2 true JP2806784B2 (ja) | 1998-09-30 |
Family
ID=12310271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3067494A Expired - Fee Related JP2806784B2 (ja) | 1994-02-28 | 1994-02-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806784B2 (ja) |
-
1994
- 1994-02-28 JP JP3067494A patent/JP2806784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07240422A (ja) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347593B2 (ja) | ||
| US4769687A (en) | Lateral bipolar transistor and method of producing the same | |
| US4782379A (en) | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device | |
| JPH11330082A (ja) | 半導体装置 | |
| JP3165480B2 (ja) | ターンオフサイリスタ | |
| US6764918B2 (en) | Structure and method of making a high performance semiconductor device having a narrow doping profile | |
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| US5218227A (en) | Semiconductor device and method of manufacturing same | |
| JP2004207733A (ja) | サブコレクタとしての多数キャリア蓄積層を有するバイポーラ・トランジスタ | |
| JP2001319936A (ja) | バイポーラトランジスタ及びその製造方法 | |
| US3979766A (en) | Semiconductor device | |
| JP2806784B2 (ja) | 半導体装置 | |
| US3968511A (en) | Semiconductor device with additional carrier injecting junction adjacent emitter region | |
| JP2622521B2 (ja) | ゲート遮断サイリスタ及びその製造方法 | |
| US5455450A (en) | Semiconductor device comprising a lateral bipolar transistor | |
| JPS6241427B2 (ja) | ||
| JPS59124153A (ja) | 半導体集積回路装置 | |
| JP2763432B2 (ja) | 半導体装置 | |
| JPH0381312B2 (ja) | ||
| KR800001124B1 (ko) | 반도체 장치 | |
| JP3146024B2 (ja) | 半導体装置 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH04262569A (ja) | 半導体装置 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JP3068510B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |
|
| LAPS | Cancellation because of no payment of annual fees |