CN100394582C - 异质结双极晶体管的结构及方法 - Google Patents

异质结双极晶体管的结构及方法 Download PDF

Info

Publication number
CN100394582C
CN100394582C CNB028255771A CN02825577A CN100394582C CN 100394582 C CN100394582 C CN 100394582C CN B028255771 A CNB028255771 A CN B028255771A CN 02825577 A CN02825577 A CN 02825577A CN 100394582 C CN100394582 C CN 100394582C
Authority
CN
China
Prior art keywords
doped
collector
collector layer
medium
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028255771A
Other languages
English (en)
Other versions
CN1628383A (zh
Inventor
R·S·伯顿
A·萨梅利斯
H·育西克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN1628383A publication Critical patent/CN1628383A/zh
Application granted granted Critical
Publication of CN100394582C publication Critical patent/CN100394582C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

按照一个公开的实施例,形成重掺杂的子集电极(210)。接着,在重掺杂的子集电极(210)之上制造集电极(230),其中集电极(230)包括邻近子集电极(210)的中等掺杂的集电极层(232)和在中等掺杂的集电极层(232)上面的低掺杂的集电极层(234)。中等掺杂的集电极层(232)和低掺杂的集电极层(234)包括分别掺杂了近似5×1016cm-3到近似1×1018cm-3的硅的GaAs,和掺杂了近似1×1016cm-3到近似3×1016cm-3的硅的GaAs。此后,在集电极(230)上生长基极(212),在基极(212)上淀积发射极(214)。HBT的集电极(230)防止耗尽区到达不过度阻止耗尽区扩展的子集电极(210)。结果,阻止了子集电极(210)中的丝化现象,但是HBT的性能保持最优化。

Description

异质结双极晶体管的结构及方法
发明背景
1、发明领域
本发明通常涉及半导体器件的制造领域。更具体的,本发明涉及异质结双极晶体管的制造领域。
2、现有技术
GaAs基器件可给无线电通信应用的功率和放大需要提供改良的线性和功率效率。表现出高的功率密度性能的镓-砷(“GaAs”)异质结双极晶体管(“HBT”)的特殊意义是,使它们以低成本和高功率放大适用于CDMA、TDMA与GSM无线电通信的器件中。与常规硅双极晶体管相比,在速率、频率响应和击穿方面NPN砷化镓HBT具有显著的优点。由于砷化镓的某种优点,例如大的能带隙和高的电子迁移率,砷化镓NPN HBT可具有更高的击穿、速率和频率特性。与具有1.1eV的硅相比,砷化镓具有1.424eV的能带隙,并且与800-2000cm2/(V-sec)的硅相比,其电子迁移率大约为5000-8000cm2/(V-sec)。结果,与硅器件的频率和输入功率相比,GaAs器件可达到显著大的增益带宽乘积和击穿。
已知由于穿过P-N界面的多数载流子的扩散,当NPN砷化镓HBT是非活性的时,在P-N、集电极-基极的结中存在空间电荷层。不施加电压时,空间电荷层的宽度,即“耗尽区”相对较窄。而且,多数载流子的迁移而导致的穿过耗尽区的电场相对较弱。但是,当对集电极-基极结施加反向电压时,即当集电极-基极结反向偏置时,电场增强,耗尽区相应的变宽,其耗尽区的边缘一步步延伸至集电极中。电场的强度与集电极耗尽区的宽度直接与施加的反向电压有关。
此外已知从发射极注入到基极中的电子通过电场加速穿过耗尽区到达集中它们的集电极。穿过耗尽区的电场强度决定移动通过集电极-基极结的电子的能量。因此,如果升高施加于结的反向电压,电场得到增强,并且电子能量相应增加。
在某种电压下,通常指“击穿电压”,通过集电极-基极结的多个电子通过碰撞得到足够的能量,在耗尽区中产生电子空穴对。产生碰撞的空穴和电子影响反向电流,即从集电极流向基极的电流,并且快速的增加反向电流的结果。假设不超过器件的最大功率耗散额度,由于电流的快速增大而产生的“击穿”不一定导致HBT的灾难性故障。但是,产生的热量和温度升高的结果可威胁器件的运行。
现在参照图1,说明了使用常规制造方法制造的NPN砷化镓HBT。砷化镓(“GaAs”)HBT100包括发射极接触120、基极接触122和124,以及集电极接触126。此外,GaAs HBT100包括发射极盖118、发射极盖116、发射极114和基极112。在典型的GaAs HBT中,例如,当发射极盖116为掺杂了近似5×1018cm-3的硅的砷化镓时,发射极盖118为掺杂大约1×1019cm-3的碲的铟砷化镓(“InGaAs”)。发射极114可包括掺杂了3×1017cm-3的相对低浓度的硅的砷化铝镓(“AlGaAs”)或磷化铟镓(“InGaP”)。基极112可以是例如掺杂了4×1019cm-3的碳的砷化镓。
继续如图1所示,GaAs HBT100进一步包括集电极130和子集电极110。依照常规制造方法,集电极130包括均匀地和轻微地掺杂了1×1016cm-3的硅的砷化镓。在集电极130下面就是子集电极110,其也为砷化镓。但是,子集电极110掺杂了非常高浓度的硅,一般在5×1018cm-3的范围。在GaAs HBT 100中,集电极层130可以是0.3微米到2.0微米的厚度之间,子集电极110可以是在0.3微米和2.0微米的厚度之间。
如上所讨论的,当NPN砷化镓HBT处于激活方式时,由于由施加的电压产生的电场,集电极-基极结的耗尽区变宽。因此,当向GaAs HBT100施加电压时,最初在基极112和集电极130之间的P-N结形成的窄耗尽区变宽。此外,由于集电极电压逐渐变大,耗尽区的边缘更深的延伸至集电极130中,并且在足够高的电压下,耗尽区最后到达子集电极110。但是,已知由于子集电极110显著的高掺杂级,子集电极110的耗尽过程非常缓慢。取决于集电极130的厚度和掺杂级,此时或者当耗尽区侵入到子集电极110之后,在靠近集电极130和子集电极110之间的界面的耗尽区的边缘处产生击穿电压。
由于耗尽区延伸穿过集电极130并且到达集电极-子集电极界面的结果,靠近重掺杂的子集电极110形成强电场。强电场引起丝化现象(filamentation),简单陈述一下丝化现象是与器件内局部温度一同显著增加的、小区域中引起高功率耗散的局部电流。理论上来说,例如通过来自重掺杂的子集电极中的例如硅的掺杂物的沉淀在子集电极区中的局部不均匀性、通过晶体中的自然缺陷,或者通过器件中的内部热梯度,引起丝化现象。无论丝化现象的精确机理如何,最终导致过早的故障失效。
因此本领域需要用来可最小化丝化现象的可能性以增强器件的操作条件的制造砷化镓HBT的方法。
发明概述
本发明的目的在于异质结双极晶体管的方法和结构。在一个实施例中,本发明导致具有防止耗尽区到达子集电极附近的集电极的异质结双极晶体管(“HBT”),由此防止在集电极和子集电极之间的结处的强电场的形成,并且由此抑制子集电极中的丝化现象。
依照本发明的一个实施例,形成重掺杂的子集电极。重掺杂的子集电极可包括,例如,掺杂高浓度硅的砷化镓。接着,在重掺杂的子集电极上制造集电极,其中集电极包括邻近子集电极的中等掺杂(medium-doped)的集电极层和中等掺杂的集电极层之上的低掺杂的集电极层。中等掺杂的集电极层和低掺杂的集电极层可包括掺杂硅的砷化镓,例如,在中等掺杂的集电极层情形中为近似5×1016cm-3和近似1×1018cm-3之间,在低掺杂集电极层中情形为近似1×1016cm-3和近似×1016cm-3之间。
依照一个实施例,集电极可进一步包括在低掺杂的集电极层上的中等/高掺杂的(medium/high-doped)集电极层,中等/高掺杂的集电极层可包括掺杂了近似2×1016cm-3到近似3×1018cm-3的硅的砷化镓。因此,在集电极上生长基极,在基极上淀积发射极。HBT的集电极阻止耗尽区到达不过度阻止耗尽区扩展的子集电极。结果,防止了子集电极中的丝化现象,但是可用特殊电路优化HBT的性能。
此外,在可制造HBT结构中,集电极包括邻近重掺杂的子集电极的中等掺杂的集电极层。集电极还包括在中等掺杂的集电极层上的低掺杂的集电极层。HBT进一步包括在低掺杂的集电极层上的基极和基极上的发射极。最终HBT结构中阻止耗尽区到达子集电极,防止子集电极中产生丝化现象。
附图简介
图1描述了使用常规方法制造的HBT的某些特征的截面图;
图2描述了依照本发明的一个实施例制造的HBT的某些特征的截面图;
图3描述了依照本发明的一个实施例的制造的HBT的某些特征的截面图;
图4描述了依照本发明的一个实施例制造的HBT的某些特征的截面图;
图5示出了描述开始执行本发明的实施例的某些实施步骤的流程图。
发明的详细说明
本发明目的在于异质结双极晶体管的方法和结构。以下的说明包含与本发明的实施过程相关的具体信息。本领域技术人员可以理解本发明可以不同于本申请中具体讨论的方法来实施。此外,为了不模糊发明,不讨论本发明的某些具体细节。
本申请的附图及其详细说明目的仅是示例性本发明的实施例。为了简便,本发明的其他实施例不在本申请中具体描述并且不通过本附图具体说明。
参照图2,其示出示例性HBT200。HBT200是依照发明的一个实施例制造的NPN砷化镓(“GaAs”)异质结双极晶体管(“HBT”)。为了不模糊发明,图2中省去了某些细节和特征,但是本领域普通技术人员可以理解这样额外的细节和特征是显而易见的。如图所示,HBT200包括子集电极210、集电极230、基极212、发射极层214、第一发射极盖216和第二发射极盖218。集电极230由两个分离的层构成,即低掺杂的集电极层234和中等掺杂的集电极层232。示例性HBT200还包括发射极接触220、基极接触222和224,以及集电极接触226。
随示例性HBT200,在本实施例中,子集电极210是高掺杂N+埋层,其提供了自集电极230至集电极接触226的低电阻电路径。子集电极210包括GaAs,其可掺杂例如近似1×1018cm-3和近似6×1018cm-3之间的硅。子集电极210的厚度在近似0.5微米到近似1.0微米之间。示例性HBT200中的基极212也掺杂例如近似1×1019cm-3和近似6×1019cm-3之间的碳,将其制成P+型基极。一般的,基极212的厚度在近似500到近似1500
Figure C0282557700082
之间。
如图2所示,位于基极212顶面之上是发射极214,其可包含例如磷化铟镓(“InGaP”)或砷化铝镓(“AlGaAs”)二者之一。近似于200
Figure C0282557700083
到700
Figure C0282557700084
厚度的发射极214可掺杂近似3×1017cm-3的硅,将发射极214制成n型发射极。在发射极214顶面上形成的是第一发射极盖216和第二发射极盖218。在本实施例中,第一发射极盖216包括掺杂了近似4×1018cm-3的硅的GaAs,并且其厚度为近似1500
Figure C0282557700085
同时第二发射极盖218包括掺杂了近似1×1019cm-3到近似4×1019cm-3的硅或碲二者之一的砷化铟镓(“InGaAs”)。本领域技术人员可以理解用于示例的HBT200的活性区直接位于第一发射极盖216的下面的区域,即活性区的宽度等于发射极盖216的宽度。可是,本领域技术人员也可以理解,如所示,发射极214延伸超过活性区直到例如在那里作为基极212上的电学非活性钝化层的HBT的基极接触。
本实施例中,示例性HBT200中的集电极230包括低掺杂的集电极层234和中等掺杂的集电极层232。低掺杂的集电极层234包括掺杂了近似1×1016cm-3的硅的GaAs。低掺杂的集电极层234可具有近似0.5微米到近似1.0微米的厚度。位于低掺杂的集电极层234下面的是中等掺杂的集电极层232。中等掺杂的集电极层232也是掺杂了硅的GaAs,但是具有相对高的掺杂级。本实施例中,中等掺杂的集电极层232掺杂了近似5×1016cm-3到近似1×1018cm-3的硅。中等掺杂的集电极层232的厚度可在近似1000
Figure C0282557700091
到近似5000之间。以其特定掺杂级优选每个均匀掺杂的集电极层。可形成或“生长”低掺杂的集电极层234和中等掺杂的集电极层232,并且以本领域公知的任何适当的方法掺杂,例如通过分子束外延工艺(“MBE”)或有机金属化学气相淀积工艺(“MOCVD”)。
如图2所示,将低掺杂的集电极层234置于示例性HBT200中的基极212下面,使得它们之间的界面为集电极-基极结。因此,应注意的是由n型发射极214、p型基极212和n型集电极230,包括低掺杂的集电极层234和中等掺杂的集电极层232,构成了示例性的HBT200的NPN部件。
随图2,应注意,而不是在常规的砷化镓HBT中作为具有均匀地和轻微地掺杂的集电极(例如图1中的GaAs HBT),本实施例导致的HBT,其中集电极包括低掺杂的和中等掺杂的集电极层,即集电极230包括低掺杂的集电极层234和中等掺杂的集电极层232,其中每个集电极层以彼此不同的掺杂浓度均匀地掺杂。中等掺杂的集电极232的目的在于阻止耗尽区的过度的变宽而进入子集电极210的附近,并且阻止高强度的电场位于低掺杂的集电极和击穿电压下的高掺杂的子集电极的界面附近。
如本领域公知以及上面讨论的,邻近高掺杂的子集电极210的强电场可在子集电极210中产生丝化现象,并且导致过早的器件失效。但是,为了加速电子穿过耗尽区的目的,强电场是所期望的,其可增强HBT的性能。由于可减小集电极-基极结电容,宽耗尽区也是所期望的。通过将中等掺杂的集电极层232置于低掺杂的集电极层234和高掺杂的子集电极210之间,本发明阻止了击穿电压时耗尽区太靠近子集电极,因此阻止了丝化现象。同时,可设计中等掺杂的集电极层232的掺杂轮廓和厚度,使得耗尽区的扩展不被过度阻碍。理想的是具有可达到的击穿电压,例如,当耗尽区延伸到至中等掺杂的集电极层232的大约3/4的情形时。因此,图2描述了具有两个层的集电极的示例性NPN砷化镓HBT结构,其中中等掺杂的集电极层夹在低掺杂的集电极层和高掺杂的子集电极之间,并且其中中等掺杂的集电极层阻止耗尽区太靠近子集电极,同时允许耗尽区充分的扩展,最终导致优越的HBT性能。
现在参照图3,描述了按照一个实施例制造的示例性HBT结构300。示例性HBT结构300,与图2中的示例性HBT结构200相似,是NPN砷化镓HBT。应注意的是,除其集电极之外,即集电极330,示例性HBT结构300与图2示例性结构200是相同的。如此,除了集电极330之外,示例性结构300的各种部件,具有与示例性HBT结构200的对应部分相同的特性、构成和功能。
简单的说,示例性HBT结构300包括子集电极310、基极312、发射极314、第一发射极盖316和第二发射极盖318,其分别等同于示例性HBT结构200中的子集电极210、基极212、发射极214、第一发射极盖216和第二发射极盖218。而且,示例性HBT结构300的发射极接触320、基极接触322和324,以及集电极接触326分别等同于示例性HBT结构200中的发射极接触220、基极接触222和224,以及集电极接触226。
随图3,子集电极310包括高掺杂了例如近似1×1018cm-3到近似5×1018cm-3的硅的砷化镓,子集电极310可具有0.5微米到1.0微米的厚度。如所示,集电极330包括三个不同的层,名为中等掺杂的集电极层332、低掺杂的集电极层334和中等/低掺杂的集电极层336。本实施例中,中等掺杂的集电极层332包括掺杂了近似5×1016cm-3到近似1×1018cm-3的硅的砷化镓,低掺杂的集电极层334为掺杂了近似1×1016cm-3到近似3×1016cm-3的硅的砷化镓,中等/低掺杂的集电极层336为掺杂了近似2×1016cm-3到近似5×1016cm-3的硅的砷化镓。中等掺杂的集电极层332的厚度可为近似1000
Figure C0282557700101
到近似5000之间,低掺杂的集电极层334的厚度可为近似0.5微米到近似1.0微米之间,以及中等/低掺杂的集电极层336可以是近似500
Figure C0282557700103
本实施例中,中等掺杂的集电极层332的作用是在击穿电压之前阻止耗尽区侵入到子集电极310中。如已讨论的,如果耗尽区的边缘太靠近子集电极,由于强电场的作用可产生丝化现象,导致过早的器件失效。因此,通过将中等掺杂的集电极层332放置到低掺杂的集电极层334和重掺杂的子集电极310之间,以及通过控制中等掺杂的集电极层332的掺杂轮廓和厚度,本发明导致优越的HBT结构,其中显著减小了丝化现象的可能性和过早的器件失效。当耗尽区延伸至大约中等掺杂的集电极层332的3/4时,达到所期望的击穿电压。
随图3,具有直接位于基极312下面的中等/低掺杂的集电极层336的目的是阻止基极延展,或者“kirk”效应。当集电极电流升高至进入耗尽区的电子数量超过本底的掺杂级的级别时,发生基极延展。其结果是耗尽区延展至集电极,增加了基极的宽度。最终,基极延展导致电流增益的下降。通过将中等/低掺杂的集电极层336直接置于基极312的下面,即位于集电极-基极结,并且通过控制中等/低掺杂集电极层336的掺杂轮廓和厚度,集电极-基极结的电场得到限制,可阻止基极延展。
因此,图3描述了具有三层集电极的示例性NPN砷化镓HBT结构,其中中等掺杂的集电极层夹在低掺杂的集电极层和重掺杂的子集电极之间,以阻止耗尽区扩展至子集电极和产生丝化现象。但是,中等掺杂的集电极层的掺杂轮廓使得允许耗尽区充分扩展以增强晶体管的性能。图3中描述的HBT进一步包括直接位于基极下的中等/低掺杂的集电极层,其限制了集电极-基极界面的电场以阻止基极延展,并且因此优化了HBT的增益。
图4描述了按照实施例制造的示例性HBT结构400。示例性HBT结构400是与图2中示例性HBT结构200相似的NPN砷化镓HBT。除了其集电极,即集电极430,应注意的是示例性HBT结构400与图2的示例性结构200是相同的。如此,除了集电极430之外,示例性结构400的各种部件具有与示例性HBT结构200的对应部分相同的特性、构成和功能。
因此,示例性HBT结构400包括子集电极410、基极412、发射极414、第一发射极盖416和第二发射极盖418,其分别等同于示例性HBT结构200中的子集电极210、基极212、发射极214、第一发射极盖216和第二发射极盖218。而且,示例性HBT结构400的发射极接触420、基极接触422和424,以及集电极接触426分别等同于示例性HBT结构200中的发射极接触220、基极接触222和224,以及集电极接触226。
随图4,子集电极410包括高掺杂了例如近似1×1018cm-3到近似5×1018cm-3的硅的砷化镓,子集电极410可具有0.5微米到1.0微米的厚度。如所示,集电极430包括三个不同的层,名为中等掺杂的集电极层432、低掺杂的p型集电极层434和中等/高掺杂的集电极层436。本实施例中,中等掺杂的集电极层432包括掺杂了近似5×1016cm-3到近似1×1018cm-3的硅的砷化镓,并且位于邻近重掺杂的子集电极层410。在基极412和集电极430之间的界面是中等/高掺杂的集电极层436,其为掺杂了近似2×1016cm-3到近似3×1018cm-3的硅的砷化镓。中等掺杂的集电极层432的厚度为近似1000到近似5000
Figure C0282557700122
之间,,中等/高掺杂的集电极层436的厚度近似500
Figure C0282557700123
此外,如图4所示,夹在中等掺杂的集电极层432和中等/高掺杂的集电极层436之间的是低掺杂的p型集电极层434,其也包括砷化镓。但远远不像本申请中遇到的任何集电极层,低掺杂的p型集电极层434是掺杂了p型掺杂物,例如碳。低掺杂的p型集电极层434可掺杂具有近似1×1015cm-3到近似5×1015cm-3的碳。除碳以外的其它适合的掺杂物可用来掺杂低掺杂的p型集电极层434,包括镁或锰。低掺杂的p型集电极层434的厚度可为近似0.1微米到近似0.5微米之间。
在未描述的一个实施例中,集电极430可包括四个分离的集电极层,其中中等掺杂的集电极层432位于子集电极410之上,并且中等/高掺杂的集电极层436位于基极436和集电极430之间的界面。在中等掺杂的集电极层432和中等/高掺杂的集电极层436之间可以放置两个低掺杂的集电极层。将两个低掺杂的集电极层中的第一层置于中等掺杂的集电极层432之上,并且可包括掺杂了近似1×1016cm-3的硅的砷化镓。本实施例中第二低掺杂的集电极层置于第一低掺杂的集电极层和中等/高掺杂的集电极层436之间,并且可为掺杂了近似5×1015cm-3的碳的砷化镓。本实施例中第一和第二低掺杂的集电极层可具有近似0.1微米到0.5微米的厚度。
图4描述的实施例中,通过在击穿电压之前阻止耗尽区到达子集电极410,中等掺杂的集电极层432防止了重掺杂的子集电极410中丝化现象的产生。当耗尽区延伸到中等掺杂的集电极层432中的3/4时,可达到所期望的击穿电压。而且,中等/高掺杂的集电极层436的作用是通过改变集电极-基极界面的电场,防止基极延展,因此改进了HBT的增益。
中等/高掺杂的集电极层436的存在,与低掺杂的集电极层相反,在集电极-基极的界面可阻止所期望的耗尽区扩展。如上所述,在重掺杂的区中,例如中等/高掺杂的集电极层436中,耗尽区的扩展发生的更慢。因此,本实施例中,低掺杂的p型集电极层434的作用是通过促进耗尽区的扩展来“补偿”n型中等/高掺杂的集电极层436。并且通过促进耗尽区的扩展,低掺杂的p型集电极层434改进了HBT的性能,对器件来说,包括升高了击穿电压和降低了电容。
因此,图4描述了具有三层集电极的示例性NPN砷化镓HBT结构,其中中等掺杂的集电极层夹在低掺杂的p型集电极层和重掺杂的子集电极之间,以防止耗尽区过度扩展和产生丝化现象或者局部的高电流密度峰值。但是,低掺杂的p型集电极的掺杂轮廓允许耗尽区充分扩展来增强晶体管的性能。图4中描述的HBT进一步包括邻近基极的中等/高掺杂的集电极层,其限制集电极-基极界面的电场以防止基极延展并且因此优化HBT的增益。
图5示出了依照一个实施例描述制造NPN砷化镓HBT500(“工艺500”)的示例性工艺的流程图。对本领域普通技术人员来说显而易见的某些细节和步骤从工艺500中省去。例如,如本领域公知的,一个步骤可由一个或多个子步骤构成,或者涉及专门的设备。工艺500从步骤500开始,接着是在砷化镓衬底上形成N+子集电极的步骤502。子集电极掺杂了硅,并且例如由本领域公知的MBE或MOCVD技术形成。子集电极的硅掺杂级可近似为1×1018cm-3到近似5×1018cm-3
在502步骤形成了子集电极之后,工艺500继续进行形成集电极的步骤504。本实施例中,集电极包括两个分离的层,都通过MBE或MOCVD工艺淀积。第一集电极层包括掺杂了近似5×1016cm-3到近似1×1018cm-3的硅的砷化镓。该第一层直接淀积在步骤502中形成的重掺杂的子集电极的顶面上,可近似为1000
Figure C0282557700131
到5000的厚度。随着第一集电极层的淀积,淀积第二集电极层,该第二层包括掺杂了近似1×1016cm-3到近似3×1016cm-3的硅的砷化镓。第二集电极层可近似为1.0微米的厚度。
步骤504的结果是,本实施例中的集电极由两层构成-第一层邻近子集电极并且为中等掺杂,同时第二层为低掺杂。通常第二层为n型集电极;但是,一个实施例中,第二层是p型集电极。另一实施例中,步骤504包括低掺杂的集电极层顶面上的第三集电极层的淀积,第三集电极层也是由掺杂了近似2×1016cm-3到近似3×1018cm-3的硅的砷化镓。该第三集电极层是指中等/高掺杂的集电极层,并且可近似为100到500
Figure C0282557700133
的厚度。
在步骤504中制造了集电极之后,工艺500继续进行淀积基极层的步骤506,其具有近似为500到近似1500
Figure C0282557700135
的厚度。基极层可包含掺杂了近似为4×1019cm-3的碳的砷化镓。接着,在步骤508,淀积掺杂了近似3×1017cm-3的硅的包括InGaP或GaAs之一的发射极层。接着是步骤510,在发射极层顶面上淀积包括掺杂了近似为4×1018cm-3的硅的砷化镓的第一发射极盖层,接着淀积包括掺杂了近似为1×1019cm-3的硅的砷化镓的第二发射极盖层。以本领域公知的方法形成这些层中的每一层,即基极层、发射极层和第一与第二发射极盖层,例如通过MBE或MOCVD工艺。
在工艺500的步骤512中,在第二发射极盖层上图形化发射极接触,并且直接置于HBT的激活区上。继续工艺500,在步骤514中,掩膜台面并且向下蚀刻到n型发射极层,以及在基极层中图形化基极接触。由此,步骤516中,掩膜台面并且进一步向下蚀刻到子集电极。在一个实施例中,仅仅向下蚀刻台面到集电极。同样在步骤516中,随着台面的蚀刻,在子集电极上图形化集电极接触。以本领域公知的方法进行各种掩膜和蚀刻的步骤。在步骤518结束制造NPN砷化镓HBT的示例性工艺500。
通过上述详细的公开可以理解,本发明提供了用来制造异质结双极晶体管的制造方法,在异质结双极晶体管中,集电极包含多个不同掺杂的集电极层以防止器件中丝化现象或局部电流的产生。一个实施例中,邻近重掺杂的子集电极的中等掺杂的集电极层的形成阻止耗尽区的扩展,使得在耗尽区到达子集电极之前达到击穿电压。尽管本发明被描述为应用于砷化镓NPN HBT的构造,本发明可应用于相似于期望的减小PNP器件中的丝化现象的情况,或任何其它类型的HBT器件,这对本领域技术人员来说是显而易见的。
从发明的上述描述中表明,不脱离本发明的范围,可以使用各种技术来实现本发明的理念。而且,在具体参照某一实施例描述本发明的同时,本领域普通技术人员可以理解形式上和细节上的改变都不脱离本发明的精神和范围。例如,可以理解其他类型的掺杂物例如碲和硒可以替代硅用来掺杂各个集电极层。因此,可以理解所描述的实施例在各个方面都是说明性的而不是限制性的。还应当理解,本发明不限于这里描述的具体实施例,而是适于不脱离本发明范围的许多重新排列、变形和置换。
因此,已经描述了用于异质结双极晶体管的方法和结构。

Claims (33)

1.一种制造异质结双极晶体管的方法,所述方法包括步骤:
形成高掺杂的子集电极;
在所述高掺杂的子集电极上制造集电极,所述集电极包括邻近所述高掺杂的子集电极的中等掺杂的集电极层和在所述中等掺杂的集电极层之上的低掺杂的集电极层,所述中等掺杂的集电极层是均匀掺杂的;
在所述集电极上生长基极;
在所述基极上淀积发射极。
2.如权利要求1的方法,其中所述中等掺杂的集电极层包括掺杂了5×1016cm-3到1×1018cm-3的硅的GaAs。
3.如权利要求2的方法,其中所述中等掺杂的集电极层具有
Figure C028255770002C1
Figure C028255770002C2
的厚度。
4.如权利要求1的方法,其中所述低掺杂的集电极层包括掺杂了1×1016cm-3到3×1016cm-3的硅的GaAs。
5.如权利要求4的方法,其中所述低掺杂的集电极层具有0.5微米到1.0微米之间的厚度。
6.如权利要求1的方法,其中所述集电极进一步包括淀积在所述低掺杂的集电极层和所述基极之间的中等/高掺杂的集电极层。
7.如权利要求6的方法,其中所述中等/高掺杂的集电极层包括掺杂了2×1016cm-3到3×1018cm-3的硅的GaAs。
8.如权利要求7的方法,其中所述中等/高掺杂的集电极层具有
Figure C028255770002C3
Figure C028255770002C4
之间的厚度。
9.如权利要求8的方法,其中所述低掺杂的集电极层包括掺杂了1×1015cm-3到5×1015cm-3的碳的GaAs。
10.如权利要求1的方法,其中所述子集电极包括掺杂了5×1018cm-3硅的GaAs。
11.如权利要求1的方法,其中所述基极包括掺杂了4×1019cm-3碳的GaAs。
12.如权利要求1的方法,其中所述发射极包括从由InGaP和GaAs构成的组中选择出的材料。
13.如权利要求12的方法,其中所述发射极掺杂了3×1017cm-3的硅。
14.如权利要求1的方法,进一步包括步骤:
形成第一和第二发射极盖层;
在所述发射极、所述基极和所述集电极上图形化金属触点。
15.如权利要求1所述的方法,其特征在于,低掺杂的集电极层是p型低掺杂集电极层,所述集电极还包括淀积在所述p型低掺杂集电极层和所述基极之间的中等掺杂/高掺杂的集电极层。
16.如权利要求1所述的方法,其特征在于,所述集电极还包括淀积在所述低等掺杂集电极层和所述基极之间的中等掺杂/低掺杂集电极层。
17.一种异质结双极晶体管结构包括:
高掺杂的子集电极;
集电极,所述集电极包括直接邻近所述高掺杂的子集电极的中等掺杂的集电极层,以及直接位于所述中等掺杂的集电极层上的低掺杂的集电极层,所述中等掺杂的集电极层是均匀掺杂的;
所述集电极上的基极;
所述基极上的发射极。
18.如权利要求17的结构,其中所述中等掺杂的集电极层包括掺杂了5×1016cm-3到1×1018cm-3的硅的GaAs。
19.如权利要求18的结构,其中所述中等掺杂的集电极层具有
Figure C028255770003C2
Figure C028255770003C3
的厚度。
20.如权利要求17的结构,其中所述低掺杂的集电极层包括掺杂了1×1016cm-3到3×1016cm-3的硅的GaAs。
21.如权利要求20的结构,其中所述低掺杂的集电极层具有0.5微米到1.0微米的厚度。
22.如权利要求17的结构,其中所述集电极还包括在低掺杂的集电极层和所述基极之间的中等/高掺杂的集电极层。
23.如权利要求22的结构,其中所述中等/高掺杂的集电极层包括掺杂了2×1016cm-3到3×1018cm-3的硅的GaAs。
24.如权利要求23的结构,其中所述中等/高掺杂的集电极层具有
Figure C028255770003C4
Figure C028255770003C5
的厚度。
25.如权利要求24的结构,其中所述低掺杂的集电极层包括掺杂了1×1015cm-3到5×1015cm-3的碳的GaAs。
26.如权利要求17的结构,其中所述高掺杂的子集电极包括掺杂了5×1018cm-3硅的GaAs。
27.如权利要求17的结构,其中所述基极包括掺杂了4×1019cm-3碳的GaAs。
28.如权利要求17的结构,其中所述发射极包括选择由InGaP和GaAs构成的组的材料。
29.如权利要求28的结构,其中所述发射极掺杂了3×1017cm-3的硅。
30.如权利要求17的结构还包括:
第一和第二发射极盖层;
所述发射极、所述基极和所述集电极上的触点。
31.如权利要求17所述的结构,其特征在于,还包括在所述低掺杂集电极层上的n型中等掺杂/高掺杂的集电极层,其中所述低掺杂的集电极层包括p型低掺杂的集电极层。
32.如权利要求31所述的结构,其特征在于,所述p型低掺杂的集电极层包括掺杂了1×1015cm-3到5×1015cm-3的碳的GaAs。
33.如权利要求31所述的结构,其特征在于,所述n型中等掺杂/高掺杂的集电极层包括掺杂了2×1016cm-3到3×1018cm-3的硅的GaAs。
CNB028255771A 2001-12-27 2002-11-18 异质结双极晶体管的结构及方法 Expired - Lifetime CN100394582C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/034,880 2001-12-27
US10/034,880 US6531721B1 (en) 2001-12-27 2001-12-27 Structure for a heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
CN1628383A CN1628383A (zh) 2005-06-15
CN100394582C true CN100394582C (zh) 2008-06-11

Family

ID=21879176

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028255771A Expired - Lifetime CN100394582C (zh) 2001-12-27 2002-11-18 异质结双极晶体管的结构及方法

Country Status (5)

Country Link
US (2) US6531721B1 (zh)
EP (1) EP1459376A4 (zh)
CN (1) CN100394582C (zh)
TW (1) TW569452B (zh)
WO (1) WO2003058710A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements
JP3936618B2 (ja) * 2002-04-19 2007-06-27 住友化学株式会社 薄膜半導体エピタキシャル基板及びその製造方法
US7012288B2 (en) * 2002-10-08 2006-03-14 Wj Communications, Inc. Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area
US20040188712A1 (en) * 2002-10-08 2004-09-30 Eic Corporation Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area
US7038250B2 (en) * 2003-05-28 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor device suited for a high frequency amplifier
JP2005197440A (ja) * 2004-01-07 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
US7875523B1 (en) * 2004-10-15 2011-01-25 Hrl Laboratories, Llc HBT with emitter electrode having planar side walls
JP2007005406A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及び製造方法
JP2007173624A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
US11245048B2 (en) 2006-03-19 2022-02-08 Shimon Maimon Reduced dark current photodetector with charge compensated barrier layer
USRE48642E1 (en) 2006-03-19 2021-07-13 Shimon Maimon Application of reduced dark current photodetector
US11264528B2 (en) 2006-03-19 2022-03-01 Shimon Maimon Reduced dark current photodetector with charge compensated barrier layer
USRE48693E1 (en) 2006-03-19 2021-08-17 Shimon Maimon Application of reduced dark current photodetector with a thermoelectric cooler
US9766130B2 (en) 2006-03-19 2017-09-19 Shimon Maimon Application of reduced dark current photodetector with a thermoelectric cooler
KR101037213B1 (ko) * 2006-03-21 2011-05-26 쉬몬 마이몬 감소된 암전류 광검출기
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US9461153B2 (en) 2011-11-16 2016-10-04 Skyworks Solutions, Inc. Devices and methods related to a barrier for metallization of a gallium based semiconductor
US9647155B1 (en) 2012-09-08 2017-05-09 Shimon Maimon Long wave photo-detection device for used in long wave infrared detection, materials, and method of fabrication
CN104362158A (zh) * 2014-10-11 2015-02-18 北京工业大学 一种长波长GaAs基MSM和HBT单片集成光探测器
CN104392923B (zh) * 2014-10-20 2017-03-08 中国电子科技集团公司第十三研究所 异质结双极型晶体管的制作方法
JP2018101652A (ja) * 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
CN109449201A (zh) * 2018-12-28 2019-03-08 苏州英诺迅科技股份有限公司 一种hbt器件
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270223A (en) * 1991-06-28 1993-12-14 Texas Instruments Incorporated Multiple layer wide bandgap collector structure for bipolar transistors
US5603765A (en) * 1993-12-01 1997-02-18 Hughes Aircraft Company Method of growing high breakdown voltage allnas layers in InP devices by low temperature molecular beam epitaxy
CN1165404A (zh) * 1996-05-14 1997-11-19 电子科技大学 绝缘栅异质结双极晶体管
US6399969B1 (en) * 1999-05-20 2002-06-04 Sharp Kabushiki Kaisha Heterojunction bipolar transistor including collector/base heterojunction achieving high operation efficiency

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106766A (en) * 1989-07-11 1992-04-21 At&T Bell Laboratories Method of making a semiconductor device that comprises p-type III-V semiconductor material
US5581115A (en) * 1994-10-07 1996-12-03 National Semiconductor Corporation Bipolar transistors using isolated selective doping to improve performance characteristics
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
SE511314C2 (sv) * 1997-02-07 1999-09-06 Ericsson Telefon Ab L M Framställning av heterobipolär transistor och laserdiod på samma substrat

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270223A (en) * 1991-06-28 1993-12-14 Texas Instruments Incorporated Multiple layer wide bandgap collector structure for bipolar transistors
US5603765A (en) * 1993-12-01 1997-02-18 Hughes Aircraft Company Method of growing high breakdown voltage allnas layers in InP devices by low temperature molecular beam epitaxy
CN1165404A (zh) * 1996-05-14 1997-11-19 电子科技大学 绝缘栅异质结双极晶体管
US6399969B1 (en) * 1999-05-20 2002-06-04 Sharp Kabushiki Kaisha Heterojunction bipolar transistor including collector/base heterojunction achieving high operation efficiency

Also Published As

Publication number Publication date
WO2003058710A1 (en) 2003-07-17
TW569452B (en) 2004-01-01
CN1628383A (zh) 2005-06-15
US6673687B1 (en) 2004-01-06
US6531721B1 (en) 2003-03-11
EP1459376A4 (en) 2007-10-31
TW200301558A (en) 2003-07-01
EP1459376A1 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
CN100394582C (zh) 异质结双极晶体管的结构及方法
US7345310B2 (en) Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US4945394A (en) Bipolar junction transistor on silicon carbide
EP0541971B1 (en) A graded bandgap single-crystal emitter heterojunction bipolar transistor
KR100289473B1 (ko) 다층 베이스 헤테로접합 장치 및 그 제조방법
US5668388A (en) Bipolar transistor with optimized structure
US5536952A (en) Heterojunction bipolar transistor
US5041882A (en) Heterojunction bipolar transistor
US20020149033A1 (en) GaN HBT superlattice base structure
JPH06232151A (ja) 半導体装置
Kim et al. Minority electron mobility and lifetime in the p+ GaAs base of AlGaAs/GaAs heterojunction bipolar transistors
US7397109B2 (en) Method for integration of three bipolar transistors in a semiconductor body, multilayer component, and semiconductor arrangement
US6459103B1 (en) Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics
US6967144B1 (en) Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base
Enquist et al. Self-aligned AlGaAs/GaAs HBT with selectively regrown OMVPE emitter
JP2004055820A (ja) 半導体集積回路
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
US11195940B2 (en) High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof
Yalon et al. A Degenerately Doped $\hbox {In} _ {0.53}\hbox {Ga} _ {0.47}\hbox {As} $ Bipolar Junction Transistor
RU2306632C1 (ru) Тиристорный триод-тирод
US5315135A (en) Semiconductor device having I2 L gate with heterojunction
JP3127510B2 (ja) 半導体装置の製造方法
KR100299097B1 (ko) 이종베이스도핑소스를이용한이종접합쌍극자소자구조
US20060105535A1 (en) Integrated circuit and method for manufacturing an integrated circuit on a semiconductor chip
Cui et al. Comparison of DC and high-frequency performance of zinc-doped and carbon-doped InP/InGaAs HBTs grown by metalorganic chemical vapor deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080611

CX01 Expiry of patent term