TW569452B - Method and structure for a heterojunction bipolar transistor - Google Patents

Method and structure for a heterojunction bipolar transistor Download PDF

Info

Publication number
TW569452B
TW569452B TW091134196A TW91134196A TW569452B TW 569452 B TW569452 B TW 569452B TW 091134196 A TW091134196 A TW 091134196A TW 91134196 A TW91134196 A TW 91134196A TW 569452 B TW569452 B TW 569452B
Authority
TW
Taiwan
Prior art keywords
doped
collector
collector layer
patent application
scope
Prior art date
Application number
TW091134196A
Other languages
English (en)
Other versions
TW200301558A (en
Inventor
Richard S Burton
Apostolos Samelis
Kyushik Hong
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of TW200301558A publication Critical patent/TW200301558A/zh
Application granted granted Critical
Publication of TW569452B publication Critical patent/TW569452B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

569452 A7 B7 五、發明説明（1 ) [發明領域] 本發明大致關係於半導體裝置的製造。更明確地說， 本發明關係於異接面雙極性電晶體的製造。 [相關技藝]
GaAs爲主之裝置係能提供無線通訊應用之電力與放 大需求的改良線性及功率效率。特別有興趣的爲砷化鎵 (GaAs)異接面雙極性電晶體（HBT)，其展現高功率密度能力， 使得它們適合於作爲在CDMA、TDMA及GSM無線通訊中 的低成本及高功率放大器。該NPN砷化鎵HBT在速度、 頻率響應，及崩潰上相較於傳統矽雙極性電晶體有重大之 優點。由於砷化鎵之某些優點，例如大能帶隙及高電子移 動率，而使得砷化鎵NPN ΗBT的更高的崩潰、速度及頻率 成爲可能。相較於矽之l.leV的砷化鎵具有l.424eV的能 帶隙，及相較於矽的800-2000cm2/(V-sec)，其電子移動率係 約5000-8000cm2/(V-sec)。結果，相較於可比較之對矽裝置 的頻率及輸入功率，GaAs裝置可以完成很大之增益帶寬產 品及崩潰。 已知當NPN砷化鎵HBT不作動時，一空間電荷層係出 現在P-N，集極基極接面，由於多數載子之擴散經過該P-N 界面。不必施加電壓，該空間電荷層，即”空乏區域”的寬度 係相當地窄。再者，由多數載子之遷移造成之於空乏區間 之電場係相當地弱。然而，當一逆向電壓施加至該集極-基 極接面時，即，當集極-基極接面係被逆向偏壓時，電場被強 本紙張尺度適用中國國家標準（CMS ) A4規格（2】0乂29<7公釐） (請先閲讀背面之注意事項再填寫本頁) 衣· f 經濟部智慈財產局S工消費合作社印製 -5- 569452 A7 B7 五、發明説明（2 ) (請先閲讀背面之注意事項再填寫本頁) 化，及空乏區域被對等地加寬，空乏區域的邊緣進一步延伸 進入該集極。電場強度及集極空乏區域寬度係直接相關於 所施加之逆向電壓。 也知道由射極所注入基極的電子係爲電場所加速經過 空乏區域進入集極，即它們在該處被”收集”。於空乏區域 間之電場的強度決定了行經集極-基極接面間之電子的能 量。因此，若施加至接面的逆向電壓上升，則電場被加強，及 電子的能量作對等地增加。 在某一被稱爲”崩潰電壓”之電壓時，很多行經集極-基 極接面間之電子取得經由碰撞的能量，電子-電洞對係產生 於空乏區域中。碰撞所建立之電洞及電子構成逆向電流， 即由集極至基極的電流，及在逆向電流結構中之很快速增 加。假設並未超出裝置的最大功率消耗，即由於電流之快 速增加造成而發生之”崩潰”並不必然會造成HBT的重大 故障。然而，所產生之熱及溫度的上升將可能威脅該裝置 的操作。 經濟部智慈財產局員工消費合作社印製 現參考第1圖，顯示一利用傳統製造方法所製造之 NPN砷化鎵HBT。砷化鎵（GaAs)HBTlOO包含一射極接點 120、基極接點122及124、及集極接點126。再者 ，GaAsHBT100包含射極蓋118、射極蓋116、射極114,及 基極112。於典型GaAsHBT中，射極蓋118係爲銦-鎵-砷 (InGaAs)被摻雜以例如lx 1019cm·3的碲，而射極蓋116爲砷 化鎵被摻雜以約5x 1018cm·3的矽。射極114可以包含鋁-鎵-砷（AlGaAs)或銦-鎵·磷（InGaP)被摻雜以相當低濃度之 本紙張尺度適用中國國家標準（CNS ) A4規格（2]0X297公釐） -6 -* 569452 A7 _____B7_ 五、發明説明（3 ) 3x 1017cm_3的矽。基極112可以例如砷化鎵被摻雜以典型 4x 1019cnT3 的碳。 繼續所示之第1圖，GaAsHBT 100更包含集極130及下 層集極110。依據傳統製造方法，集極130包含砷化鎵，其 係均勻及輕摻雜以lx 1016cm_3的矽。在集極130下的是下 層集極110,其也是砷化鎵。然而，下層集極11〇係被摻雜 以相當高濃度，典型範圍5x 1018cm·3的矽。於GaAs HBT100中，集極層130可以於0.3微米至2.0微米間之厚 度，及下層集極110可以於0.3微米至2.0微米間之厚度。 如上所討論，當一NPN砷化鎵HBT於作動模式時，於 集極·基極接面間之空乏區係由於所施加之電壓所產生的 電場而加寬。因此，當一電壓施加至GaAs HBT100時，原來 形成於基極120及集極130間之P-N接面之窄空乏區變寬 。再者，因爲集極電壓逐漸增加，所以空乏區域之邊緣延伸 更深進入集極130,及在一足夠高壓時，空乏區最後到達下 層集極110。然而，已知由於下層集極110的很高之摻雜程 度，所以空乏下層集極110的程序發生得比較慢。取決於 集極130的厚度及摻雜程度，崩潰電壓可以發生於集極130 及下層集極110間之界面附近的空乏區的邊緣，或在空乏 區侵入下層集極Π 0之後。 由於空乏區延伸經集極130及到達集極-下層集極界 面的結果，一強電場發展於接近重摻雜之下層集極110之 附近。該強電場啓始絲化，其簡單地說，是爲本地化電場，這 造成於小區域內之高功率消耗，在該裝置內之區域溫度中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 衣· 經濟部智惡財產局8工消費合作社印製 569452 A7 B7 五、發明説明（4 ) 之對等增加。已經理論得出，該絲化升高，例如經由在下層 集極區中之局部摻雜物例如矽之沉澱在重摻雜下層集極中 之不均勻、或者，經由結晶之本質缺陷、或許經由在裝置 內之內部熱梯度。不管該絲化之精確機制爲何，其最後之 結果爲裝置故障的提早到來。 因此，於製造砷化鎵HBT之方法技藝中有需要使絲化 最小化，以加強裝置的操作條件。 [發明槪要] 本發明有關於用於異接面雙極性電晶體的方法與結構 。於一實施例中，本發明造成具有一集極的異接面雙極性 電晶體（HBT)，其防止空乏區到達接近下層集極，藉以防止 強電場形成於集極及下層集極間之接面，藉以禁止於下層 集極中之絲化。 依據本發明，一重摻雜下層集極係被形成。該重摻雜 下層集極可以例如包含砷化鎵被摻雜以高濃度的矽。隨後， 一集極係製造於該重摻雜下層集極上，其中該集極包含一 中度摻雜集極層鄰近該下層集極及一低摻雜集極層在該中 度摻雜集極層上。該中度摻雜集極層及低摻雜集極層可以 包含當中度摻雜集極層時，砷化鎵被摻雜以例如於5x l〇16cm·3至約lx l〇18cm·3的矽，當低摻雜集極層時，以於約1 X 1016cm·3 至約 3x 1016cm·3 的石夕。 依據一實施例，該集極可以更包含一中度/高摻雜集極 層於該低摻雜集極層上，及該中度/高摻雜集極層可以包含 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 衣·
iT 經濟部智慈財產局員工消費合作社印製 - 8- 569452 Α7 Β7 五、發明説明（5 ) (讀先閱讀背面之注意事項再填寫本頁) 砷化鎵，其被ί爹雜以約2 X 1 016 c m ·3至約3 X 1 018 c ιτΓ3的砂。 隨後，一基極被成長於該集極上，及一射極係沉積於該基極 上。ΗΒΤ的集極防止空乏區到達下層集極，而不會不當地 阻礙空乏區域的擴散。結果，防止了於下層集極的絲化，但 ΗΒΤ對於特定電路的效能仍爲最佳化。 再者，ΗΒΤ結構可以被製造，其中集極包含一中度摻雜 集極層鄰近一重摻雜下層集極。該集極同時也包含一低摻 雜集極層在該中度摻雜集極層上。該ΗΒΤ更包含一基極 在該低摻雜集極層上及一射極在該基極上。結果爲一 ΗΒΤ 結構，其中，空乏區係被阻止到達下層集極，及防止絲化啓始 於下層集極內。 [圖式簡單說明] 第1圖爲利用傳統方法製造之ΗΒΤ的特性剖面圖； 第2圖爲依據本發明一實施例製造之ΗΒΤ的部份特 性的剖面圖； 經濟部智慧財產局員工消費合作社印製 第3圖爲依據本發明一實施例製造之ΗΒΤ的部份特 性的剖面圖； 第4圖爲依據本發明一實施例製造之ΗΒΤ的部份特 性的剖面圖；及 第5圖爲一流程圖，顯示用以實施本發明之一實施例 的例示步驟。 主要元件對照表 本紙張尺度適用中國國家標準（CNS ) Α4規格（2】0Χ；297公釐） -9- 569452 A7 B7 經濟部智慧財產局員工消費合作社印製 .、發明説明 ( 6 ) 100 異 接 面 雙 極 性 電 晶 體 110 下 層 集 極 112 基 極 114 射 極 116 射 極 蓋 118 射 極 蓋 120 射 極 接 觸 122 基 極 接 觸 124 基 極 接 觸 126 集 極 接 觸 200 異 接 面 雙 極 性 電 晶 體 210 下 層 集 極 212 基 極 214 射 極 層 216 射 極 蓋 218 射 極 蓋 220 射 極 接 觸 222 基 極 接 觸 224 基 極 接 觸 226 集 極 接 觸 230 集 極 232 中 度 摻 雜 集 極 層 234 低 摻 雜 集 極 層 300 異 接 面 雙 極 性 電 晶 體 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） -10- 569452 A7 B7 五、發明説明（7) 310 下層集極 312 基極 (請先閱讀背面之注意事項再填寫本頁) 314 射極 316 射極蓋 318 射極蓋 320 射極接觸 322 基極接觸 324 基極接觸 326 集極接觸 330 集極 332 中度摻雜集極層 334 中度摻雜集極層 33 6 中度/低摻雜雙極層 400 異接面雙極性電晶體結構 410 下層集極 412 基極 414 射極層 416 射極蓋 經濟部智慧財產局員工消費合作社印製 418 射極蓋 420 射極接觸 422 基極接觸 4 24 基極接觸 426 集極接觸 430 集極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 569452 A7 __ B7 五、發明説明（8 ) 432 中度摻雜集極層 434 低摻雜集極層 436 中度/高摻雜集極層 [本發明之詳細說明] 本發明係有關於用於異接面雙極性電晶體的方法與結 構。以下說明包含屬於本發明實施的特定資訊。熟習於本 技藝者可以了解，本發明可以以不同於本申請案中所明確 說明之方式加以實施。再者，本發明之部份特定細節並未 加以討論以限制了本發明。 於本案中之圖式及隨附詳細說明係針對本發明的例示 實施例。爲了簡潔，本發明之其他實施例係不再詳述，並且， 並未示於附圖中。 參考第2圖，其例示一示範HBT200。HBT200係爲一 NPN砷化鎵（GaAs)異接面雙極性電晶體（HBT)，其係依據本 發明之一實施例加以製造者。某些細節及特性已經省略， 以不限制本發明，但可以了解的是，此等細節及特性對於熟 習於本技藝者係爲明顯的。如所示，HBT200包含下層集極 210、集極230、基極212、射極214、第一射極蓋216及 第二射極蓋2 1 8。集極2 3 0係由兩分離層構成，即低摻雜集 極層234及中度摻雜集極層232構成。例示HBT200同時 也包含射極接觸2 2 0、基極接觸2 2 2及2 2 4，及集極接觸 226 ° . 繼續例示HBT2 00,於本實施例中，下層集極210爲一重 本紙張尺度適用中國國家標準（CMS ) A4規格（210X29*7公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -12- 569452 A7 B7 五、發明説明（9 ) (請先閲讀背面之注意事項再填寫本頁) 摻雜N +埋入層，其提供由集極230至集極接觸226的低電 阻電氣路徑。下層集極210包含GaAs，其可以例如摻雜以 約lx 1018cnT3至約6x 1018cm·3的矽。下層集極210可以於 約0.5微米至約1.0微米厚。於例示HBT200中之基極212 也是GaAs，其例如被摻雜以約lx 1019cnT3至約6x 1019cm·3 的碳，使得其爲一 P +型基極。典型地，基極212可以於約 500埃至約1 500埃厚。 經濟部智慈財產局員工消費合作社印製 如於第2圖所示，在基極2 1 2的頂部爲射極2 1 4，其可 以包含例如銦-鎵-磷（InGaP)或鋁-鎵-砷（AlGaAs)。可以於 約200埃至約700埃厚的射極214可以被摻雜以約3x 1 017 c ιιΓ3的砂，使得射極2 14爲η型射極。形成於射極2 1 4 的頂的是第一射極蓋2 1 6及第二射極蓋2 1 8。於本實施例 中，第一射極蓋216包含被摻雜以約4x 1018cm·3的矽，並約 1500埃厚，而第二射極蓋218包含銦-鎵-砷（In GaAs)，被摻 雜以於約lx l〇19cm_3至約4x 1019cm_3的矽或碲。熟習於 本技藝者可以了解，例示HBT200的主動區爲直接在第一射 極蓋216下之區域，即，該主動區的寬度係等於射極蓋216 的寬度。然而，熟習於本技藝者也可以了解，如所示，射極 214延伸超出主動區，到達例如HBT的基極接點，其中，其作 動爲一電氣不動作”鈍化”層在基極212上。 於本實施例中，在例示HBT200中之集極230包含低摻 雜集極層234及中度摻雜集極層232。低摻雜集極層234 包含被摻雜以約lx 1016cm°矽的GaAs。低摻雜集極層 234可以於約0.5微米至約1.0微米間之厚度。在低摻雜 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X 297公釐） -13- 569452 A7 B7____ 五、發明説明（10) (請先閱讀背面之注意事項再填寫本頁)
集極層234下的是一中度摻雜集極層232。中度摻雜集極 層2 3 2同時也是被摻雜以砂之G a A s，但於一相對局之摻雜 位準。於本實施例中，中度摻雜集極層2 3 2被摻雜以約5 X 1 016 c m ·3至約1 X 1 〇18 c m ·3間之砍。中度摻雜集極層2 3 2的 厚度可以於約1〇〇〇埃至約5000埃之間。較佳地，對於每 一予以摻雜之集極層係均勻於其指定摻雜位準。低摻雜集 極層234及中度摻雜集極層232可以形成，或”成長”，並以 本技藝中已知之適當方式加以摻雜，例如藉由一分子束磊 晶（MBE)製程或一有機金屬化學氣相沉積製程（MOCVD)。 如於第2圖所示，低摻雜集極層234係定位於例示 HBT200中之基極212下，在其界面處，造成一集極基極接面 。因此，應注意，該η型射極214、p型基極212及η-型集 極230包含低摻雜集極層234及中度摻雜集極層232作成 了用於例示ΗΒΤ200之ΝΡΝ元件。 經濟部智慧財產局員工消費合作社印製 繼續第2圖，應注意的是，不同於傳統砷化鎵Η Β Τ (例如 見第1圖之GaAsHBT)之具有均勻及輕摻雜集極，本發明造 成一 HBT，其中該集極包含一低摻雜及中度摻雜集極層，即 集極230包含低摻雜集極層234及中度摻雜集極層232,其 中每一集極層係均勻摻雜，但彼此具有不同之摻雜濃度。 中度摻雜集極層232的目的係阻止空乏區的過量加寬進入 下層集極210的附近並防止高電場在崩潰電壓時，接近低 摻雜集極及高摻雜下層集極之界面。 於本技藝可知，並如上所討論，一接近高摻雜下層集極 2 1 0之強電場可以於下層集極2 1 〇中產生絲化並造成裝置 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公f ) ---- -14- 569452 A7 B7 五、發明説明（11) 故障的加速到來。然而，爲了加速電子通過空乏區的目的， (請先閲讀背面之注意事項再填寫本頁) 強電場係想要的，以加強HBT的效能。同時，一寬空乏區係 想要的，因爲其降低集極-基極接面之電容値。藉由將中度 摻雜集極層232放置於低摻雜集極層234及高摻雜下層集 極層210,本發明防止空乏區於崩潰電壓時太接近下層集極， 因此，防止絲化。同時，摻雜輪廓及中度摻雜集極層232的 厚度可以加工，使得空乏區的膨脹不會過度阻礙。吾人想 要到達例如當空乏區擴充到達進入中度摻雜集極層232的 四分之三處。因此，第2圖例示一例示NPN砷化鎵HBT結 構，具有兩分層之集極，其中一中度摻雜集極層係被包夾於 一低摻雜集極層及高摻雜下層集極層之間，及其中該中度 摻雜集極層防止空乏區太接近下層集極層，同時，允許空乏 區足夠地膨脹，造成一優質HBT效能。 經濟部智慧財產局員工消費合作社印製 參考第3圖，所示爲一依據一實施例所製造之例示 HBT結構300。例示HBT3 00如同例示之第2圖的HBT結 構200係爲一 NPN砷化鎵HBT。應注意的是，除了其集極 外，即集極3 30外，例示HBT結構300係完全相同於第2圖 的例示結構200。因此，除了集極3 3 0外，例示結構的各元 件均具有與例示HBT結構200中之對等元件有相同特徵 、組成、及功能。 簡單地說，例示HBT結構300包含下層集極310、基 極312、射極314、第一射極蓋316、及第二射極蓋318， 其係個別等效於例示HBT結構200的下層集極210、基極 212、射極214、第一射極蓋216及第二射極蓋218。再者 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15- 569452 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（π) 例示HBT結構300的射極接觸320、基極接觸322及324, 及集極接觸326係分別等效於例示HBT結構200之射極 接觸220、基極接觸222及224、及集極接觸226。 繼續第3圖，下層集極310包含被例如高度摻雜以於 約lx 1018cnT3至約5x 1018cnT3之矽的砷化鎵。下層集極 310可以於約0.5微米至約1.0微米厚。如所示，集極330 包含三不同層，即中度摻雜集極層332、低摻雜集極層334 、及中度/低摻雜集極層3 3 6。於本實施例中，中度摻雜集 極層33 2包含被摻雜以約5x 1016cnT3至約lx 1018cnr3間之 矽的砷化鎵，低摻雜集極層3 34係爲被摻雜以約lx 1016cnT 3至約3x 1016cm·3的矽之砷化鎵，及中度/低摻雜集極層336 係爲被摻雜以約2x 1016cnT3至約5x 1016cnT3矽的砷化鎵 。中度摻雜集極層332的厚度可以於約1000埃至約5000 埃之間，及低摻雜集極層3 34的厚度可以於約0.5微米至 約1.0微米之間，中度/低摻雜集極層336可以約500埃。 於本實施例中，中度摻雜集極層332的角色係防止空 乏區於崩潰電壓前入侵下層集極310。如先前所討論，若空 乏區緣太接近下層集極，則由於強電場，而可能產生絲化，造 成裝置的提早故障。因此，藉由將中度摻雜集極層3 32於 低摻雜集極層334及重摻雜下層集極310之間，及藉由控 制中度摻雜集極層332的摻雜分佈及厚度，本發明可以造 成優良的HBT結構，其中絲化及提早裝置崩潰的情形被大 大降低。吾人想要當空乏區延伸進入中度摻雜集極層332 的四分之三時，可以到達崩潰電壓。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 569452 A7 _B7_ 五、發明说明（13) 繼續第3圖，令中度/低摻雜集極層336直接在基極 3 1 2下的目的係防止基極推出（P u s h 〇 u t)，或”柯爾克”效應。 (請先閱讀背面之注意事項再填寫本頁) 當集極電流上升至進入空乏區的電子的數量超出背景摻雜 位準時的一位準時，基極推出發生推出。此結果爲空乏區 被推入集極，增加了基極寬度。最後，基極推出造成於電流 增益的降低。藉由使中度/低摻雜集極層3 36直接在基極 3 12下，即在集極-基極接面處，及藉由控制中度/低摻雜集 極層3 36的摻雜分佈及厚度，於集極-基極接面間之電場被 修改，並可以防止基極推出。 因此，第3圖例示一 NPN砷化鎵HBT結構，其具有一 三層集極，其中，一中度摻雜集極層係被包夾於一低摻雜集 極層及一重摻雜下層集極間，以防止空乏區膨脹進入下層 集極並啓始絲化。然而，中度摻雜集極層之摻雜分佈係使 得空乏區被允許以足夠大地膨脹以加強電晶體的效能。於 第3圖中之HBT更包含一中度/低摻雜集極層直接在基極 下，其修改了在集極-基極界面之電場，以防止基極推出並最 佳化HBT的增益。 經濟部智慧財產局員工消費合作社印製 第4圖例示一 HBT結構400,其係依據本發明之一實 施例加以製造。例示HBT結構400係爲一 NPN砷化鎵 HBT，其係類似於第2圖之例示HBT結構200。除了其集極， 即集極430外，應注意的是，例示HBT結構400係與第2圖 中之例示結構相同。因此，除了集極430外，例示結構400 的各種元件均擁有與例示HBT結構200中之對應元件相 同之特徵、組成及功能。 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17- 569452 A7 B7 五、發明説明（14) (請先閱讀背面之注意事項再填寫本頁) 因此，例示HBT結構400包含下層集極410、基極412 、射極414、第一射極蓋416及第二射極蓋418,其係分別 等效於例示HBT結構200的下層集極210、基極212、射 極214、第一射極蓋216、及第二射極蓋218。再者，例示 HBT結構400的射極接觸420、基極接觸422及424及集 極接觸426均分別等效於例示HBT結構200的射極接觸 220、基極接觸222及224與集極接觸226。 經濟部智慧財產局員工消費合作社印製 繼續第4圖，下層集極4 1 0包含被例如高度摻雜以於 約lx 1018cm_3至約5x 1018cnT3之矽的砷化鎵。下層集極 410可以於約0.5微米至約1.0微米厚。如所示，集極430 包含三不同層，即中度摻雜集極層432、低摻雜p型集極層 434、及中度/高摻雜集極層436。於本實施例中，中度摻雜 集極層43 2包含被摻雜以約5x 1016cm_3至約lx l〇18cm·3間 之矽的砷化鎵並被位於鄰近該重摻雜下層集極層4 1 0。於 基極412及集極430間之界面爲一中度/高摻雜集極層436, 其係爲被摻雜以約2x 1016cm·3至約3x 1018cm_3矽的砷化 鎵。中度摻雜集極層432的厚度可以於約1 000埃至約 5000埃之間，及中度/高摻雜集極層436的厚度可以約500 埃。 再者，如第4圖所示，包夾於中度摻雜集極層432及中 度/高摻雜集極層436間的是底摻雜P型集極層434，其同 時也包含砷化鎵。但不像於本說明書中之前述之任一種集 極層，該低摻雜P型集極層434係被摻雜以P-型摻雜物，例 如碳。低摻雜P型集極434可以被摻雜以於約lx l〇15cnT3 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） 569452 A7 B7 五、發明説明（15) 及約5x 1015cnT3的碳。除了碳以外之其他適當摻雜物也可 以用以摻雜低摻雜P型集極層434,包含鎂或錳。低摻雜p (請先閱讀背面之注意事項再填寫本頁) 型集極層434的厚度可以於約0.1微米至約0.5微米之間 〇 於一未示出之實施例中，集極430可以包含四個分離 之集極層，其中該中度摻雜集極層432係位於下層集極層 410上，及中度/高摻雜集極層436係位於基極436及集極 430間之界面。於中度摻雜集極層432及中度/高摻雜集極 層436間可以加有兩層之低摻雜集極層。該兩低摻雜集極 層之第一層係位於該中度摻雜集極層432之上並可以包含 被摻雜以約lx l〇]6cm·3之砷化鎵。於本實施例中之第二低 摻雜集極層係位於第一低摻雜集極層及中度/高摻雜集極 層436之間，並可以是被摻雜以約5x 1015cm·3的砷化鎵。 於本實施例中之第一及第二低摻雜集極層可以是於約〇. 1 至約05微米厚。 經濟部智慈財產局員工消費合作社印製 於第4圖所示之實施例中，中度摻雜集極層432藉由 防止空乏區於崩潰電壓前到達下層集極4 1 0,而避免於重摻 雜下層集極4 1 0中之絲化的啓始。吾人想要當空乏區延伸 進入中度摻雜集極層432的四分之三時，到達崩潰電壓。 再者，中度/高摻雜集極層436的角色係藉由改變在集極-基 極界面之電場，而防止基極推出，因而改良HBT的增益。 相對於低摻雜集極層之中度/高摻雜集極層43 6的出 現於集極-基極界面可以妨礙空乏區之想要的膨脹。如上 所討論，空乏區膨脹在較重摻雜區域，例如中度/高摻雜集極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19- 569452 A7 B7 五、發明説明（16) 層436發生更緩慢。因此，於本實施例中，低摻雜p型集極 層434的角色係藉由促成空乏區的膨脹，而”補償”n型中度 /高摻雜集極層436。並且，藉由促成空乏區的膨脹，低摻雜 P型集極層434改良了 HBT的效能，包含提升了崩潰電壓 及降低裝置的電容値。 因此，第4圖例示一具有三層集極之示範NPN砷化鎵 HBT結構，其中，一中度摻雜集極層被包夾於一低摻雜p型 集極層及一重摻雜下層集極層之間，以防止空乏區過度膨 脹並啓始絲化或局部化高電流密度峰値。然而，低摻雜p 型集極之摻雜分佈係使得空乏區被允許以足夠地膨脹，以 加強電晶體的效能。於第4圖中所示之HBT更包含一鄰 近基極的中度/高摻雜集極層，其修改了在集極-基極界面之 電場，防止基極推出因而最佳化HBT的增益。 第5圖係爲一描述用以依據一實施例以製造一 NPN 砷化鎵HBT500(製程500)的例示製程。某些對於熟習於此 技藝者所知之特性及步驟已經加以省略。例如，一步驟可 以包含一或多數子步驟，或可以涉及爲本技藝中所知的特 定設備。製程500於步驟500開始，並進行至步驟502,其 係爲N +下層集極係形成於砷化鎵基材中。下層集極被摻 雜以矽並可以例如以本技藝所知之MBE或MOCVD技術 。下層集極之矽摻雜程度可以於大約lx l〇]8cm·3及大約5 X 1018cm·3。 於下層集極在步驟502形成後，製程500進行至步驟 504,其中形成集極。於本實施例中，集極包含兩分離層，兩 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣. 訂 經濟部智恁財產局員工消費合作社印製 -20- 569452 A7 B7 五、發明説明（17) (請先閱讀背面之注意事項再填寫本頁) 層均以MBE或MOCVD製程加以沉積。該第一集極層包 含砷化鎵，其被摻雜以約5x 1016cnT3至約lx 10lscm·3之矽 。第一層係直接沉積於在步驟502所形成之重摻雜下層集 極之頂上，並可以於大約1 000埃至約5000埃厚。在第一 集極層沉積後，沉積一第二集極層，及此第二層包含砷化鎵， 其被沉積以約lx 1016cnV3至約3x 1016cnT3的矽。該第二 集極層可以約1.0微米厚。 於步驟504的結果，於本實施例中之集極係由兩層作 成，即，第一層係鄰近下層集極並爲中度摻雜，而第二層爲低 摻雜。通常，該第二層爲η型集極；然而，於一實施例中.，第 二層係爲Ρ型集極。於另一實施例中，步驟504涉及沉積 一第三集極層於低摻雜集極層的頂部，及第三集極也是被 摻雜以約2x 1016cm·3至約3x 10lscnT3的矽之砷化鎵。此 第三集極層被稱爲中度/高摻雜集極層並可以於約100至 約5 00埃厚。 經濟部智慧財產局員工消費合作社印製 於集極在步驟504製造後，製程500進行至步驟506， 其中，一基極層係被沉積，其係於約500埃至約1500埃間之 厚度。基極層可以爲被摻雜以約4x 1019cm·3的碳之砷化鎵 。隨後，在步驟508,沉積一包含被摻雜以約3x 1017cm_3的 矽之InGaP或GaAs之射極層。然後，於步驟510，一含被摻 雜以約4x 1018C1TT3的矽之砷化鎵的第一射極蓋層被沉積在 射極層頂部上，隨後沉積一第二射極蓋層，該第二射極蓋層 包含被彳参雑以約1 X 1 〇19 c m ·3之砂的砷化銅錄。每一層，即 基極層、射極層、及第一及第二射極蓋層被以例如一 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐） -21 - 569452 A 7 B7 五、發明説明（化） MBE或MOCVD製程，以本技藝已知方式加以形成。 (請先閱讀背面之注意事項再填寫本頁) 於製程500的步驟51 2,一射極接觸係在第二射極蓋層 上作出圖案並直接位在該HBT主動區域上。繼續製程500, 於步驟5 1 4，該凸台係被遮罩並被向下鈾刻至η型射極層及 基極接觸被作出圖案進入該基極層。隨後，於步驟516，該 凸台被遮罩並進一步向下蝕刻至下層集極。於一實施例中， 凸台係直接向下蝕刻至集極。於步驟5 1 6中，在蝕刻凸台 後，一集極接觸係在下層集極上作出圖案。遮罩及蝕刻的 各種步驟係被以已知方式加以完成。用以製造ΝΡΝ砷化 鎵ΗΒΤ之例示製程500然後結束於步驟518。 經濟部智慈財產局員工消費合作社印製 可以由上述詳細揭示了解，本發明提供製造異接面雙 極性電晶體的方法，其中該集極包含多數不同摻雜之集極 層，以防止絲化或局部化電流發生於裝置中。於一實施例 中，一鄰近該重摻雜下層集極之中度摻雜集極層的形成阻 礙空乏區的膨脹，使得在空乏區到達下層集極前，到達崩潰 電壓。雖然，本發明係以應用至砷化鎵ΝΡΝ ΗΒΤ結構加以 描述，但可以爲熟習於本技藝者所了解，本發明也可以應用 至類似狀態中，其中，吾人想要降低於ΡΝΡ裝置或其他類似 ΗΒΤ裝置中之絲化者。 由本發明之上述說明可知，各種技術可以用以實施本 發明的槪念，而不脫離本案之範圍。再者，雖然本發明以某 些實施例加以說明，但熟習於本技藝者可以了解，可以以形 式及細節加以改變，而不脫離本發明之精神及範圍。例如， 可以了解的是，除了矽之外，其他類型之摻雜物，例如碲及硒 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 569452 A7 B7 五、發明説明（19) 可以用以摻雜各種集極層。因此，所述實施例係被認爲是 示範用而不是限制用。應了解的是，本發明並不限定於所 述之特定實施例，而是可以在不脫離本發明範圍下，完成各 種配置、修改及替換。 因此，異接面雙極性電晶體的方法與結構已經加以說 明。 (請先閲讀背面之注意事項再填寫本頁) 衣. ir
經濟部智慈財產局員工消費合作社印製 本紙張尺度適用中國國家樣準（CNS ) A4規格（210:<297公釐） -23-

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 569452 A8 B8 C8 D8 _ 六、申請專利範圍 1 1.一種製造HBT的方法，該方法包含步驟： 形成一下層集極； 在該下層集極上製作一集極，該.集極包含一中度摻雜 集極層於鄰近該下層集極處及一低摻雜集極層於該中度摻 雜集極層上； 成長一基極於該集極上；， 沉積一射極於該基極上。v 2. 如申請專利範圍第1項所述之方法，其中該中度摻 雜集極層包含GaAs，其係被摻雜以約5x 1016cnT3至約lx 1018cnT3間之矽。 3. 如申請專利範圍第2項所述之方法，其中上述之中 度摻雜集極層係大約於1000埃至約5000埃厚之間。 4·如申請專利範圍第1項所述之方法，其中上述之低 摻雜集極層包含被摻雜以約lx 1016cm_3至約3x 1016cm·3 石夕的GaAs。 5 ·如申請專利範圍第4項所述之方法，其中上述之低 摻雜集極層係於約0.5微米至約1.0微米厚。 6.如申請專利範圍第1項所述之方法，其中上述之集 極更包含一中度/高摻雜集極層沉積於該低摻雜集極層及 該基極之間。 7 ·如申請專利範圍第6項所述之方法，其中上述之中 度/高摻雜集極層包含被摻雜以約2x 1016cm·3至約3x 10lscm·3 間之矽的 GaAs。 8_如申請專利範圍第7項所述之方法，其中上述之中 I紙張尺度適用中國國家標準（CNS ) A4規格(21〇Χ297公釐） - -24 - (請先閲讀背面之注意事項再填寫本頁)
    569452 A8 B8 C8 D8 六、申請專利範圍 2 度/高摻雜集極層係於約100埃至約500埃厚。 (請先閲讀背面之注意事項再填寫本頁) 9·如申請專利範圍第8項所述之方法，其中上述之低 摻雜集極層包含被摻雜以約lx 1015cm·3至約5x l〇15cm·3 之碳的GaAs。 1〇·如申請專利範圍第1項所述之方法，其中該下層集 極包含被摻雜以約5x 1018cnT3矽的GaAs。 11. 如申請專利範圍第1項所述之方法，其中該基極包 含被摻雜有約4x 1019cnT3之碳的GaAs。 12. 如申請專利範圍第1項所述之方法，其中該射極包 含由I n G a P及G a A s所構成之群組所選出之材料。 13. 如申請專利範圍第12項所述之方法，其中該射極 係被摻雜以約3x 1017cm_3的矽。 14. 如申請專利範圍第1項所述之方法，更包含步驟： 形成一第一及一第二射極蓋層； 在該射極、該基極及該集極上，作出金屬接觸圖案。 15. —種HBT結構，包含： 一下層集極； 經濟部智慧財產局員工消費合作社印製 一集極，該集極包含一中度摻雜集極層於接觸該下層 集極處及一低摻雜集極層在該中度摻雜集極層上； 一基極在該集極上； . 一射極在該基極上。 1 6如申請專利範圍第1 5項所述之結構，其中該中度摻 雜集極層包含被摻雜以約5x 1016cnT3至約lx l〇〃cm·3間 之矽的G a A s。 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " ~ -25- 569452 8 8 8 8 ABCD 六、申請專利範圍 3 17. 如申請專利範圍第16項所述之結構，其中上述之 中度摻雜集極層係大約於1 000埃至約5000埃厚之間。 18. 如申請專利範圍第15項所述之結構，其中上述之 低摻雜集極層包含被摻雜以約lx 1016cm·3至約3x l〇16cnT3 矽的GaAs。 19. 如申請專利範圍第18項所述之結構，其中上述之 低摻雜集極層係於約0.5微米至約1.0微米厚。 20. 如申請專利範圍第15項所述之結構，其中上述之 集極更包含一中度/高摻雜集極層沉積於該低摻雜集極層 及該基極之間。 21. 如申請專利範圍第20項所述之結構，其中上述之 中度/高摻雜集極層包含被摻雜以約2x 1016cnT3至約3x 1 018c in'3 間之砂的 Ga A s。 22. 如申請專利範圍第21項所述之結構，其中上述之 中度/高摻雜集極層係於約1〇〇埃至約500埃厚。 23. 如申請專利範圍第22項所述之結構，其中上述之 低摻雜集極層包含被摻雜以約lx l〇15cm·3至約5x l〇15cm·3 之碳的G a A s。 24. 如申請專利範圍第15項所述之結構，其中該下層 集極包含被摻雜以約5x 1018cm·3之矽的GaAs。 25. 如申請專利範圍第15項所述之結構，其中該基極 包含被摻雜有約4x 1019cm·3之碳的GaAs。 26. 如申請專利範圍第15項所述之結構，其中該射極 包含由I n G a P及G a A s所構成之群組所選出之材料。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 -26- 569452 A8 B8 C8 D8 六、申請專利範圍 4 27. 如申請專利範圍第26項所述之結構，其中該射極 係被摻雜以約3x 1017cnT3的矽。 28. 如申請專利範圍第15項所述之結構，更包含： 一第一及一第二射極蓋層； 在該射極、該基極及該集極上有接觸。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家操準（CNS )娜⑺0X靖）
TW091134196A 2001-12-27 2002-11-25 Method and structure for a heterojunction bipolar transistor TW569452B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/034,880 US6531721B1 (en) 2001-12-27 2001-12-27 Structure for a heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
TW200301558A TW200301558A (en) 2003-07-01
TW569452B true TW569452B (en) 2004-01-01

Family

ID=21879176

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091134196A TW569452B (en) 2001-12-27 2002-11-25 Method and structure for a heterojunction bipolar transistor

Country Status (5)

Country Link
US (2) US6531721B1 (zh)
EP (1) EP1459376A4 (zh)
CN (1) CN100394582C (zh)
TW (1) TW569452B (zh)
WO (1) WO2003058710A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements
JP3936618B2 (ja) * 2002-04-19 2007-06-27 住友化学株式会社 薄膜半導体エピタキシャル基板及びその製造方法
US7012288B2 (en) * 2002-10-08 2006-03-14 Wj Communications, Inc. Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area
US20040188712A1 (en) * 2002-10-08 2004-09-30 Eic Corporation Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area
US7038250B2 (en) * 2003-05-28 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor device suited for a high frequency amplifier
JP2005197440A (ja) * 2004-01-07 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
US7875523B1 (en) * 2004-10-15 2011-01-25 Hrl Laboratories, Llc HBT with emitter electrode having planar side walls
JP2007005406A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及び製造方法
JP2007173624A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
US11264528B2 (en) 2006-03-19 2022-03-01 Shimon Maimon Reduced dark current photodetector with charge compensated barrier layer
USRE48642E1 (en) 2006-03-19 2021-07-13 Shimon Maimon Application of reduced dark current photodetector
USRE48693E1 (en) 2006-03-19 2021-08-17 Shimon Maimon Application of reduced dark current photodetector with a thermoelectric cooler
US11245048B2 (en) 2006-03-19 2022-02-08 Shimon Maimon Reduced dark current photodetector with charge compensated barrier layer
US9766130B2 (en) 2006-03-19 2017-09-19 Shimon Maimon Application of reduced dark current photodetector with a thermoelectric cooler
GB2451202B (en) * 2006-03-21 2011-12-21 Shimon Maimon Reduced dark current photodetector
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US9647155B1 (en) 2012-09-08 2017-05-09 Shimon Maimon Long wave photo-detection device for used in long wave infrared detection, materials, and method of fabrication
CN104362158A (zh) * 2014-10-11 2015-02-18 北京工业大学 一种长波长GaAs基MSM和HBT单片集成光探测器
CN104392923B (zh) * 2014-10-20 2017-03-08 中国电子科技集团公司第十三研究所 异质结双极型晶体管的制作方法
JP2018101652A (ja) * 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
CN109449201A (zh) * 2018-12-28 2019-03-08 苏州英诺迅科技股份有限公司 一种hbt器件
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106766A (en) * 1989-07-11 1992-04-21 At&T Bell Laboratories Method of making a semiconductor device that comprises p-type III-V semiconductor material
US5270223A (en) * 1991-06-28 1993-12-14 Texas Instruments Incorporated Multiple layer wide bandgap collector structure for bipolar transistors
US5603765A (en) * 1993-12-01 1997-02-18 Hughes Aircraft Company Method of growing high breakdown voltage allnas layers in InP devices by low temperature molecular beam epitaxy
US5581115A (en) * 1994-10-07 1996-12-03 National Semiconductor Corporation Bipolar transistors using isolated selective doping to improve performance characteristics
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
CN1053527C (zh) * 1996-05-14 2000-06-14 电子科技大学 绝缘栅异质结双极晶体管
SE511314C2 (sv) * 1997-02-07 1999-09-06 Ericsson Telefon Ab L M Framställning av heterobipolär transistor och laserdiod på samma substrat
JP3411235B2 (ja) * 1999-05-20 2003-05-26 シャープ株式会社 ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
US6531721B1 (en) 2003-03-11
TW200301558A (en) 2003-07-01
WO2003058710A1 (en) 2003-07-17
CN1628383A (zh) 2005-06-15
EP1459376A4 (en) 2007-10-31
CN100394582C (zh) 2008-06-11
EP1459376A1 (en) 2004-09-22
US6673687B1 (en) 2004-01-06

Similar Documents

Publication Publication Date Title
TW569452B (en) Method and structure for a heterojunction bipolar transistor
US5298438A (en) Method of reducing extrinsic base-collector capacitance in bipolar transistors
JP3628873B2 (ja) 半導体装置及びその製造方法
US6251738B1 (en) Process for forming a silicon-germanium base of heterojunction bipolar transistor
JP4999246B2 (ja) コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法
JP2001144099A (ja) ヘテロバイポーラ型トランジスタ及びその製造方法
US20030107051A1 (en) Super self -aligned heterojunction biplar transistor and its manufacturing method
US5434091A (en) Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain
US5700701A (en) Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors
EP4310914A1 (en) Semiconductor device with monocrystalline extrinsic base region and method of fabrication therefor
US6040225A (en) Method of fabricating polysilicon based resistors in Si-Ge heterojunction devices
JP2003163218A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US5939738A (en) Low base-resistance bipolar transistor
US6130471A (en) Ballasting of high power silicon-germanium heterojunction biploar transistors
EP0605920B1 (en) Cascode circuit structure with epitaxial bipolar transistors comprising a low-level base connection
KR100298126B1 (ko) 이종접합바이폴라트랜지스터의개선된구조및제조방법
JP4092597B2 (ja) 半導体装置及びその製造方法
JP4558161B2 (ja) ヘテロ接合型バイポーラトランジスタの製造方法
JP3859149B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
KR100347520B1 (ko) 이종접합 쌍극자 소자 및 그 제조방법
JP2005159112A (ja) 半導体装置および半導体装置の製造方法
JPH055170B2 (zh)
EP1468450B1 (en) Wide bandgap bipolar transistors
JP2904981B2 (ja) 半導体集積回路装置
KR20020031722A (ko) 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent