KR100216733B1 - 집적주입논리형 바이폴라 트랜지스터 - Google Patents
집적주입논리형 바이폴라 트랜지스터 Download PDFInfo
- Publication number
- KR100216733B1 KR100216733B1 KR1019960017126A KR19960017126A KR100216733B1 KR 100216733 B1 KR100216733 B1 KR 100216733B1 KR 1019960017126 A KR1019960017126 A KR 1019960017126A KR 19960017126 A KR19960017126 A KR 19960017126A KR 100216733 B1 KR100216733 B1 KR 100216733B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductivity type
- epitaxial layer
- emitter
- type
- Prior art date
Links
- 238000002347 injection Methods 0.000 title claims abstract description 16
- 239000007924 injection Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000926 separation method Methods 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 235000009421 Myristica fragrans Nutrition 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000001115 mace Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
본 발명에 의한 집적주입논리형 바이폴라 트랜지스터는, 제1전도형의 반도체 기판과; 상기 반도체 기판상에 선택적으로 형성된 제2전도형의 고농도 매몰층과; 상기 고농도 매몰층과 상기 반도체 기판상에 형성된 제2전도형의 에피택셜층과; 상기 에피택셜층을 소정 단위영역의 액티브영역으로 분리하기 위해 상기 에피택셜층의 표면으로부터 상기 기판까지의 깊이를 가진 제1전도형의 고농도 분리영역과; 상기 액티브영역내에 상기 분리영역과는 소정 간격을 유지하고 환형으로 형성되고 상기 에피택셜층의 표면 근방에 얕은 접합구조로 형성된 제2전도형의 에미터 영역과; 상기 에미터 영역으로 둘러쌓인 영역내에 상기 에미터 영역과는 최소 간격을 유지하도록 레터럴 방향으로 서로 격리되어 상기 에피택셜층의 표면 근방에 형성된 제1전도형의 콜렉터 영역; 및 상기 에미터 영역, 상기 인젝터 영역, 상기 베이스 영역 및 상기 콜렉터 영역과 각각 접속되도록 형성된 복수의 전극층들로 이루어져, 1)베이스 영역과 에미터 영역 사이의 간격을 최소화할 수 있게 되므로 바이폴라 트랜지스터의 고집적화를 이룰 수 있게 되고, 2)에미터 영역과 콜렉터 영역이 동시에 형성되므로 공정 단순화를 이룰 수 있게 된다.
Description
본 발명은 집적주입논리(I2L : Integrated Injection Logic)형 바이폴라 트랜지스터에 관한 것으로서, 특히 에미터 영역을 얕은 접합형(shallow type)으로 제작하여 베이스 영역과 에미터 영역의 간격을 최소화할 수 있는 집적주입논리형 바이폴라 트랜지스터에 관한 것이다.
집적주입논리형 바이폴라 트랜지스터는 전류의 패스가 바텀에서 표면쪽으로 향한다. 그래서 제1도에 도시한 바와 같이 종래의 집적주입논리 바이폴라 트랜지스터는 전류증폭율()을 높이기 위하여 에미터전극(10)과 매몰층(20)을 연결하기 위한 깊은 접합 에미터 영역(Deep type emitter)(22)를 형성하였다. 깊은 접합 에미터 영역(22)은 베이스 영역(24)으로 들어가는 에미터 전류의 연속 저항을 줄여 전류증폭율을 크게 하는 것이고, 스위칭 속도 또한 개선된다. 제1도에서 미설명 부호 60은 반도체 기판을, 10,12,14,16은 전극을, 18은 분리영역을, 50은 인젝터 영역을, 52는 콜렉터 영역을, 26은 에피택셜층을, 28은 액티브 영역을 나타낸다.
그러나, 상기 구조를 가지도록 집적주입논리형 바이폴라 트랜지스터를 제조할 경우에는 다음과 같은 두가지의 문제가 발생된다.
첫째, 깊은 접합 에미터 영역(22)은 접합이 깊게 형성될수록 측면 확산도 커지게 되므로, 소자 제조시 깊은 접합 에미터 영역(22)과 베이스 영역(24)이 접하게 되는 것을 방지하기 위해서는 베이스 영역(24)과의 충분한 공간(d1) 확보가 필요하고, 분리영역(18)과도 충분한 간격의 공간 확보가 필요하게 된다. 결과적으로, 영역들 사이의 충분한 간격 확보로 인하여 단위 셀크기가 커져 단위소자의 면적이 넓어지는 문제가 발생된다.
둘째, 깊은 접합 에미터 영역(22) 형성시 별도의 불순물 주입 공정이 추가되므로 공정 진행이 복잡화되는 문제가 발생된다.
이에 본 발명의 목적은, 에미터 영역을 얕은 접합으로 형성해 주므로써, 에미터 영역과 베이스 영역 사이의 간격을 최소화하여 셀 사이즈를 기존보다 축소할 수 있도록 하고, 공정 단순화를 이룰 수 있도록 한 집적주입논리형 바이폴라 트랜지스터를 제공함에 있다.
제1도는 종래의 집적주입논리형 바이폴라 트랜지스터의 평면구조를 도시한 레이아웃도.
제2도는 제1도에 제시된 집적주입논리형 바이폴라 트랜지스터의 A-A' 절단면 구조를 도시한 단면도.
제3도는 본 발명에 의한 집적주입논리형 바이폴라 트랜지스터의 B-B' 절단면 구조를 도시한 단면도이다.
제4도는 제3도에 제시된 집적주입논리형 바이폴라 트랜지스터의 B-B' 절단면 구조를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10,12,14,16,30,32,34,36 : 전극 18,38 : 분리영역
20,40 : 매몰층 22 : 깊은 접합형 에미터 영역
26,46 : 에피택셜층 28,48 : 액티브 영역
42 : 얕은 접합형 에미터 영역 24,44 : 메이스 영역
50 : 인젝터 영역 52 : 콜렉터 영역
60 : 반도체 기판
상기 목적을 달성하기 위하여 본 발명에서는, 제1전도형의 반도체 기판과; 상기 반도체 기판상에 선택적으로 형성된 제2전도형의 고농도 매몰층과; 상기 고농도 매몰층과 상기 반도체 기판상에 형성된 제2전도형의 에피택셜층과; 상기 에피택셜층을 소정 단위영역의 액티브영역으로 분리하기 위해 상기 에피택셜층의 표면으로부터 상기 기판까지의 깊이를 가진 제1전도형의 고농도 분리영역과; 상기 액티브영역내에 상기 분리영역과는 소정 간격을 유지하고 환형으로 형성되고 상기 에피택셜층의 표면 근방에 얕은 접합구조로 형성된 제2전도형의 에미터 영역과; 상기 에미터 영역으로 둘러쌓인 영역내에 상기 에미터 영역과는 최소 간격을 유지하도록 레터럴 방향으로 서로 격리되어 상기 에피택셜층의 표면 근방에 형성된 제1전도형의 인젝터 영역 및 베이스 영역과; 상기 베이스 영역내에 형성된 제2전도형의 콜렉터 영역; 및 상기 에미터 영역, 상기 인젝터 영역, 상기 베이스 영역 및 상기 콜렉터 영역과 각각 접속되도록 형성된 복수의 전극층들로 이루어진 집적주입논리형 바이폴라 트랜지스터가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
제3도는 본 발명에서 제안된 집적주입논리형 바이폴라 트랜지스터의 평면구조를 도시한 레이아웃도를 나타내고, 제4도는 제3도의 B-B' 절단면 구조를 도시한 단면도를 나타낸다.
제3도 및 제4도에 의하면, 본 발명에서 제시된 집적주입논리형 반도체 장치는 다음과 같은 구조를 가지도록 구성되어 있음을 알 수 있다.
즉, 제1전도형(예:p형)의 실리콘 기판(60) 내부에 고농도의 n형 불순물을 침적한 후 확산방법을 이용하여 형성한 매몰층(40)과, 상기 고농도의 n형으로 구성된 매몰층(40) 상부와 실리콘 기판(60)상에 제 2전도형(예:n형)의 불순물을 침적하여 완충영역으로 작용하도록 형성한 에피택셜층(46)과, 상기 에피택셜층(46)을 소정 단위영역의 액티브영역(48)으로 분리하기 위해 상기 에피택셜층(46)의 표면으로부터 상기 실리콘 기판(60)까지의 깊이를 가진 고농도의 p형 불순물을 사용하여 형성한 분리영역(38)과, 상기 분리영역(38)내에 분리 영역(38)과는 소정 간격을 유지시켜 환형 모양으로 형성한 액티브 영역(48), 그리고 상기 환형 모양의 액티브영역(48)을 구성한 후 상기 에피택셜층(46)의 표면 근방에 얕은 접합 구조를 가지도록 형성한 n형의 에미터 영역(42)으로 구성된다.
그리고, 상기 에미터 영역(42)은 켈렉터 영역(52)을 포함한 베이스 영역(44)과 인젝터 영역(50)을 내포하여 구성된다. 상기 에미터 영역(42)은 제1도과 비교하였을 때 확연한 차이를 보이는데, 특히 상기 분리영역(38)과 액티브 영역(48)은 소정 간격에서의 차이가 현격하여 소자의 구조를 가지기 때문에 상기 에미터 영역(42)이 매몰층(40)과 접하지 않게 되어 소자의 크기가 현격히 줄어드는 효과가 있다.
한편, 에미터 영역(42)으로 둘러쌓여진 부분에 위치하는 에피택셜층(46)의 표면 근방에는 p형의 인젝터 영역(50)과 p형의 베이스 영역(44)이 레터럴(lateral) 방향으로 서로 소정 이격되어 형성되어 있으며, 상기 p형의 베이스 영역(44) 내부에는 n형의 콜렉터 영역(52)이 형성되어 있다. 이때, 상기 인젝터 영역(50)과 베이스 영역(44) 및 베이스 영역(44) 내부에 존재하는 콜렉터 영역(52)은 에미터 영역(42)과는 최소 간격을 유지하도록 형성된다. 특히, n형의 콜렉터 영역(52)은 얕은 접합형 에미터 영역(42)과 동시에 형성되므로 상기 에미터 영역(42) 형성시 별도의 불순물 주입 공정이 필요치 않아 고정 단순화를 이룰 수 있게 된다.
또한, 상기 콜렉터 영역(52) 상부에는 콜렉터 전극(32)이 형성되어 있고, 에미터 영역(42)의 상부에는 에미터 전극(30)이 형성되어 있으며, 인젝터 영역(50)의 상부에는 인젝터 전극(36)이 그리고 베이스 영역(44)의 상부에는 베이스 전극(34)이 각각 형성되어 있다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 집적주입논리형 바이폴라 트랜지스터를 구성하는 에미터 영역을 얕은 접합구조로 가져가 주므로써, 1)베이스 영역과 에미터 영역 사이의 간격(d2)을 최소화시킬 수 있게 되어 소자면적을 최소화할 수 있게 되므로 고집적화를 이룰 수 있게 되고, 2)1회의 불순물 이온주입 공정을 통해 에미터 영역과 콜렉터 영역이 동시에 형성되므로 공정을 단순화할 수 있게 된다.
Claims (3)
- 제1전도형의 반도체 기판과; 상기 반도체 기판상에 선택적으로 형성된 제2전도형의 고농도 매몰층과; 상기 고농도 매몰층과 상기 반도체 기판상에 형성된 제2전도형의 에피택셜층과; 상기 에피택셜층을 소정 단위영역의 액티브영역으로 분리하기 위해 상기 에피택셜층의 표면으로부터 상기 기판까지의 깊이를 가진 제1전도형의 고농도 분리영역과; 상기 액티브영역내에 상기 분리영역과는 소정 간격을 유지하고 환형으로 형성되고 상기 에피택셜층의 표면 근방에 얕은 접합구조로 형성된 제2전도형의 에미터 영역과; 상기 에미터 영역으로 둘러쌓인 영역내에 상기 에미터 영역과는 최소 간격을 유지하도록 레터럴 방향으로 서로 격리되어 상기 에피택셜층의 표면 근방에 형성된 제1전도형의 인젝터 영역 및 베이스 영역과; 상기 베이스 영역내에 형성된 제2전도형의 콜렉터 영역; 및 상기 에미터 영역, 상기 인젝터 영역, 상기 베이스 영역 및 상기 콜렉터 영역과 각각 접속되도록 형성된 복수의 전극층들로 이루어진 것을 특징으로 하는 집적주입논리형 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 제1전도형은 n형이고 상기 제2전도형은 p형인 것을 특징으로 하는 집적주입논리형 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 제1전도형은 p형이고 상기 제2전도형은 n형인 것을 특징으로 하는 집적주입논리형 바이폴라 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960017126A KR100216733B1 (ko) | 1996-05-21 | 1996-05-21 | 집적주입논리형 바이폴라 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960017126A KR100216733B1 (ko) | 1996-05-21 | 1996-05-21 | 집적주입논리형 바이폴라 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077724A KR970077724A (ko) | 1997-12-12 |
| KR100216733B1 true KR100216733B1 (ko) | 1999-09-01 |
Family
ID=19459291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960017126A KR100216733B1 (ko) | 1996-05-21 | 1996-05-21 | 집적주입논리형 바이폴라 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100216733B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564347B1 (ko) * | 1998-09-28 | 2006-03-27 | 로무 가부시키가이샤 | 파워트랜지스터 및 그것을 사용한 반도체 집적회로장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680961B1 (ko) * | 2005-06-15 | 2007-02-09 | 주식회사 하이닉스반도체 | 크로스폴 어퍼춰 |
-
1996
- 1996-05-21 KR KR1019960017126A patent/KR100216733B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564347B1 (ko) * | 1998-09-28 | 2006-03-27 | 로무 가부시키가이샤 | 파워트랜지스터 및 그것을 사용한 반도체 집적회로장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077724A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210126117A1 (en) | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region | |
| JP2504862B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0336311B2 (ko) | ||
| JP2002353456A (ja) | 半導体装置及びその製造方法 | |
| JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH1154748A (ja) | 半導体装置およびその製造方法 | |
| JP2020038986A (ja) | 半導体装置 | |
| JPH0548936B2 (ko) | ||
| KR910010733A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JP2635044B2 (ja) | 半導体デバイス | |
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| JP2003258253A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR100216733B1 (ko) | 집적주입논리형 바이폴라 트랜지스터 | |
| JPH06104459A (ja) | 半導体装置 | |
| US4125853A (en) | Integrated circuit transistor | |
| JP2000068372A (ja) | 半導体デバイス及びその製造方法 | |
| US4694321A (en) | Semiconductor device having bipolar transistor and integrated injection logic | |
| US4097888A (en) | High density collector-up structure | |
| KR970003743B1 (ko) | 고전력 대칭형 엘디모스 및 그 제조방법 | |
| KR900000826B1 (ko) | 반도체집적회로의 제조방법 | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| KR100275755B1 (ko) | 고전력 바이폴라트랜지스터 및 그 제조방법 | |
| JP2604176B2 (ja) | 半導体スイッチング素子 | |
| JPS63241962A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090525 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |