JPH04245483A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04245483A JPH04245483A JP1019891A JP1019891A JPH04245483A JP H04245483 A JPH04245483 A JP H04245483A JP 1019891 A JP1019891 A JP 1019891A JP 1019891 A JP1019891 A JP 1019891A JP H04245483 A JPH04245483 A JP H04245483A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- conductivity type
- resistor
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000001514 detection method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 29
- 239000010703 silicon Substances 0.000 abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、絶縁ゲート型バイポ
ーラトランジスタ（ＩＧＢＴ）に係り、詳しくは、電流
検出機能を有する絶縁ゲート型バイポーラトランジスタ
に関するものである。
ーラトランジスタ（ＩＧＢＴ）に係り、詳しくは、電流
検出機能を有する絶縁ゲート型バイポーラトランジスタ
に関するものである。
【０００２】
【従来の技術】絶縁ゲート型バイポーラトランジスタ（
ＩＧＢＴ）やＭＯＳＦＥＴでは、素子の保護等のために
、電流検出機能を持たせることがある。そして、特開平
２−１３８７７３号公報には、図９に示す電流検出機能
を持ったＩＧＢＴが示されている。即ち、ＩＧＢＴとし
て、ｐ型シリコン層１とその上のｎ型シリコン層（ドレ
イン領域）２とから基板が構成され、ｎ型シリコン層２
の表面部にｐ型のベース領域３及びｎ型のソース領域４
が形成され、絶縁膜を介してゲート電極５が配置されて
いる。又、電流検出部として、ｎ型シリコン層２にはベ
ース領域３とは独立にｐ型の不純物拡散領域６を形成し
ている。この装置の等価回路は図１０のようになり、Ｉ
ＧＢＴの内部抵抗としてＩＧＢＴのｐ型シリコン層１の
バルク抵抗Ｒｐ とｎ型シリコン層２のバルク抵抗Ｒｎ
とチャネル領域の抵抗Ｒｃｈが直列接続された構造と
なり、これらの内部抵抗により生じる電位降下を検出端
子７で検出することによりＩＧＢＴに流れる電流値を求
めるようになっている。
ＩＧＢＴ）やＭＯＳＦＥＴでは、素子の保護等のために
、電流検出機能を持たせることがある。そして、特開平
２−１３８７７３号公報には、図９に示す電流検出機能
を持ったＩＧＢＴが示されている。即ち、ＩＧＢＴとし
て、ｐ型シリコン層１とその上のｎ型シリコン層（ドレ
イン領域）２とから基板が構成され、ｎ型シリコン層２
の表面部にｐ型のベース領域３及びｎ型のソース領域４
が形成され、絶縁膜を介してゲート電極５が配置されて
いる。又、電流検出部として、ｎ型シリコン層２にはベ
ース領域３とは独立にｐ型の不純物拡散領域６を形成し
ている。この装置の等価回路は図１０のようになり、Ｉ
ＧＢＴの内部抵抗としてＩＧＢＴのｐ型シリコン層１の
バルク抵抗Ｒｐ とｎ型シリコン層２のバルク抵抗Ｒｎ
とチャネル領域の抵抗Ｒｃｈが直列接続された構造と
なり、これらの内部抵抗により生じる電位降下を検出端
子７で検出することによりＩＧＢＴに流れる電流値を求
めるようになっている。
【０００３】
【発明が解決しようとする課題】しかし、この装置では
、電圧を検知してＩＧＢＴに流れる電流値を求めるため
に、チャネル抵抗Ｒｃｈとバルク抵抗Ｒｐ ，Ｒｎ の
温度特性の差、及びゲート電圧によるチャネル抵抗Ｒｃ
ｈの変化により、温度やゲート電圧の影響を受けてしま
う。特に、図１１に示すように、ゲート電圧の影響は大
きくドレイン電圧が同じでもゲート電圧が異なればドレ
イン電流も異なってくる。このことは、検出端子７に現
れる電圧が同じでもゲート電圧が異なればドレイン電流
が異なることを意味している。
、電圧を検知してＩＧＢＴに流れる電流値を求めるため
に、チャネル抵抗Ｒｃｈとバルク抵抗Ｒｐ ，Ｒｎ の
温度特性の差、及びゲート電圧によるチャネル抵抗Ｒｃ
ｈの変化により、温度やゲート電圧の影響を受けてしま
う。特に、図１１に示すように、ゲート電圧の影響は大
きくドレイン電圧が同じでもゲート電圧が異なればドレ
イン電流も異なってくる。このことは、検出端子７に現
れる電圧が同じでもゲート電圧が異なればドレイン電流
が異なることを意味している。
【０００４】この発明の目的は、温度やゲート電圧の影
響を受けることなく正確にドレイン電流を検出できる半
導体装置を提供することにある。
響を受けることなく正確にドレイン電流を検出できる半
導体装置を提供することにある。
【０００５】
【課題を解決するための手段】第１の発明は、第１導電
型の第１半導体領域上に第２導電型の第２半導体領域が
形成され、当該第２半導体領域の表面部に第１導電型の
ベース領域及び第２導電型のソース領域が形成されると
ともに、第２半導体領域上に絶縁膜を介してゲート電極
が配置された絶縁ゲート型バイポーラトランジスタに設
けられるものであって、前記第２半導体領域の表面部に
前記ベース領域とは独立に形成された第１導電型のコレ
クタ領域と、前記コレクタ領域と前記ソース領域との間
に電気接続され、その通過電流を検出することにより前
記絶縁ゲート型バイポーラトランジスタに流れる電流を
検出するための抵抗体とを備えた半導体装置をその要旨
とする。
型の第１半導体領域上に第２導電型の第２半導体領域が
形成され、当該第２半導体領域の表面部に第１導電型の
ベース領域及び第２導電型のソース領域が形成されると
ともに、第２半導体領域上に絶縁膜を介してゲート電極
が配置された絶縁ゲート型バイポーラトランジスタに設
けられるものであって、前記第２半導体領域の表面部に
前記ベース領域とは独立に形成された第１導電型のコレ
クタ領域と、前記コレクタ領域と前記ソース領域との間
に電気接続され、その通過電流を検出することにより前
記絶縁ゲート型バイポーラトランジスタに流れる電流を
検出するための抵抗体とを備えた半導体装置をその要旨
とする。
【０００６】第２の発明は、半導体基板の表面部に第１
導電型の第１半導体領域及び第２導電型の第２半導体領
域が形成されるとともに、半導体基板の表面部に第１導
電型のベース領域及び第２導電型のソース領域が形成さ
れ、さらに、半導体基板上に絶縁膜を介してゲート電極
が配置された絶縁ゲート型バイポーラトランジスタに設
けられるものであって、前記半導体基板の表面部に前記
ベース領域とは独立に形成された第１導電型のコレクタ
領域と、前記コレクタ領域と前記ソース領域との間に電
気接続され、その通過電流を検出することにより前記絶
縁ゲート型バイポーラトランジスタに流れる電流を検出
するための抵抗体とを備えた半導体装置をその要旨とす
るものである。
導電型の第１半導体領域及び第２導電型の第２半導体領
域が形成されるとともに、半導体基板の表面部に第１導
電型のベース領域及び第２導電型のソース領域が形成さ
れ、さらに、半導体基板上に絶縁膜を介してゲート電極
が配置された絶縁ゲート型バイポーラトランジスタに設
けられるものであって、前記半導体基板の表面部に前記
ベース領域とは独立に形成された第１導電型のコレクタ
領域と、前記コレクタ領域と前記ソース領域との間に電
気接続され、その通過電流を検出することにより前記絶
縁ゲート型バイポーラトランジスタに流れる電流を検出
するための抵抗体とを備えた半導体装置をその要旨とす
るものである。
【０００７】
【作用】第１半導体領域と第２半導体領域とコレクタ領
域とからバイポーラトランジスタが形成される。そして
、絶縁ゲート型バイポーラトランジスタに流れるドレイ
ン電流がバイポーラトランジスタのコレクタ電流となり
、このコレクタ電流は絶縁ゲート型バイポーラトランジ
スタのドレイン電流に比例するため、抵抗体を流れる電
流を検出することによりドレイン電流が算出される。
域とからバイポーラトランジスタが形成される。そして
、絶縁ゲート型バイポーラトランジスタに流れるドレイ
ン電流がバイポーラトランジスタのコレクタ電流となり
、このコレクタ電流は絶縁ゲート型バイポーラトランジ
スタのドレイン電流に比例するため、抵抗体を流れる電
流を検出することによりドレイン電流が算出される。
【０００８】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１に示すように、本実施例では縦
型ｎチャネル絶縁ゲート型バイポーラトランジスタ（Ｉ
ＧＢＴ）に具体化し、本装置にはＩＧＢＴ部１０と電流
検出部１１とを有している。又、その製造工程を図２〜
６に示す。
に従って説明する。図１に示すように、本実施例では縦
型ｎチャネル絶縁ゲート型バイポーラトランジスタ（Ｉ
ＧＢＴ）に具体化し、本装置にはＩＧＢＴ部１０と電流
検出部１１とを有している。又、その製造工程を図２〜
６に示す。
【０００９】まず、図２に示すように、第１半導体領域
としてのｐ型シリコン層１２上に第２半導体領域として
のｎ型シリコン層（ドレイン領域）１３が形成された基
板を用意する。そして、ｎ型シリコン層１３の表面部に
、ベース領域の一部となるｐウェル領域１４及びｐ型の
コレクタ領域１５を同時に形成する。次に、図３に示す
ように、ｎ型シリコン層１３の表面の全面に絶縁膜とし
てのシリコン酸化膜１６を形成し、そのシリコン酸化膜
１６上の所定領域に多結晶シリコンよりなる抵抗体１７
を形成する。
としてのｐ型シリコン層１２上に第２半導体領域として
のｎ型シリコン層（ドレイン領域）１３が形成された基
板を用意する。そして、ｎ型シリコン層１３の表面部に
、ベース領域の一部となるｐウェル領域１４及びｐ型の
コレクタ領域１５を同時に形成する。次に、図３に示す
ように、ｎ型シリコン層１３の表面の全面に絶縁膜とし
てのシリコン酸化膜１６を形成し、そのシリコン酸化膜
１６上の所定領域に多結晶シリコンよりなる抵抗体１７
を形成する。
【００１０】そして、図４に示すように、シリコン酸化
膜１６上の所定領域に多結晶シリコンよりなるゲート電
極１８を形成する。さらに、図５に示すように、ｎ型シ
リコン層１３の表面部にｐ領域１９を形成する。このｐ
領域１９と前記ｐウェル領域１４がベース領域となる。 さらに、ｎ型シリコン層１３の表面部にｎ型のソース領
域２０を形成する。引き続き、図６に示すように、基板
のコンタクト部と抵抗体１７のコンタクト部を除く領域
にＢＰＳＧよりなる絶縁膜２１を形成する。さらに、図
１に示すように、基板の表面にソース電極２２と検出用
電極２３を配置する。このソース電極２２はソース領域
２０に接続されるとともに抵抗体１７と接続されている
。又、検出用電極２３はコレクタ領域１５と接続される
とともに抵抗体１７と接続されている。さらに、基板の
裏面からドレイン電極がとり出される。その結果、ＩＧ
ＢＴ部１０と電流検出部１１とを有する半導体装置が製
造される。
膜１６上の所定領域に多結晶シリコンよりなるゲート電
極１８を形成する。さらに、図５に示すように、ｎ型シ
リコン層１３の表面部にｐ領域１９を形成する。このｐ
領域１９と前記ｐウェル領域１４がベース領域となる。 さらに、ｎ型シリコン層１３の表面部にｎ型のソース領
域２０を形成する。引き続き、図６に示すように、基板
のコンタクト部と抵抗体１７のコンタクト部を除く領域
にＢＰＳＧよりなる絶縁膜２１を形成する。さらに、図
１に示すように、基板の表面にソース電極２２と検出用
電極２３を配置する。このソース電極２２はソース領域
２０に接続されるとともに抵抗体１７と接続されている
。又、検出用電極２３はコレクタ領域１５と接続される
とともに抵抗体１７と接続されている。さらに、基板の
裏面からドレイン電極がとり出される。その結果、ＩＧ
ＢＴ部１０と電流検出部１１とを有する半導体装置が製
造される。
【００１１】このように製造された半導体装置において
は、電流検出部１１にはｐ型シリコン層１２とｎ型シリ
コン層１３とコレクタ領域１５とからなるｐｎｐバイポ
ーラトランジスタが形成されるとともに、このｐｎｐバ
イポーラトランジスタのコレクタ領域１５とＩＧＢＴ部
１０のソース領域２０との間には多結晶シリコンによる
抵抗体１７が配置されていることとなる。そして、この
抵抗体１７を介して、電流検出部１１の電流検出端子２
４とＩＧＢＴ部１０のソース電極端子２５との間の電位
差が測定できるようになっている。
は、電流検出部１１にはｐ型シリコン層１２とｎ型シリ
コン層１３とコレクタ領域１５とからなるｐｎｐバイポ
ーラトランジスタが形成されるとともに、このｐｎｐバ
イポーラトランジスタのコレクタ領域１５とＩＧＢＴ部
１０のソース領域２０との間には多結晶シリコンによる
抵抗体１７が配置されていることとなる。そして、この
抵抗体１７を介して、電流検出部１１の電流検出端子２
４とＩＧＢＴ部１０のソース電極端子２５との間の電位
差が測定できるようになっている。
【００１２】次に、このように構成した半導体装置の作
用を説明する。ＩＧＢＴ部１０において、ゲート電極１
８に電圧を印加すると、キャリアである電子がｎ型シリ
コン層１３へ流れ込む。流れ込んだ電子はｎ型シリコン
層１３の電位を下げｐ型シリコン層１２からｎ型シリコ
ン層１３へ正孔が注入される。このとき、電流検出部１
１において、正孔がｐｎｐバイポーラトランジスタのコ
レクタ電流となる。このｐｎｐバイポーラトランジスタ
のコレクタ電流とＩＧＢＴ部１０での正孔電流（ドレイ
ン電流）との比は、ＩＧＢＴ部１０のベース領域（ｐウ
ェル領域１４，ｐ領域１９）の面積と、電流検出部１１
のコレクタ領域１５の面積の比で決まる。
用を説明する。ＩＧＢＴ部１０において、ゲート電極１
８に電圧を印加すると、キャリアである電子がｎ型シリ
コン層１３へ流れ込む。流れ込んだ電子はｎ型シリコン
層１３の電位を下げｐ型シリコン層１２からｎ型シリコ
ン層１３へ正孔が注入される。このとき、電流検出部１
１において、正孔がｐｎｐバイポーラトランジスタのコ
レクタ電流となる。このｐｎｐバイポーラトランジスタ
のコレクタ電流とＩＧＢＴ部１０での正孔電流（ドレイ
ン電流）との比は、ＩＧＢＴ部１０のベース領域（ｐウ
ェル領域１４，ｐ領域１９）の面積と、電流検出部１１
のコレクタ領域１５の面積の比で決まる。
【００１３】今、ドレイン電極へ流れ込むドレイン電流
をＩＤ 、抵抗体１７を流れる電流をＩｓｓ、ＩＧＢＴ
部１０のベース領域（ｐウェル領域１４，ｐ領域１９）
の面積をＳ１、電流検出部１１のコレクタ領域１５の面
積をＳ２、ｐ型シリコン層１２とｎ型シリコン層１３と
の間のキャリア注入効率をｒとすると、
をＩＤ 、抵抗体１７を流れる電流をＩｓｓ、ＩＧＢＴ
部１０のベース領域（ｐウェル領域１４，ｐ領域１９）
の面積をＳ１、電流検出部１１のコレクタ領域１５の面
積をＳ２、ｐ型シリコン層１２とｎ型シリコン層１３と
の間のキャリア注入効率をｒとすると、
【００１４】
【数１】
ＩＤ ＝（１／ｒ）・｛（Ｓ１＋Ｓ２）／Ｓ２｝・Ｉｓ
ｓの関係が成立する。つまり、電流検出部１１の抵抗体
１７に流れる電流ＩＳＳは、ＩＧＢＴ部１０のドレイン
電流ＩＤ に比例する。よって、電流検出部１１の電流
検出端子２４とＩＧＢＴ部１０のソース電極端子２５と
の間の電位差を求めることにより抵抗体１７に流れる電
流ＩＳＳが求められ、この電流ＩＳＳからＩＧＢＴ部１
０のドレイン電流ＩＤ が求められる。
ｓの関係が成立する。つまり、電流検出部１１の抵抗体
１７に流れる電流ＩＳＳは、ＩＧＢＴ部１０のドレイン
電流ＩＤ に比例する。よって、電流検出部１１の電流
検出端子２４とＩＧＢＴ部１０のソース電極端子２５と
の間の電位差を求めることにより抵抗体１７に流れる電
流ＩＳＳが求められ、この電流ＩＳＳからＩＧＢＴ部１
０のドレイン電流ＩＤ が求められる。
【００１５】このように本実施例では、ｎ型シリコン層
１３（第２半導体領域）の表面部にベース領域（ｐウェ
ル領域１４，ｐ領域１９）とは独立にｐ型のコレクタ領
域１５を形成し、コレクタ領域１５とソース領域２０と
を抵抗体１７を介して電気接続した。その結果、ＩＧＢ
Ｔに流れるドレイン電流が電流検出部１１のバイポーラ
トランジスタのコレクタ電流となり、このコレクタ電流
がドレイン電流に比例するため抵抗体１７を流れる電流
を検出することによりドレイン電流が算出される。よっ
て、従来装置では、ＩＧＢＴの内部抵抗により生じる電
圧降下を検知してＩＧＢＴに流れる電流値を求めていた
ために、チャネル抵抗Ｒｃｈとバルク抵抗Ｒｐ ，Ｒｎ
の温度特性の差、及びゲート電圧によるチャネル抵抗
Ｒｃｈの変化により、温度やゲート電圧の影響を受けて
しまっていたが、本実施例ではそのようなことがなく、
温度やゲート電圧の影響を受けることなく正確にドレイ
ン電流を検出できる。
１３（第２半導体領域）の表面部にベース領域（ｐウェ
ル領域１４，ｐ領域１９）とは独立にｐ型のコレクタ領
域１５を形成し、コレクタ領域１５とソース領域２０と
を抵抗体１７を介して電気接続した。その結果、ＩＧＢ
Ｔに流れるドレイン電流が電流検出部１１のバイポーラ
トランジスタのコレクタ電流となり、このコレクタ電流
がドレイン電流に比例するため抵抗体１７を流れる電流
を検出することによりドレイン電流が算出される。よっ
て、従来装置では、ＩＧＢＴの内部抵抗により生じる電
圧降下を検知してＩＧＢＴに流れる電流値を求めていた
ために、チャネル抵抗Ｒｃｈとバルク抵抗Ｒｐ ，Ｒｎ
の温度特性の差、及びゲート電圧によるチャネル抵抗
Ｒｃｈの変化により、温度やゲート電圧の影響を受けて
しまっていたが、本実施例ではそのようなことがなく、
温度やゲート電圧の影響を受けることなく正確にドレイ
ン電流を検出できる。
【００１６】尚、この発明は上記実施例に限定されるも
のではなく、例えば、上記実施例ではｎチャネルＩＧＢ
Ｔに具体化したが、ｐチャネルＩＧＢＴに具体化しても
よい。又、この発明を図７，８に示す横型ＩＧＢＴに適
用してもよい。即ち、図７に示すＩＧＢＴ部においては
、半導体基板としてのｐ− シリコン基板２７の表面部
に第２半導体領域としてのｎ型領域２７が形成され、こ
のｎ型領域２８内に第１半導体領域としてのｐ型領域２
８が形成されている。又、シリコン基板２６の表面部に
ｐ型のベース領域２９が形成され、このベース領域２９
内にｎ＋ ソース領域３０が形成されている。さらに、
シリコン基板２６上に絶縁膜としてのシリコン酸化膜３
１を介してゲート電極３２が配置されている。一方、図
８に示す電流検出部においては、シリコン基板２６の表
面部にベース領域２９とは独立にｐ型のコレクタ領域３
３が形成され、このコレクタ領域３３とベース領域２９
との間に多結晶シリコンよりなる抵抗体３４が配置され
ている。尚、ベース領域２９はソース表面電極によりソ
ース領域３０に短絡されている。
のではなく、例えば、上記実施例ではｎチャネルＩＧＢ
Ｔに具体化したが、ｐチャネルＩＧＢＴに具体化しても
よい。又、この発明を図７，８に示す横型ＩＧＢＴに適
用してもよい。即ち、図７に示すＩＧＢＴ部においては
、半導体基板としてのｐ− シリコン基板２７の表面部
に第２半導体領域としてのｎ型領域２７が形成され、こ
のｎ型領域２８内に第１半導体領域としてのｐ型領域２
８が形成されている。又、シリコン基板２６の表面部に
ｐ型のベース領域２９が形成され、このベース領域２９
内にｎ＋ ソース領域３０が形成されている。さらに、
シリコン基板２６上に絶縁膜としてのシリコン酸化膜３
１を介してゲート電極３２が配置されている。一方、図
８に示す電流検出部においては、シリコン基板２６の表
面部にベース領域２９とは独立にｐ型のコレクタ領域３
３が形成され、このコレクタ領域３３とベース領域２９
との間に多結晶シリコンよりなる抵抗体３４が配置され
ている。尚、ベース領域２９はソース表面電極によりソ
ース領域３０に短絡されている。
【００１７】
【発明の効果】以上詳述したようにこの発明によれば、
温度やゲート電圧の影響を受けることなく正確にドレイ
ン電流を検出できる優れた効果を発揮する。
温度やゲート電圧の影響を受けることなく正確にドレイ
ン電流を検出できる優れた効果を発揮する。
【図１】実施例の半導体装置の断面図である。
【図２】半導体装置の製造工程を示す断面図である。
【図３】半導体装置の製造工程を示す断面図である。
【図４】半導体装置の製造工程を示す断面図である。
【図５】半導体装置の製造工程を示す断面図である。
【図６】半導体装置の製造工程を示す断面図である。
【図７】別例の半導体装置のＩＧＢＴ部の断面図である
。
。
【図８】別例の半導体装置の電流検出部の断面図である
。
。
【図９】従来技術を説明するための半導体装置の断面図
である。
である。
【図１０】従来技術を説明するための半導体装置の等価
回路図である。
回路図である。
【図１１】従来技術を説明するための半導体装置の特性
図である。
図である。
１０ ＩＧＢＴ部、１１ 電流検出部、１２は第１
半導体領域としてのｐ型シリコン層、１３は第２半導体
領域としてのｎ型シリコン層、１４はベース領域を構成
するｐウェル領域、１５はコレクタ領域、１６は絶縁膜
としてのシリコン酸化膜、１７ 抵抗体、１８ ゲ
ート電極、１９ ベース領域を構成するｐ領域、２０
ソース領域、２６は半導体基板としてのシリコン基
板、２７ 第２半導体領域としてのｎ型領域、２８
第１半導体領域としてのｐ型領域、２９ ベース領
域、３０ ソース領域、３１ 絶縁膜としてのシリ
コン酸化膜、３２ ゲート電極、３３ コレクタ領
域、３４ 抵抗体。
半導体領域としてのｐ型シリコン層、１３は第２半導体
領域としてのｎ型シリコン層、１４はベース領域を構成
するｐウェル領域、１５はコレクタ領域、１６は絶縁膜
としてのシリコン酸化膜、１７ 抵抗体、１８ ゲ
ート電極、１９ ベース領域を構成するｐ領域、２０
ソース領域、２６は半導体基板としてのシリコン基
板、２７ 第２半導体領域としてのｎ型領域、２８
第１半導体領域としてのｐ型領域、２９ ベース領
域、３０ ソース領域、３１ 絶縁膜としてのシリ
コン酸化膜、３２ ゲート電極、３３ コレクタ領
域、３４ 抵抗体。
Claims (2)
- 【請求項１】 第１導電型の第１半導体領域上に第２
導電型の第２半導体領域が形成され、当該第２半導体領
域の表面部に第１導電型のベース領域及び第２導電型の
ソース領域が形成されるとともに、第２半導体領域上に
絶縁膜を介してゲート電極が配置された絶縁ゲート型バ
イポーラトランジスタに設けられるものであって、前記
第２半導体領域の表面部に前記ベース領域とは独立に形
成された第１導電型のコレクタ領域と、前記コレクタ領
域と前記ソース領域との間に電気接続され、その通過電
流を検出することにより前記絶縁ゲート型バイポーラト
ランジスタに流れる電流を検出するための抵抗体とを備
えたことを特徴とする半導体装置。 - 【請求項２】 半導体基板の表面部に第１導電型の第
１半導体領域及び第２導電型の第２半導体領域が形成さ
れるとともに、半導体基板の表面部に第１導電型のベー
ス領域及び第２導電型のソース領域が形成され、さらに
、半導体基板上に絶縁膜を介してゲート電極が配置され
た絶縁ゲート型バイポーラトランジスタに設けられるも
のであって、前記半導体基板の表面部に前記ベース領域
とは独立に形成された第１導電型のコレクタ領域と、前
記コレクタ領域と前記ソース領域との間に電気接続され
、その通過電流を検出することにより前記絶縁ゲート型
バイポーラトランジスタに流れる電流を検出するための
抵抗体とを備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1019891A JPH04245483A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1019891A JPH04245483A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245483A true JPH04245483A (ja) | 1992-09-02 |
Family
ID=11743587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1019891A Pending JPH04245483A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245483A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533886A (ja) * | 2000-05-16 | 2003-11-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体電力構成素子 |
| JP2007081440A (ja) * | 2006-12-22 | 2007-03-29 | Toshiba Corp | 半導体装置 |
-
1991
- 1991-01-30 JP JP1019891A patent/JPH04245483A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533886A (ja) * | 2000-05-16 | 2003-11-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体電力構成素子 |
| JP2007081440A (ja) * | 2006-12-22 | 2007-03-29 | Toshiba Corp | 半導体装置 |
| JP4630862B2 (ja) * | 2006-12-22 | 2011-02-09 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821580A (en) | MOS device having a trench gate structure | |
| JPH01157573A (ja) | 半導体装置およびその製造方法 | |
| EP3011327A1 (en) | An integrated sensor device for charge detection | |
| EP0103306B1 (en) | Semiconductor protective device | |
| JPH10132871A (ja) | 半導体装置 | |
| JPH09186329A (ja) | 温度センサを有する電力用半導体デバイス | |
| JP3154480B2 (ja) | 絶縁ゲート型トランジスタ用のｍｏｓパイロット構造 | |
| EP0778620B1 (en) | Vertical MOS type semiconductor device | |
| JPH06334189A (ja) | 電力ｍｏｓ装置用集積構造電流感知抵抗 | |
| EP0534627A1 (en) | Semiconductor element with determination of the switching timing | |
| JPH04245483A (ja) | 半導体装置 | |
| JP3515298B2 (ja) | 半導体装置 | |
| JP3349029B2 (ja) | 半導体装置 | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JPH0834221B2 (ja) | 電流検出機能付半導体装置 | |
| JP2550702B2 (ja) | 電力用半導体素子 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| KR0175396B1 (ko) | 전류 감지 소자 | |
| JPH05299669A (ja) | 電流検出機能付トランジスタ | |
| JPS61204969A (ja) | 半導体装置 | |
| JPH0621344A (ja) | 半導体装置 | |
| JPH0420258B2 (ja) | ||
| JPH05299667A (ja) | 半導体装置 |