CN102884625B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102884625B
CN102884625B CN201080066640.2A CN201080066640A CN102884625B CN 102884625 B CN102884625 B CN 102884625B CN 201080066640 A CN201080066640 A CN 201080066640A CN 102884625 B CN102884625 B CN 102884625B
Authority
CN
China
Prior art keywords
main
region
semiconductor substrate
surveyed area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080066640.2A
Other languages
English (en)
Other versions
CN102884625A (zh
Inventor
添野明高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102884625A publication Critical patent/CN102884625A/zh
Application granted granted Critical
Publication of CN102884625B publication Critical patent/CN102884625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置。在二极管和IGBT被形成在同一半导体基板的主区域内的半导体装置中,为了得到稳定且足够大的检测IGBT电流,检测区域具有第一区域,所述第一区域在俯视观察半导体基板时距主阴极区的检测区域侧的端部的距离在615μm以上。此外,为了得到稳定且足够大的检测二极管电流,检测区域具有第二区域,所述第二区域在俯视观察半导体基板时距主阴极区的距离在298μm以下。检测区域可以同时具有第一区域和第二区域。

Description

半导体装置
技术领域
本说明书所记载的技术涉及一种二极管和IGBT(绝缘栅双极性晶体管)被形成在同一半导体基板上的半导体装置。
背景技术
在半导体装置中,以防止由过电流所导致的破坏的目的,而设置有用于对在半导体装置中流通的电流进行检测的检测区域。在日本专利公开公报平7-245394号(专利文献1)中,公开了一种如下的半导体装置,其在同一半导体基板上具备主区域和检测区域,其中,在所述主区域内形成有IGBT,所述检测区域用于对在主区域中流通的电流进行检测。在检测区域内形成有与主区域相同的IGBT,并且检测区域与主区域以分隔100μm以上的方式而配置。由此,防止在检测区域和主区域的边界区域内的载流子的干涉,从而将在主区域中流通的主电流、和在检测区域中流通的检测电流之间的电流比例保持为大致固定。
在先技术文献
专利文献
专利文献1:日本特开平7-245394号公报
发明内容
发明所要解决的课题
在二极管和IGBT被形成在同一半导体基板上的半导体装置中,二极管具有:第一导电型的阳极区、第二导电型的二极管漂移区以及第二导电型的阴极区。IGBT具有:第一导电型的集电区、第二导电型的漂移区、第一导电型的体区、第二导电型的发射区、以及绝缘栅电极。由于在同一半导体基板上邻接配置有二极管和IGBT,因此在半导体基板的背面侧,第二导电型的阴极区和第一导电侧的集电区邻接形成。
本申请发明人发现了如下情况,即,在这种半导体装置的同一半导体基板内还设置有检测区域时,根据检测区域和半导体基板的背面的阴极区之间的距离,而存在检测区域对主区域内的二极管电流进行检测的情况、和对主区域内的IGBT电流进行检测的情况。
用于解决课题的方法
本说明书所公开的第一半导体装置为一种如下的半导体装置,其具备半导体基板,所述半导体基板包括主区域和检测区域,并且在俯视观察半导体基板时,检测区域小于主区域。在该半导体装置中,主区域包括主二极管和主IGBT,所述主二极管具有:第一导电型的主阳极区,其被形成在半导体基板的表面上;第二导电型的主二极管漂移区,其被形成在主阳极区的下侧;第二导电型的主阴极区,其被形成在主二极管漂移区的下侧且半导体基板的背面上,所述主IGBT具有:第一导电型的主集电区,其被形成在半导体基板的背面上;第二导电型的主漂移区,其被形成在主集电区的上侧;第一导电型的主体区,其被形成在主漂移区的上侧的、半导体基板的表面上;第二导电型的主发射区,其被形成在主体区的表面的一部分上;主绝缘栅电极,其从主发射区的表面起被形成至主体区与主漂移区相接的深度处。检测区域具有:第一导电型的检测集电区,其被形成在半导体基板的背面的至少一部分上;第二导电型的检测漂移区,其被形成在检测集电区的上侧;第一导电型的检测体区,其被形成在检测漂移区的上侧的、半导体基板的表面上;第二导电型的检测发射区,其被形成在检测体区的表面的一部分上;检测绝缘栅电极,其从检测发射区的表面起被形成至检测体区与检测漂移区相接的深度处,并且具有第一区域,在所述第一区域中,在俯视观察半导体基板时检测发射区距主阴极区的距离在615μm以上。
根据第一半导体装置,由于具有第一区域,在所述第一区域中,在俯视观察半导体基板时检测区域的检测发射区距主阴极区的距离在615μm以上,因此能够通过检测区域而高精度地对在主区域的IGBT中流通的IGBT电流进行检测。
还可以采用如下方式,即,检测区域还具有第二区域,在所述第二区域中,在俯视观察半导体基板时检测发射区距主阴极区的距离在298μm以下。从而也能够通过检测区域而高精度地对在主区域的二极管中流通的二极管电流进行检测。
还可以采用如下方式,即,在俯视观察半导体基板时,检测漂移区、检测体区、检测发射区以及检测绝缘栅电极从第一区域起被连续形成至第二区域。
还可以采用如下方式,即,在第一区域和第二区域之间的至少一部分中,形成有从半导体基板的表面起在深度方向上延伸的扩散层。
还可以采用如下方式,即,在俯视观察半导体基板时,扩散层被形成在距主阴极区的距离大于298μm且小于615μm的区域内。
本说明书所公开的第二半导体装置为一种如下的半导体装置,其具备半导体基板,所述半导体基板包括主区域和检测区域,并且在俯视观察半导体基板时,检测区域小于主区域。在该半导体装置中,主区域包括主二极管和主IGBT,所述主二极管具有:第一导电型的主阳极区,其被形成在半导体基板的表面上;第二导电型的主二极管漂移区,其被形成在主阳极区的下侧;第二导电型的主阴极区,其被形成在主二极管漂移区的下侧且半导体基板的背面上,所述主IGBT具有:第一导电型的主集电区,其被形成在半导体基板的背面上;第二导电型的主漂移区,其被形成在主集电区的上侧;第一导电型的主体区,其被形成在主漂移区的上侧的、半导体基板的表面上;第二导电型的主发射区,其被形成在主体区的表面的一部分上;主绝缘栅电极,其从主发射区的表面起被形成至主体区与主漂移区相接的深度处。检测区域具有:第一导电型的检测集电区,其被形成在半导体基板的背面的至少一部分上;第二导电型的检测漂移区,其被形成在检测集电区的上侧;第一导电型的检测体区,其被形成在检测漂移区的上侧的、半导体基板的表面上;第二导电型的检测发射区,其被形成在检测体区的表面的一部分上;检测绝缘栅电极,其从检测发射区的表面起被形成至检测体区与检测漂移区相接的深度处,并且具有第二区域,在所述第二区域中,在俯视观察半导体基板时检测发射区距主阴极区的距离在298μm以下。
根据第二半导体装置,由于具有第二区域,在所述第二区域中,在俯视观察半导体基板时检测区域的检测发射区距主阴极区的距离在298μm以下,因此能够通过检测区域而高精度地对在主区域的IGBT中流通的IGBT电流进行检测。
附图说明
图1为实施例的半导体装置的俯视图。
图2为将图1的半导体装置的俯视图中,主区域和检测区域的边界部分附近放大了的图,且图示了实施例1所涉及的半导体装置。
图3为沿图2中的III-III线的剖视图。
图4为表示检测区域所检测出的检测IGBT电流的图。
图5为表示检测区域所检测出的检测二极管电流的图。
图6为对检测区域所检测出的电流进行测量的测量电路图。
图7为实施例2的半导体装置的俯视图,且为将主区域和检测区域的边界部分附近放大了的图。
图8为沿图7中的VIII-VIII线的剖视图。
图9为实施例3的半导体装置的俯视图,且为将主区域和检测区域的边界部分附近放大了的图。
图10为沿图9中的X-X线的剖视图。
图11为改变例的半导体装置的俯视图,且为将主区域和检测区域的边界部分附近放大了的图。
图12为沿图11中的XII-XII线的剖视图。
图13为实施例4的半导体装置的俯视图,且为将主区域和检测区域的边界部分附近放大了的图。
图14为沿图13中的XIV-XIV线的剖视图。
具体实施方式
[实施例1]
以下,参照附图,对本发明的实施例1进行说明。图1为半导体装置100的俯视图。如图1所示,半导体装置100具备:被形成在半导体基板10上的、主区域5、检测区域3以及包围主区域5和检测区域3的外围耐压区域7。检测区域3与主区域5相比较小。
图2为表示图1所示的半导体装置100的、主区域5和检测区域3的边界部分附近的放大图,图3为将沿图2中的III-III线的截面放大了的图。
如图2以及图3所示,主区域5具备主二极管区1和主IGBT区2。半导体基板10具备:第一N+层11;与第一N+层11邻接的第一P+层12;被形成在第一N+层11和第一P+层12的表面上的N层13;被形成在N层13的表面上的P层141a、141c、142a、142c、143a、143c和P层151、152、153。在P-层141a、141c的表面上,设置有第二P+层161a、161c和第二N+层171a~171d。在P层142a、142c的表面上,设置有第二P+层162a、162c和第二N+层172a~172d。在P层143a、143c的表面上,设置有第二P+层163a、163c和第二N+层173a~173d。另外,P层141a、141c、142a、142c、143a、143c为相同的结构。第二P+层161a、161c、162a、162c、163a、163c为相同的结构。第二N+层171a~171d、172a~172d、173a~173d为相同的结构。对主二极管区1内所包含的层标记了参照符号141、161、171。对主IGBT区2内所包含的层标记了参照符号142、162、172。对检测区域3内所包含的层标记了参照符号143、163、173。P层151、152、153与P层141a、141c、142a、142c、143a、143c相比,被形成至半导体基板10的较深的位置处。P层151、152、153为无用于导电的扩散层。检测区域3被P层152所包围,主区域5被P层153所包围。通过P层152、153,从而抑制了载流子在检测区域3和主区域5之间进行移动的情况。即,P层152、153为元件隔离层。
从半导体基板10的上表面起朝向N层13而设置有多个沟槽栅18。沟槽栅18的深度深于P层141a、141c、142a、142c、143a、143c,且浅于P层151、152、153。沟槽栅18具备:被形成在沟槽191内的栅绝缘膜192、和被填充在该栅绝缘膜192的内部的栅电极193。第二N+层171a~171d、172a~172d、173a~173d分别与沟槽栅18相接。沟槽栅18的长度方向与图2中所示的x轴方向平行。
如图2以及图3所示,主二极管区1为,主区域5中的、在半导体基板10背面侧形成有第一N+层11的区域。主二极管区1具有:作为主阴极区的第一N+层11;作为主二极管漂移区的N层13;作为主阳极区的P层141a、141c和第二P+层161a、161c。
主IGBT区2为,主区域5中的、在半导体基板10的背面侧形成有第一P+层12的区域。主IGBT区2具有:作为主集电区的第一P+层12;作为主IGBT漂移区的N层13;作为主IGBT体区的P层142a、142c;作为主发射区的第二N+层172a~172d;作为主体接触区的第二P+层162a、162c;作为主绝缘栅的沟槽栅18。
在本实施例中,主二极管区1和主IGBT区2的边界为,被形成在半导体基板10的背面侧的第一N+层11和第一P+层12的边界。第一N+层11和第一P+层12的边界在图2、图3中图示为线段AB。第一N+层11和第一P+层12的边界(线段AB)与沟槽栅18的长度方向平行。即,与图2所示的x轴平行。如图2、图3所示,在主二极管区1和主IGBT区2中,半导体基板10的N层13和被形成在该N层13的表面上的层(与N层13相比靠表面侧的层)均采用相同的结构,仅N层13的背面侧的层(第一N+层11或第一P+层12)有所不同。即,在半导体装置100的主区域5中,当将半导体基板10的背面侧的层形成为第一N+层11时,则成为主二极管区1,而当将半导体基板10的背面侧的层形成为第一P+层12时,则成为主IGBT区2。
与主IGBT区2相同地,检测区域3被配置在第一P+层12的上表面侧。如图2所示,检测区域3在x轴方向上较长,而在y轴方向上较短。如图2、图3所示,检测区域3以与主IGBT区2邻接的方式而配置。主IGBT区2的主集电区、和检测区域3的检测集电区作为同一层(第一P+层12)而被形成。检测区域3的与N层13相比靠表面侧的层的结构,与主二极管区1和主IGBT区2相同。即,在检测区域3中,将第一P+层12作为检测集电区,将N层13作为检测漂移区,将P层143a、143c作为检测体区,将第二N+层173a~173d作为检测发射区,将第二P+层163a、163c作为检测体接触区,将沟槽栅18作为检测绝缘栅而进行利用。
第一P+层12和第一N+层11的边界(线段AB)存在于被形成在检测区域3的周围的P层152的外部,且主二极管区1和主IGBT区2之间。在检测区域3和主IGBT区2之间,不存在第一P+层12和第一N+层11的边界(线段AB)。图3所示的、从线段AB起到作为检测发射区的第二N+层173d的主区域5侧的端部为止的距离D11为,D11≥615μm。距离D11相当于从主阴极区(第一N+层11)的检测区域3侧的端部起到作为检测发射区的第二N+层173d的主区域5侧的端部为止的距离。
扩散层区域4与检测区域3邻接,并被配置在半导体基板的边缘侧。扩散层区域4具备较深的扩散层、即P层151。P层151为无用于导电的扩散层。
半导体装置100的第一N+层11和第一P+层12,与背面电极(未图示)连接。第二N+层171a~172d、172a~172d和第二P+层161a、161c、162a、162c,与主表面电极(未图示)连接。第二N+层173a~173d和第二P+层163a、163c,与检测表面电极(未图示)连接。
当使背面电极的电位Va高于主表面电极的电位Vb、和检测表面电极的电位Vc(Va>Vb、Vc),并向栅电极193施加正电压(正偏压)时,在主IGBT区2内,将于沟槽栅18附近的P层142a、142c(主体区)中形成沟道。由此,主IGBT电流I2从第一P+层12(主集电区)向第二N+层172a~172d(主发射区)流通。在主二极管区1中未流通有电流。
另一方面,当使背面电极的电位Va低于主表面电极的电位Vb、和检测表面电极的电位Vc(Va<Vb、Vc)时,在主二极管区1内,主二极管电流I1将从第二P+层161a、161c和P层141a、141c(主阳极区)起经由N层13而向第一N+层11(主阴极区)流通。在主IGBT区2中未流通有电流。
本申请发明人发现了如下情况,即,根据检测区域和半导体基板的背面的主阴极区之间的距离,而存在检测区域对主二极管电流I1进行检测的情况、和检测区域对主IGBT电流I2进行检测的情况。
图4、图5图示了,对如下情况进行调查结果,即,根据检测区域3和半导体基板10的背面的主阴极区(第一N+层11)之间的距离,在检测区域3中流通的电流是如何变化的。如图6所示,通过将半导体装置100m连接于测量电路,从而对在检测区域3中流通的电流进行测量。半导体装置100m中,半导体基板10m的背面侧的第一N+层11和第一P+层12的图案形成与半导体装置100有所不同。由于半导体装置100m的其他结构与半导体装置100相同,因此省略重复说明。
通过使半导体基板10m的背面侧的、主阴极区的检测区域侧的端部的位置(在本实施例中,与第一N+层11和第一P+层12的边界(线段AB)的位置相一致)向与沟槽的长度方向平行的方向(图2所示的y轴方向)进行平行移动,从而制造出使检测区域3与半导体基板10的背面的主阴极区(第一N+层11)之间的距离D发生变化的半导体装置100m。另外,半导体基板10m的厚度被设定为160μm。相对于使主阴极区的检测区域侧的端部的位置发生变化的各个半导体装置100m,形成了电极91、93、95。即,在检测区域3的表面侧形成了检测表面电极93,在主区域5的表面形成了主表面电极95、在背面侧形成了背面电极91。将形成有电极91、93、95的半导体装置100m连接于图6所示的测量电路90。即,测量装置92的检测发射端子SE与检测表面电极93连接,主发射端子ME与主表面电极95连接,主集电端子MC及检测集电端子SC与背面电极91连接,栅端子G与沟槽栅电极连接。而且,在检测发射端子SE与检测集电端子SC之间连接有分流电阻R。分别使用5Ω、10Ω、15Ω的分流电阻R。检测发射端子SE和主发射端子ME接地,将主集电端子MC和检测集电端子SC的电位设为共通,并设定为使集电电流成为额定电流的电位。对于栅端子G而言,在施加栅电压时,施加15V的电压。对于使主阴极区的检测区域侧的端部的位置发生变化的各个半导体装置100m,使用测量电路90来对在检测区域内流通的电流值进行测量。对5Ω、10Ω、15Ω的分流电阻R的两端的电压降进行测量从而求出在分流电阻中流通的电流值,而且,将分流电阻R的电阻值设为x轴,将在分流电阻中流通的电流设为y轴,并在xy坐标系中进行标绘。通过直线对所标绘出的电流值的数据进行外推,从而求出y轴截距的值(分流电阻值为零时的电流值),并将该y轴截距的值用作检测电流值。
图4为,图示了在Va>Vb、Vc且向栅电极施加正偏压时(流通有主IGBT电流I2时),通过测量电路90而被测量出的、在检测区域3内流通的检测电流值(即检测IGBT电流)。图5为,图示了在Va<Vb、Vc时(流通有主二极管电流I1时),通过测量电路90而被测量出的、在检测区域3内流通的检测电流值(即检测二极管电流)。图4、图5中的实验点为对下述的表1中所记载的实验数据进行图示的点,曲线为表示基于表1所示的实验数据的回归式的曲线。图4中的曲线通过下述的式(1)来表示,图5中的曲线通过下述的式(2)来表示。
【表1】
距离D[μm] 检测IGBT电流[mA] 检测二极管电流[mA]
1324.5 25.7 9.63
626.5 23.9 9.35
87.0 2.6 74.2
-195.0 1.3 64.5
【数学式1】
f 1 ( D ) = 13.5 + 12.5 × exp ( D - 400 200 ) - exp ( - D - 400 200 ) exp ( D - 400 200 ) + exp ( - D - 400 200 ) . . . . . . ( 1 )
f 2 ( D ) = 40 + 30 × exp ( - D - 400 100 ) - exp ( D - 400 100 ) exp ( - D - 400 100 ) + exp ( D - 400 100 ) . . . . . . ( 2 )
如图4所示,在距离D≤132μm的情况下,在检测区域3内几乎未流通有检测IGBT电流,且为大致固定的值,但是当距离D超过132μm时,随着距离D增大,检测IGBT电流将增大。当距离D达到D≥615μm时,相对于距离D的、检测IGBT电流的变化量将减小,并且检测IGBT电流将再次收敛为固定值(26mA)。该固定值为通过检测区域3所能够检测出的检测IGBT电流的最大值。如果能够对检测IGBT电流的最大值(26mA)的90%以上(23.4mA以上)的大小的检测IGBT电流进行检测,则能够通过检测IGBT电流的测量值,而高精度地对主IGBT电流进行检测。根据式(1),能够在距离D≥615μm的情况下,对检测IGBT电流的最大值的90%以上的大小的检测IGBT电流进行检测。
另一方面,关于在检测区域3内流通的检测二极管电流,如图5所示,在距离D≥605μm的情况下,在检测区域3内几乎未流通有检测二极管电流,且为大致固定的值,但是当距离D小于605μm时,随着距离D的减小,检测二极管电流将增大。当距离D达到D≤298μm时,相对于距离D的、检测二极管电流的变化量将减小,并且检测二极管电流将再次收敛为固定的值(70mA)。该固定值为通过检测区域3所能够检测出的检测二极管电流的最大值。如果能够对检测二极管电流的最大值(70mA)的90%以上(63mA以上)的大小的检测二极管电流进行检测,则能够通过检测二极管电流的测量值,而高精度地对主二极管电流进行检测。根据式(2),能够在距离D≤298μm的情况下,对检测二极管电流的最大值的90%以上的大小的检测二极管电流进行检测。
在图4、图5中,横轴D图示了在俯视观察半导体基板10时的、从主阴极区的检测区域侧的端部起到检测发射区的主区域侧的端部为止的距离。例如,在图2、图3中,从主阴极区(第一N+层11)的检测区域3侧的端部、即从作为第一P+层12和第一N+层11的边界的线段AB起,到作为检测发射区的N+层173d的主区域5侧的端部为止的距离D11,相当于图4、图5中的作为横轴D而表示的距离。
在半导体装置100中,检测区域3与主IGBT区2相同地,被设置在第一P+层12的上表面侧,由于从主阴极区(第一N+层11)的检测区域3侧的端部(即线段AB)起,到作为检测发射区的第二N+层173d的主区域5侧的端部为止的距离D11在615μm以上,因此成为如下的第一区域,即,检测区域3内的、成为检测发射区的第二N+层173a~173d中的任意一个,在俯视观察半导体基板时距主阴极区的检测区域侧的端部的距离均在615μm以上的区域,从而检测区域3满足作为第一区域的条件。因此,在检测区域3内,以与主IGBT区2相同的方式流通有电流。即,在Va<Vb、Vc时,于检测区域3内几乎未流通有电流。另一方面,在Va>Vb、Vc且向栅电极施加正偏压时,从第一P+层12(检测集电区)向第二N+层173a~173d(检测发射区)流通有检测IGBT电流I12,该检测IGBT电流的大小在检测IGBT电流的最大值的90%以上。由于根据半导体装置100,能够得到稳定且足够大的检测IGBT电流I12,因此能够提高通过检测区域3而进行的对主IGBT电流的检测精度。
如上文所述,在本实施例中,具有第一区域(即,在俯视观察半导体基板时,检测发射区距主阴极区的距离在615μm以上的区域)。由此,由于在检测区域3内流通有稳定且足够大的检测IGBT电流I12(检测IGBT电流的最大值的90%以上的电流),因此在主IGBT区内流通的主IGBT电流与在检测区域内流通的检测IGBT电流之比变得足够大且稳定化。因此,能够利用检测区域,而高精度地对主IGBT电流进行检测。
另外,检测IGBT电流I12与主IGBT电流I2之比I12/I2,依赖于基板的表面上的、主IGBT区2的面积S2与检测区域3的第一区域的面积S12之比S12/S2。通过对面积比S12/S2进行调节,从而能够对检测IGBT电流I12与主IGBT电流I2之比I12/I2进行调节。当比I12/I2为已知时,则能够通过对检测IGBT电流值I12进行检测,从而检测出主IGBT电流I2。例如,通过预先将分流电阻(电阻值R)串联连接在流通有检测IGBT电流的电路中,并对该分流电阻的两端的电压降RI12进行计测,从而能够检测出检测IGBT电流值I12。通过所检测出的检测IGBT电流值I12和比I12/I2,从而能够检测出主IGBT电流I2
[实施例2]
图7为本实施例所涉及的半导体装置200的俯视图,且为表示半导体基板20的、主区域5和检测区域3的边界部分附近的图。图8为将沿图7中的VIII-VIII线的截面放大了的图。另外,表示半导体装置200的整体的俯视图与图1所示的半导体装置100相同,在半导体装置200中,检测区域3与主区域5相比也较小。
在半导体装置200中,被形成在半导体基板20的背面侧的第一P+层12和第一N+层11的边界(线段AB)的位置不同于半导体装置100。在半导体装置200中,第一P+层12和第一N+层11的边界(线段AB)也平行于图7所示的x轴方向。在主区域5中,形成有第一N+层11的区域成为主二极管区1,而形成有第一P+层12的区域成为IGBT区2。与主二极管区1相同地,检测区域3具备形成有第一N+层11的区域、和形成有第一P+层12的区域。由于其他的结构为与半导体装置100相同的结构,因此通过对相同的结构标记相同的参照符号,从而省略重复说明。另外,虽然在图8所示的截面中,未图示主区域5内的第一P+层12和第一N+层11的边界(线段AB),但与实施例1相同地,在半导体装置200的主区域5内,存在第一N+层11和第一P+层12的边界,并且主二极管区1和主IGBT区2的边界与第一N+层11(主阴极区)和第一P+层12(主集电区)的边界相一致。
在本实施例中,如图7和图8所示,第一P+层12和第一N+层11的边界(线段AB)位于检测区域3的下方。从主阴极区(第一N+层11)的检测区域3侧的端部(即线段AB)起,到作为检测发射区的第二N+层173a的主区域5侧的端部为止的距离D21为,D21≤298μm。与主二极管区1的第二N+层171a同样地被设置在第一N+层11的上表面侧的第二N+层173c、173d,距主阴极区的检测区域3侧的端部的距离小于零。即,检测区域3内的、成为检测发射区的第二N+层173a~173d中的任意一个,在俯视观察半导体基板时距主阴极区的检测区域侧的端部的距离均在298μm以下,因而在本实施例中,检测区域3满足了作为第二区域的条件。
与实施例1相同地,半导体装置200的第一N+层11和第一P+层12,与背面电极(未图示)连接,第二N+层171a~172d、172a~172d以及第二P+层161a、161c、162a、162c与主表面电极(未图示)连接,第二N+层173a~173d以及第二P+层163a、163c,与检测表面电极(未图示)连接。
当使背面电极的电位Va低于主表面电极的电位Vb、和检测表面电极的电位Vc(Va<Vb、Vc)时,在主二极管区1中将流通有主二极管电流I1,而在主IGBT区2中不会流通有电流。另一方面,当使背面电极的电位Va高于主表面电极的电位Vb、和检测表面电极的电位Vc,并向栅电极施加正电压(正偏压)时(Va>Vb、Vc),在主IGBT区2中将流通有主IGBT电流I2,而在主二极管区1中不会流通有电流。
由于检测区域3内的、成为检测发射区的第二N+层173a~173d中的任意一个,在俯视观察半导体基板时距主阴极区的检测区域侧的端部的距离均在298μm以下,从而检测区域3成为第二区域,因此如图4、图5所示,在Va<Vb、Vc时,与主二极管区1同样地流通有电流I11(检测二极管电流),该检测二极管电流的大小在检测二极管电流的最大值的90%以上。另一方面,在Va>Vb、Vc且向栅电极施加正偏压时,在检测区域3中几乎未流通有电流。在本实施例中,由于在检测区域3中流通有稳定且足够大的检测二极管电流I11,因此能够提高通过检测区域3而进行的对主二极管电流的检测精度。
如上文所述,在本实施例中,具有第二区域(在俯视观察半导体基板时,检测发射区距主阴极区的距离在298μm以下的区域)。由此,由于能够得到稳定且足够大的检测二极管电流I11(检测二极管电流的最大值的90%以上的电流),因此在主二极管区中流通的主二极管电流与在检测区域中流通的检测二极管电流之比变得足够大且稳定化。因此,能够利用检测区域3,而高精度地对主二极管电流进行检测。
另外,检测二极管电流I11与主二极管电流I1之比I11/I1,依赖于基板的表面上的、主二极管区1的面积S1与检测区域的第二区域的面积S11之比S11/S1。通过对面积比S11/S1进行调节,从而能够对检测二极管电流I11与主二极管电流I1之比I11/I1进行调节。当比I11/I1为已知时,则能够通过对检测二极管电流值I11进行检测,从而检测出主二极管电流I1。例如,通过预先将分流电阻(电阻值R)串联连接在流通有检测二极管电流的电路中,并对该分流电阻的两端的电压降RI11进行计测,从而能够检测出检测二极管电流值I11。通过所检测出的检测二极管电流值I11和比I11/I1,从而能够检测出主二极管电流I1
另外,上述的实施例1和实施例2当然也能够组合使用。例如可以采用如下方式,即,存在两个检测区域,一方为具有第一区域的检测区域,而另一方为具有第二区域的检测区域。
[实施例3]
图9为本实施例所涉及的半导体装置300的俯视图,且为表示半导体基板30的、主区域5和检测区域3的边界部分附近的图。图10为将沿图9中的X-X线的截面放大了的图。另外,表示半导体装置300的整体的俯视图,与图1所示的半导体装置100相同,在半导体装置300中,检测区域3与主区域5相比也较小。
如图9、图10所示,在半导体装置300中,被形成在半导体基板30的背面侧的第一P+层12和第一N+层11的边界(线段AB)的位置不同于半导体装置100。在半导体装置300中,第一P+层12和第一N+层11的边界(线段AB)也平行于图9所示的x轴方向。在主区域5中,形成有第一N+层11的区域成为主二极管区1,而形成有第一P+层12的区域成为IGBT区2。此外,在半导体装置300中,检测区域3包括检测区域31和检测区域32。检测区域31和检测区域32,与主IGBT区2(在图10中未图示)同样地被设置在第一P+层12的上表面侧。由于其他的结构为与半导体装置100相同的结构,因此通过对相同的结构标记相同的参照符号,从而省略重复说明。另外,虽然在图10所示的截面中,未图示主区域5内的第一P+层12和第一N+层11的边界(线段AB),但与实施例1、2相同地,在半导体装置300的主区域5内存在第一N+层11和第一P+层12的边界,并且主二极管区1和主IGBT区2的边界,与第一N+层11(主阴极区)和第一P+层12(主集电区)的边界相一致。
在本实施例中,如图9和图10所示,检测区域31和检测区域32以相互邻接的方式而设置。检测区域31、检测区域32,与实施例1中的检测区域3相同地,分别被作为扩散层的P层152所包围。主IGBT区2的主集电区、和检测区域31以及检测区域32的检测集电区,作为同一层(第一P+层12)而被形成。
检测区域31与主二极管区1邻接配置,检测区域32被配置在,与检测区域31相比距主二极管区1较远的位置处。第一P+层12和第一N+层11的边界(线段AB)的一部分,位于检测区域31与主二极管区1之间的区域内。在检测区域31与检测区域32之间的区域内,于第一P+层12的上方,仅设置有N层13和P层152,从而成为无用于导电的区域。
检测区域31内的成为检测发射区的第二N+层173e,在俯视观察半导体基板时距作为主阴极区的第一N+层11的检测区域侧的端部的距离D31在298μm以下。即,检测区域31内的第二N+层173e~173h中的任意一个,在俯视观察半导体基板时距主阴极区(第一N+层11)的检测区域侧的端部的距离均在298μm以下,因而检测区域31满足了作为第二区域的条件。检测区域32内的成为检测发射区的第二N+层173d,在俯视观察半导体基板时距主阴极区(第一N+层11)的检测区域侧的端部的距离D32在615μm以上。即,检测区域32内的第二N+层173a~173d中的任意一个,在俯视观察半导体基板时距主阴极区(第一N+层11)的检测区域侧的端部的距离均在615μm以上,因而检测区域32满足了作为第一区域的条件。
与实施例1、2相同地,半导体装置300的第一N+层11、第一P+层12,与背面电极连接,主二极管区1、主IGBT区2内的第二N+层171a~171d、172a~172d、第二P+层161a、161c、162a、162c(在图10中未图示),与主表面电极连接,检测区域31、检测区域32内的第二N+层173a~173h、第二P+层161a、161c、161e、161g与检测表面电极连接。由于检测区域31、32相互邻接配置,因此例如能够通过一个电极衬垫来进行连接。
当使背面电极的电位Va低于主表面电极的电位Vb、和检测表面电极的电位Vc时(Va<Vb、Vc),在主二极管区1中将流通有主二极管电流I1,而在主IGBT区2中不会流通有电流。
由于检测区域31满足作为第二区域的条件,因此如图4、图5所示,在Va<Vb、Vc时,与主二极管区1相同地流通有检测二极管电流I11。该检测二极管电流I11的大小在检测二极管电流的最大值的90%以上。另一方面,在Va>Vb、Vc且向栅电极施加正偏压时,在检测区域31中几乎未流通有电流。
由于检测区域32满足作为第一区域的条件,因此如图4、图5所示,在Va<Vb、Vc时,在检测区域32中几乎未流通有电流。另一方面,在Va>Vb、Vc且向栅电极施加正偏压时,与主IGBT区2同样地,在检测区域32中流通有检测IGBT电流I12。该检测IGBT电流I12的大小在检测IGBT电流的最大值的90%以上。
在本实施例中,通过使用检测区域31、检测区域32,从而当在主区域5中流通有主二极管电流I1时,能够得到稳定且足够大的检测二极管电流I11。当在主区域中流通有主IGBT电流I2时,能够得到稳定且足够大的检测IGBT电流I21。因此,能够提高对主二极管电流和主IGBT电流双方的检测精度。
在本实施例中,以与对主IGBT电流进行检测的检测区域32邻接的方式来配置对主二极管电流进行检测的检测区域31,并且使检测区域31、32与一个检测表面电极连接。由此,能够使检测区域的配线等简化。
此外,在本实施例中,在检测区域31(用于对主二极管电流进行检测的检测区域)和检测区域32(用于对主IGBT电流进行检测的检测区域)之间,形成有无用于导电的区域。当如图9、图10这样将检测区域31和检测区域32邻接配置时,检测区域31和检测区域32之间的区域距主阴极区的距离,成为如图4、图5所示这样的、使检测二极管电流和检测IGBT电流变得不稳定的距离。通过将检测二极管电流和检测IGBT电流变得不稳定的区域设为无用于导电的区域,从而进一步提高了对检测二极管电流和检测IGBT电流的测量精度。
另外,还可以采用如下方式,即,如图11、图12所示的半导体装置400这样,在检测区域31和检测区域32之间的区域内的、N层13的整个表面侧形成作为扩散层的P层152a。P层152a为元件隔离层。半导体装置400为半导体装置300的改变例,在检测区域31和检测区域32之间的区域内的、N层13的整个表面侧形成P层152a这一点不同于半导体装置300,由于其他的结构与半导体装置300相同,因此通过对相同的结构标记相同的参照符号从而省略重复说明。由于在半导体装置400中,通过一个P层152a而使检测区域31与检测区域32分隔,因此能够缩短检测区域31与检测区域32之间的距离。具体而言,能够使图11所示的检测区域31和检测区域32在y轴方向上的距离,短于图9所示的检测区域31和检测区域32在y轴方向上的距离。在这种情况下,优选设计为,如图4、图5所示这样的、距主阴极区的距离成为使检测二极管电流和检测IGBT电流变得不稳定的距离的区域,收纳于P层152a的下方。由此,进一步提高了对检测二极管电流和检测IGBT电流的测量精度。
[实施例4]
图13为本实施例所涉及的半导体装置500的俯视图,且为表示半导体基板50的、主区域5和检测区域3的边界部分附近的图。图14为将沿图13中的XIV-XIV线的截面放大了的图。另外,表示半导体装置500的整体的俯视图与图1所示的半导体装置100相同,在半导体装置500中,检测区域3与主区域5相比也较小。
在半导体装置500中,被形成在半导体基板50的背面侧的第一P+层12和第一N+层11的边界(线段AB)的位置不同于半导体装置100。在半导体装置500中,第一P+层12和第一N+层11的边界(线段AB)也平行于图13所示的x轴方向。在主区域5中,形成有第一N+层11的区域成为主二极管区1,而形成有第一P+层12的区域成为主IGBT区2。与主二极管区1相同地,检测区域3具备形成有第一N+层11的区域、和形成有第一P+层12的区域。俯视观察检测区域3时的形状在图13所示的x轴方向上较短,而在y轴方向上较长,这一点也不同于半导体装置100。即,检测区域3在与主阴极区的检测区域侧的端部平行的方向(x轴方向)上较短,而在与主阴极区的检测区域侧的端部垂直的方向(y轴方向)上较长。由于其他的结构为与半导体装置100相同的结构,因此通过标记相同的参照符号,从而省略重复说明。另外,虽然在图14所示的截面中,未图示主区域5的剖面结构,但与实施例1相同地,在半导体装置500的主区域5内存在第一N+层11和第一P+层12的边界,并且主二极管区1和主IGBT区2的边界与第一N+层11(主阴极区)和第一P+层12(主集电区)的边界相一致。此外,沟槽栅18的长度方向与半导体装置100相同,为与x轴方向平行的方向。
在图13、图14中,检测区域3中的区域331内的第二N+层173g距主阴极区(第一N+层11)的检测区域3侧的端部(即线段AB)的距离D51在298μm以下。即,区域331内的第二N+层173g~173l中的任意一个,在俯视观察半导体基板时距主阴极区的检测区域3侧的端部的距离均在298μm以下,因而区域331满足了作为第二区域的条件。区域332内的第二N+层173d在俯视观察半导体基板时距主阴极区的检测区域3侧的端部的距离D53在615μm以上。即,区域332内的第二N+层173a~173d中的任意一个,在俯视观察半导体基板时距主阴极区的检测区域侧的端部的距离均在615μm以上,因而区域332满足了作为第一区域的条件。区域333内的第二N+层173e、173f中的任意一个,在俯视观察半导体基板时距主阴极区的检测区域侧的端部的距离D52均为,298μm<D52<615μm。即,区域333的第二N+层173e、173f既不满足作为第一区域的条件,也不满足作为第二区域的条件。区域333与区域331以及区域332相比,元件面积(俯视观察半导体基板时的面积)较小。
由于检测区域3具有区域331,因此在主区域中流通有主二极管电流I1时,能够得到稳定且足够大的检测二极管电流I11。此外,由于检测区域3具有区域332,因此在主区域中流通有主IGBT电流I2时,能够得到稳定且足够大的检测IGBT电流I21。虽然区域333为,检测二极管电流I11、检测IGBT电流I21变得不稳定的区域,但由于与区域331以及区域332相比,区域333的元件面积较小,因此能够充分地确保通过区域331而进行的对主二极管电流的检测精度、和通过区域332而进行的对主IGBT电流的检测精度。与如实施例3那样使用两个检测区域来对主二极管电流和主IGBT电流进行检测的情况相比,在本实施例中能够缩小检测区域的设置空间。
此外,半导体装置500所涉及的检测区域3被设计为,俯视观察检测区域3时的形状在与主阴极区的检测区域侧的端缘平行的方向(与沟槽栅18平行的方向)上较短,而在与主阴极区的检测区域侧的端缘垂直的方向(与沟槽栅18垂直的方向)上较长。因此,相对于检测区域3的元件面积,距主阴极区的检测区域3侧的端部的距离D52为298μm<D52<615μm的区域333的元件面积的比例减小。通过使区域333的元件面积与区域331以及区域332的元件面积相比而减小,从而能够提高对主二极管电流和主IGBT电流的检测精度。
根据上述的本发明所涉及的实施例以及改变例,由于能够在二极管和IGBT被形成在同一半导体基板的主区域内的半导体装置中,将在检测区域中流通的检测二极管电流、检测IGBT电流作为稳定化且足够大的电流而获得,因此能够提高通过检测区域而进行的对主IGBT电流、主二极管电流的检测精度。另外,虽然在上述的实施例以及改变例中,在主区域中,主阴极区和主集电区邻接,但也可以在主阴极区和主集电区之间形成其他的半导体层。
另外,上述的实施例以及改变例中所记载的半导体装置可以应用现有的半导体装置的制造工序中所使用的技术来进行制造。由于能够在不对现有的半导体装置的制造工序进行大幅变更的条件下进行制造,因此能够在不使制造工序中的劳力和工时、成本、以及时间大幅增大的条件下进行制造。
以上,虽然对本发明的实施例进行了详细说明,但这些仅为示例,并不对专利权利要求的范围进行限定。在专利权利要求的范围所记载的技术中,也包括对以上所例示的具体示例进行各种各样的改变、变更的内容。
本说明书或者附图中所说明的技术要素为,以单独的方式或者通过各种组合而发挥技术方面的有用性的要素,并且不限定于申请时的权利要求中所记载的组合。此外,本说明书或者附图中所例示的技术为,能够同时达成多个目的的技术,并且达成其中一个目的本身也具有技术方面的有用性。

Claims (6)

1.一种半导体装置,具备半导体基板,所述半导体基板包括主区域和检测区域,并且在俯视观察半导体基板时,检测区域小于主区域,其中,
主区域包括主二极管和主绝缘栅双极性晶体管,
所述主二极管具有:
第一导电型的主阳极区,其被形成在半导体基板的表面上;
第二导电型的主二极管漂移区,其被形成在主阳极区的下侧;
第二导电型的主阴极区,其被形成在主二极管漂移区的下侧且半导体基板的背面上,
所述主绝缘栅双极性晶体管具有:
第一导电型的主集电区,其被形成在半导体基板的背面上;
第二导电型的主漂移区,其被形成在主集电区的上侧;
第一导电型的主体区,其被形成在主漂移区的上侧的、半导体基板的表面上;
第二导电型的主发射区,其被形成在主体区的表面的一部分上;
主绝缘栅电极,其从主发射区的表面起被形成至主体区与主漂移区相接的深度处,
检测区域具有:
第一导电型的检测集电区,其被形成在半导体基板的背面的至少一部分上;
第二导电型的检测漂移区,其被形成在检测集电区的上侧;
第一导电型的检测体区,其被形成在检测漂移区的上侧的、半导体基板的表面上;
第二导电型的检测发射区,其被形成在检测体区的表面的一部分上;
检测绝缘栅电极,其从检测发射区的表面起被形成至检测体区与检测漂移区相接的深度处,
检测区域具有第一区域,在俯视观察半导体基板时,第一区域中的检测发射区距主阴极区的距离在615μm以上。
2.如权利要求1所述的半导体装置,其中,
检测区域还具有第二区域,在俯视观察半导体基板时,第二区域中的检测发射区距主阴极区的距离在298μm以下。
3.如权利要求2所述的半导体装置,其中,
在俯视观察半导体基板时,检测漂移区、检测体区、检测发射区以及检测绝缘栅电极从第一区域起被连续形成至第二区域。
4.如权利要求2所述的半导体装置,其中,
在第一区域和第二区域之间的至少一部分中,形成有从半导体基板的表面起在深度方向上延伸的扩散层。
5.如权利要求4所述的半导体装置,其中,
在俯视观察半导体基板时,扩散层被形成在距主阴极区的距离大于298μm且小于615μm的区域内。
6.一种半导体装置,其具备半导体基板,所述半导体基板包括主区域和检测区域,并且在俯视观察半导体基板时,检测区域小于主区域,其中,
主区域包括主二极管和主绝缘栅双极性晶体管,
所述主二极管具有:
第一导电型的主阳极区,其被形成在半导体基板的表面上;
第二导电型的主二极管漂移区,其被形成在主阳极区的下侧;
第二导电型的主阴极区,其被形成在主二极管漂移区的下侧且半导体基板的背面上,
所述主绝缘栅双极性晶体管具有:
第一导电型的主集电区,其被形成在半导体基板的背面上;
第二导电型的主漂移区,其被形成在主集电区的上侧;
第一导电型的主体区,其被形成在主漂移区的上侧的、半导体基板的表面上;
第二导电型的主发射区,其被形成在主体区的表面的一部分上;
主绝缘栅电极,其从主发射区的表面起被形成至主体区与主漂移区相接的深度处,
检测区域具有:
第一导电型的检测集电区,其被形成在半导体基板的背面的至少一部分上;
第二导电型的检测漂移区,其被形成在检测集电区的上侧;
第一导电型的检测体区,其被形成在检测漂移区的上侧的、半导体基板的表面上;
第二导电型的检测发射区,其被形成在检测体区的表面的一部分上;
检测绝缘栅电极,其从检测发射区的表面起被形成至检测体区与检测漂移区相接的深度处,
检测区域具有第二区域,在俯视观察半导体基板时,第二区域中的检测发射区距主阴极区的距离在298μm以下。
CN201080066640.2A 2010-05-07 2010-05-07 半导体装置 Active CN102884625B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/057814 WO2011138832A1 (ja) 2010-05-07 2010-05-07 半導体装置

Publications (2)

Publication Number Publication Date
CN102884625A CN102884625A (zh) 2013-01-16
CN102884625B true CN102884625B (zh) 2014-11-19

Family

ID=44903690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080066640.2A Active CN102884625B (zh) 2010-05-07 2010-05-07 半导体装置

Country Status (6)

Country Link
US (1) US8471291B2 (zh)
JP (1) JP5067517B2 (zh)
KR (1) KR101276407B1 (zh)
CN (1) CN102884625B (zh)
DE (1) DE112010005546B4 (zh)
WO (1) WO2011138832A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877337B2 (ja) * 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
JP6142813B2 (ja) 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
CN106158930B (zh) * 2015-04-28 2019-05-14 北大方正集团有限公司 高频晶体管
JP6438839B2 (ja) * 2015-05-18 2018-12-19 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP7243795B2 (ja) * 2017-04-06 2023-03-22 富士電機株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
CN112219282A (zh) * 2018-12-21 2021-01-12 富士电机株式会社 半导体装置和半导体装置的制造方法
DE112019007210T5 (de) * 2019-04-10 2021-12-30 Mitsubishi Electric Corporation Halbleitervorrichtung
US11201144B2 (en) 2019-10-09 2021-12-14 Semiconductor Components Industries, Llc Electrostatic discharge handling for sense IGBT using Zener diode
KR102539366B1 (ko) * 2019-10-09 2023-06-01 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 제너 다이오드를 사용하는 감지 igbt에 대한 정전기 방전 처리
JP7332543B2 (ja) 2020-07-07 2023-08-23 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557128A (en) * 1994-03-04 1996-09-17 Fuji Electric Co., Ltd. Insulated-gate type bipolar transistor
JPH1041510A (ja) * 1996-05-22 1998-02-13 Fuji Electric Co Ltd 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP2001015750A (ja) * 1999-07-02 2001-01-19 Fuji Electric Co Ltd 半導体装置およびその使用方法
CN101414816A (zh) * 2007-09-05 2009-04-22 株式会社电装 具有内置二极管igbt的半导体器件和具有内置二极管dmos的半导体器件
JP2009117786A (ja) * 2007-10-15 2009-05-28 Fuji Electric Device Technology Co Ltd 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783690A (en) 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
US4777579A (en) 1988-01-04 1988-10-11 General Electric Company Integrated current sensor configurations for AC motor drives
US5559355A (en) 1994-03-04 1996-09-24 Fuji Electric Co., Ltd. Vertical MOS semiconductor device
JP3367839B2 (ja) 1995-09-18 2003-01-20 株式会社東芝 半導体装置
US5828112A (en) 1995-09-18 1998-10-27 Kabushiki Kaisha Toshiba Semiconductor device incorporating an output element having a current-detecting section
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3914328B2 (ja) 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
JP3997126B2 (ja) 2002-08-29 2007-10-24 株式会社ルネサステクノロジ トレンチゲート型半導体装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2006271098A (ja) 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007184486A (ja) 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP4506808B2 (ja) 2007-10-15 2010-07-21 株式会社デンソー 半導体装置
US8125002B2 (en) 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
JP4877337B2 (ja) 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
JP5200148B2 (ja) 2011-10-07 2013-05-15 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557128A (en) * 1994-03-04 1996-09-17 Fuji Electric Co., Ltd. Insulated-gate type bipolar transistor
JPH1041510A (ja) * 1996-05-22 1998-02-13 Fuji Electric Co Ltd 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP2001015750A (ja) * 1999-07-02 2001-01-19 Fuji Electric Co Ltd 半導体装置およびその使用方法
CN101414816A (zh) * 2007-09-05 2009-04-22 株式会社电装 具有内置二极管igbt的半导体器件和具有内置二极管dmos的半导体器件
JP2009117786A (ja) * 2007-10-15 2009-05-28 Fuji Electric Device Technology Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR101276407B1 (ko) 2013-06-19
DE112010005546B4 (de) 2015-08-27
CN102884625A (zh) 2013-01-16
KR20120137516A (ko) 2012-12-21
DE112010005546T5 (de) 2013-02-21
JP5067517B2 (ja) 2012-11-07
US20130009206A1 (en) 2013-01-10
WO2011138832A1 (ja) 2011-11-10
JPWO2011138832A1 (ja) 2013-07-22
US8471291B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
CN102884625B (zh) 半导体装置
US9429616B2 (en) Test method and test arrangement
CN103545349A (zh) 感测晶体管单元嵌入的电流感测晶体管
CN106537598A (zh) 半导体装置
CN101901805A (zh) 具有内含式sense FET的功率集成电路器件
CN110291643A (zh) 半导体装置
US9170307B2 (en) Hall sensors and sensing methods
CN104157644A (zh) 一种功率晶体管、功率晶体管电路以及其操作方法
CN103094253B (zh) 一种栅极氧化层测试结构
CN104995737B (zh) 半导体装置
US9252355B2 (en) Low offset and high sensitivity vertical hall effect sensor
CN106328660A (zh) 显示面板、显示装置及显示面板的制造方法
CN106030797A (zh) 半导体装置
KR101515491B1 (ko) 수소이온 감지센서
CN109923663A (zh) 半导体装置
CN206040637U (zh) 3d双栅极goi测试结构
CN104701327B (zh) 阵列基板、阵列基板的制造方法和显示装置
CN103779326B (zh) Goi测试电路结构
CN105810137B (zh) 阵列基板及其检测方法
CN109444551B (zh) 半导体方块电阻的测试方法及测试电路
CN1809931B (zh) 沟槽mos结构
CN107644912A (zh) 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法
CN112349715B (zh) 具有温度及电压检测功能的功率半导体器件及制作方法
CN204088304U (zh) 半导体测试结构
CN110618167B (zh) 一种pH值检测装置及其制备方法、pH值检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.