CN105810137B - 阵列基板及其检测方法 - Google Patents

Abstract

本发明提供一种阵列基板及其检测方法，属于阵列基板检测技术领域，其可至少部分解决现有的阵列基板检测器件数量多、结构复杂，检测操作麻烦、耗时长的问题。本发明的阵列基板包括测试薄膜晶体管，所述测试薄膜晶体管包括栅极、栅绝缘层、有源区、源极、漏极，其中，源极、漏极分别包括源极接头、漏极接头；所述测试薄膜晶体管还包括：与所述栅极电连接的附加接头，所述附加接头与栅极的连接电路中至少部分为透明导电结构，所述透明导电结构与栅极间设有绝缘层，并通过绝缘层中的过孔与栅极连接。

Description

阵列基板及其检测方法

技术领域

本发明属于阵列基板检测技术领域，具体涉及一种阵列基板及其检测方法。

背景技术

薄膜晶体管是显示装置的阵列基板中的重要器件，故对其性能进行检测是很重要的。

另外，阵列基板中还设有用于连接驱动芯片的第一信号引入线，第一信号引入线通过绝缘层(如栅绝缘层)中的过孔与第二信号引入线相连，第二信号引入线再将信号传递给显示区中的数据线等。其中，第一信号引入线与薄膜晶体管的栅极同层设置，第二信号引入线由透明导电材料(如氧化铟锡)构成，与显示电极(如像素电极、公共电极、阳极)同层设置。若绝缘层的过孔不良，则会导致第一信号引入线与第二信号引入线间的接触电阻异常(相当于断路)，影响信号传递。因此，第一信号引入线与第二信号引入线间的接触电阻也是需要检测的内容之一。

为进行检测，现有方法是设置TEG(Test Element Group，测试器件群)。也就是说，在阵列基板的非显示区中设置测试薄膜晶体管和接触电阻测试结构。如图1所示，测试薄膜晶体管的各结构与显示区中的薄膜晶体管的各结构同层设置，具体包括栅极1、源极2、漏极3、有源区4、栅绝缘层等，且其栅极1、源极2、漏极3分别包括相应的栅极接头11(Pad)、源极接头21、漏极接头31。如图2、图3所示，接触电阻测试结构包括与第一信号引入线同层设置(或者说与栅极1同层设置)的第一电极91，以及与第二信号引入线同层设置(或者说与显示电极同层设置)的第二电极92，二者通过绝缘层5(如栅绝缘层)中的过孔51相连，并分别包括相应的第一接头911、第二接头921。其中，为与电学特性测量设备(EPM设备)相配合，测试薄膜晶体管和接触电阻测试结构中的接头总数均为4个，有部分接头备用。

检测时，只要将EPM设备的探针与各接头接触，即可检测测试薄膜晶体管的性能，以及第一电极91与第二电极92间的接触电阻。由于以上同层设置的要求，故测试薄膜晶体管的性能即代表显示区中薄膜晶体管的性能，第一电极91与第二电极92间的接触电阻则代表第一信号引入线与第二信号引入线间的接触电阻，对它们检测也就相当于对阵列基板相应性能的检测。

当然，由于栅极接头11、附加接头等可能被覆盖在绝缘层5之下，故它们所在的位置绝缘层5应当具有开口52，以便接头与探针接触；另外，若其他接头所在位置也有其他的层覆盖，则这些层中也应具有开口。由于这些开口的设置是常规的，故在此不再详细描述。

当然，在以上图1、图2中，实际也具有绝缘层5，而在图3中，还应具有衬底等其他结构，且绝缘层5可能不止一个层，但为了清楚表示与本案相关的主要结构，这些结构均未在图中示出。

可见，按照现有方法，薄膜晶体管和接触电阻分别要用不同的结构进行检测，故该阵列基板中检测器件的数量多、结构复杂；且检测要在不同器件上进行，要分别进行对位等操作，检测操作麻烦、耗时长。

发明内容

本发明至少部分解决现有的阵列基板检测器件数量多、结构复杂，检测操作麻烦、耗时长的问题，提供一种可用一个结构同时实现两种检测的阵列基板及其检测方法。

解决本发明技术问题所采用的技术方案是一种阵列基板，包括测试薄膜晶体管，所述测试薄膜晶体管包括栅极、栅绝缘层、有源区、源极、漏极，其中，源极、漏极分别包括源极接头、漏极接头；所述测试薄膜晶体管还包括：

与所述栅极电连接的附加接头，所述附加接头与栅极的连接电路中至少部分为透明导电结构，所述透明导电结构与栅极间设有绝缘层，并通过绝缘层中的过孔与栅极连接。

优选的是，所述附加接头与栅极同层设置且相互间隔；所述透明导电结构设于附加接头与栅极的间隔处，并通过所述绝缘层中的过孔分别与附加接头和栅极连接。

优选的是，所述附加接头为透明导电结构。

优选的是，所述测试薄膜晶体管的栅极包括栅极接头。

优选的是，所述阵列基板还包括：用于与驱动芯片相连的第一信号引入线，所述第一信号引入线与栅极同层设置；与所述第一信号引入线相连的第二信号引入线，所述第二信号引入线与透明导电结构同层设置，所述第一信号引入线与第二信号引入线通过所述绝缘层中的过孔连接。

进一步优选的是，所述阵列基板还包括：多个像素单元，所述像素单元中设有由透明导电材料构成的显示电极，所述第二信号引入线与显示电极同层设置。

优选的是，所述阵列基板包括用于进行显示的显示区和显示区外的非显示区，所述测试薄膜晶体管设于非显示区中。

解决本发明技术问题所采用的技术方案是一种上述阵列基板的检测方法，其包括：

通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻。

优选的，所述通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻具体包括：向所述附加接头输入第一测试信号，向所述源极接头输入第二测试信号，通过所述漏极接头获取反馈信号，根据所述反馈信号同时获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻。

优选的，对于具有栅极接头的阵列基板，所述通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻具体包括：向所述栅极接头输入第一测试信号，向所述源极接头输入第二测试信号，通过所述漏极接头获取第一反馈信号，根据所述第一反馈信号获得测试薄膜晶体管的性能；向所述栅极接头和附加接头中的一个输入第三测试信号，通过其中的另一个获取第二反馈信号，根据所述第二反馈信号获得所述栅极与透明导电结构间的接触电阻。

本实施例的阵列基板中，测试薄膜晶体管还包括附加接头，而附加接头与栅极间的电路中包括透明导电结构，故透明导电结构与栅极间会产生接触电阻；因此，当向附加接头加信号时，漏极接头接收的信号除与测试薄膜晶体管的性能相关外，还与透明导电结构和栅极间的接触电阻相关，故通过测试薄膜晶体管可同时对两种性能进行检测，因此该阵列基板的检测器件数量少、结构简单，检测操作简便、耗时短。

附图说明

图1为现有的测试薄膜晶体管的俯视结构示意图；

图2为现有的接触电阻测试结构的俯视结构示意图；

图3为图2中沿AA线的局部剖面结构示意图；

图4为本发明的实施例的一种阵列基板中的测试薄膜晶体管的俯视结构示意图；

图5为图4中沿BB线的局部剖面结构示意图；

图6为本发明的实施例的另一种阵列基板中的测试薄膜晶体管的俯视结构示意图；

图7为图6中沿CC线的局部剖面结构示意图；

图8为测试薄膜晶体管和接触电阻均正常时第一测试信号与反馈信号的关系图；

图9为测试薄膜晶体管异常时第一测试信号与反馈信号的关系图；

图10为接触电阻异常时第一测试信号与反馈信号的关系图；

其中，附图标记为：1、栅极；11、栅极接头；2、源极；21、源极接头；3、漏极；31、漏极接头；4、有源区；5、绝缘层；51、过孔；52、开口；61、附加接头；7、透明导电结构；91、第一电极；911、第一接头；92、第二电极；921、第二接头。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

在本发明中，A与B“通层设置”是指，A和B是由同一个材料层经过构图工艺(包括光刻胶涂布、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步)形成的，故二者材料相同，在阵列基板中所处的层位置相同，但并不表示二者与阵列基板的基底间的距离必然相等，也不代表与二者上下侧接触层的必然是相同。

实施例1：

如图4至图10所示，本实施例提供一种阵列基板，其包括测试薄膜晶体管，测试薄膜晶体管包括栅极1、栅绝缘层、有源区4、源极2、漏极3，其中，源极2、漏极3分别包括源极接头21、漏极接头31。

本实施例的阵列基板中，设有专门检测用的测试薄膜晶体管，与显示区中正常的薄膜晶体管一样，该测试薄膜晶体管也包括栅极1、有源区4、源极2、漏极3，其栅极1与有源区4被栅绝缘层隔开，而源极2、漏极3则与有源区4接触。且测试薄膜晶体管的栅极1、有源区4、栅绝缘层、源极2、漏极3等结构，分别与显示区中的薄膜晶体管的相应结构同层设置，故测试薄膜晶体管的性能就代表显示区中正常的薄膜晶体管的性能。同时，测试薄膜晶体管的源极2、漏极3还分别包括相应的源极接头21、漏极接头31(Pad)，用于与电学特性测量设备(EPM设备)的探针接触。

与现有阵列基板的测试薄膜晶体管不同，本实施例中的测试薄膜晶体管还包括：

与栅极1电连接的附加接头61，附加接头61与栅极1的连接电路中至少部分为透明导电结构7，透明导电结构7与栅极1间设有绝缘层5，并通过绝缘层5中的过孔51与栅极1连接。

本实施例的阵列基板的测试薄膜晶体管中还设有与栅极1电连接的附加接头61。该附加接头61不是直接与栅极1为一体结构，而是要保证其与栅极1间的电路中有至少部分是透明导电结构7，且透明导电结构7与栅极1间设有绝缘层5，并通过绝缘层5中的过孔51与栅极1连接；或者说，当电流在栅极1与附加接头61间流动时，必然要流经透明导电结构7，且要经过位于过孔51处的栅极1与透明导电结构7间的接触界面。

由此，当向附加接头61加信号时，漏极接头31接收的信号除与测试薄膜晶体管的性能相关外，还必然与透明导电结构7和栅极1间的接触电阻相关，故通过该测试薄膜晶体管可同时对两种性能进行检测，因此本实施例的阵列基板的检测器件数量少、结构简单，检测操作简便、耗时短。

优选的，阵列基板包括用于进行显示的显示区和显示区外的非显示区，测试薄膜晶体管设于非显示区中。

也就是说，以上的测试薄膜晶体管优选被设在不用于显示的非显示区中，例如，阵列基板在被对盒形成显示面板后，可有部分非显示区被切掉，而测试薄膜晶体管可被设于该被切掉的部分中，以免对显示造成影响。

优选的，作为本实施例的一种方式，附加接头61与栅极1同层设置且相互间隔；透明导电结构7设于附加接头61与栅极1的间隔处，并通过绝缘层5中的过孔51分别与附加接头61和栅极1连接。

也就是说，如图4、图5所示，附加接头61与栅极1是同层设置的，但之间具有间隔，而以上透明导电结构7设于间隔处，且分别通过绝缘层5中的两个过孔51与附加接头61和栅极1相连，或者说，附加接头61与栅极1之间通过透明导电结构7“桥接”。这样，附加接头61与栅极1间的电路包括透明导电结构7，但附加接头61本身仍由与栅极1同层，故其也由与栅极相同的金属材料构成，与探针相连时接触电阻较小。

优选的，作为本实施例的一种方式，附加接头61为透明导电结构7。

也就是说，也可如图6、图7所示，附加接头61是由透明导电材料构成的，即其本身就是透明导电结构7，并通过绝缘层5中的过孔51与栅极1相连。显然，根据这样的方式，附加接头61与栅极1间的电路当然也包括透明导电结构7(因为附加接头61就是透明导电结构7)，其也是可行的。

优选的，测试薄膜晶体管的栅极1包括栅极接头11。

也就是说，如图4、图6所示，本实施例中测试薄膜晶体管的栅极1也可包括栅极接头11，从而可实现更多的检测方式，其具体检测方式在以下再详细描述。

优选的，以上阵列基板还包括：用于与驱动芯片相连的第一信号引入线，第一信号引入线与栅极1同层设置；与第一信号引入线相连的第二信号引入线，第二信号引入线与透明导电结构7同层设置，第一信号引入线与第二信号引入线通过绝缘层5中的过孔51连接。

也就是说，阵列基板的驱动信号引入可采用现有方式，即驱动芯片先与第一信号引入线相连，第一信号引入线再通过绝缘层5中的过孔51与第二信号引入线相连，第二信号引入线最后将信号传输给数据线等。其中，若绝缘层5的过孔51出现问题，则会导致第一信号引入线与第二信号引入线间的接触电阻异常。

由于测试薄膜晶体管的栅极1与第一信号引入线同层设置，透明导电结构7与第二信号引入线同层设置，且测试薄膜晶体管的栅极1与透明导电结构7通过绝缘层5中的过孔51相连；因此，栅极1与透明导电结构7间的连接状况等同于第一信号引入线与第二信号引入线间的连接状况，相应的接触电阻也相同，故根据测试薄膜晶体管得出的接触电阻可准确反应第一信号引入线与第二信号引入线间的接触电阻，体现阵列基板的性能。

更优选的，以上阵列基板还包括：多个像素单元，像素单元中设有由透明导电材料构成的显示电极，第二信号引入线与显示电极同层设置。

在常规的阵列基板中，第二信号引入线一般是与用于进行显示的显示电极同层设置的，以便简化制备工艺。具体的，根据阵列基板类型的不同，该显示电极可为公共电极、像素电极、阳极等。当然，由于透明导电结构7与第二信号引入线同层设置，故透明导电结构7也与显示电极同层设置。

其中，在本实施例的各附图中，栅绝缘层均覆盖在栅极1上，而透明导电结构7设于栅绝缘层远离栅极1的一侧。也就是说，以上测试薄膜晶体管优选为底栅型，故其栅绝缘层覆盖在栅极1上，而透明导电结构7又位于栅绝缘层上，因此以上所称的具有过孔51的绝缘层5中必然包括栅绝缘层(当然其中还可能包括钝化层、平坦化层等层)。当然，这种形式并不是对本发明的限定，例如薄膜晶体管也可为顶栅结构、而透明导电结构7也可位于栅极1下方等。

当然，按照以上各附图，由于栅极接头11(还可有附加接头61)等是被覆盖在绝缘层5(至少是栅绝缘层)之下的，故它们所在位置的绝缘层5应当具有开口52，以便接头与探针接触；另外，若其他接头所在位置也有其他的层覆盖，则这些层中也应具有开口。由于这些开口的设置是常规的，故在此不再详细描述。

当然，在以上图4、图6中，实际也具有绝缘层5(包括栅绝缘层)，而在图5、图7中，还应具有基底等其他结构，且绝缘层5可能不止一个层，但为了清楚表示与本案相关的主要结构，这些结构均未在图中示出。

本实施例还提供一种上述阵列基板的检测方法，其包括：

通过各接头，向测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据反馈信号获得测试薄膜晶体管的性能以及栅极1与透明导电结构7间的接触电阻。

也就是说，可将电学特性测量设备的各探针与上述阵列基板的测试薄膜晶体管的各接头接触，向其中输入测试信号并接收相应的反馈信号，再通过该反馈信号判断测试薄膜晶体管的性能(体现了显示区中薄膜晶体管的性能)，以及栅极1与透明导电结构7间的接触电阻(体现了第一信号引入线与第二信号引入线间的接触电阻)。

具体的，根据本实施例的一种方式，以上检测方法包括：向附加接头61输入第一测试信号，向源极接头21输入第二测试信号，通过漏极接头31获取反馈信号，根据反馈信号同时获得测试薄膜晶体管的性能以及栅极1与透明导电结构7间的接触电阻。

也就是说，可向附加接头61输入第一测试信号(如变化的栅电压)，向源极接头21输入第二测试信号(如恒定的源电压)，并由漏极接头31接收反馈信号。

当测试薄膜晶体管和接触电阻均正常时，应如图8所示，反馈信号随着第一测试信号的变化(因源电压恒定，故第一测试信号的变化也就相当于栅源电压的变化)而逐渐变化，即得到正常的薄膜晶体管的I-V曲线。

而当测试薄膜晶体管出现短路不良时，则反馈信号应如图9所示，为恒定的较大的电流。该电流是因测试薄膜晶体管短路产生的短路电流，故其与第一测试信号(栅电压)无关，且具有较大的值。

而当栅极1与透明导电结构7间的接触电阻异常时，相当于二者断路，则反馈信号应如图10所示，为恒定的较小的电流。由于此时第一测试信号实际不能传递到栅极1中，故相当于测试薄膜晶体管的栅极没有信号，反馈信号(电流)为测试薄膜晶体管的漏电流，故该电流与第一测试信号(栅电压)无关，且具有较小的值。

由此可见，按照以上的检测方法，只要利用附加接头61、源极接头21、漏极接头31三个接头，即可根据一个反馈信号同时检测出测试薄膜晶体管的性能以及栅极1与透明导电结构7间的接触电阻，最大程度的简化了检测操作。

当然，以上测试信号的具体形式并不是对本发明的限定，例如，第一测试信号也可为恒定的栅电压，而第二测试信号为变化的源电压等。总之，只要通过一个反馈信号可同时获得以上测试薄膜晶体管的性能和接触电阻，即属于本发明的保护范围。

优选的，作为本实施例的另一种方式，对于以上包括栅极接头11的测试薄膜晶体管，该检测方法也可为：

向栅极接头11输入第一测试信号，向源极接头21输入第二测试信号，通过漏极接头31获取第一反馈信号，根据第一反馈信号获得测试薄膜晶体管的性能；

向栅极接头11和附加接头61中的一个输入第三测试信号，通过其中的另一个获取第二反馈信号，根据第二反馈信号获得栅极1与透明导电结构7间的接触电阻。

也就是说，也可向栅极接头11输入第一测试信号(如变化的栅电压)，而向源极接头21输入第二测试信号(如恒定的源电压)，并从漏极接头31获取第一反馈信号，此时第一反馈信号与以上接触电阻无关，故通过其可单独得出测试薄膜晶体管的性能，其检测方法与现有技术相似。

同时，还可向栅极接头11输入第三测试信号，并从附加接头61接收第二反馈信号，显然，该第二反馈信号仅与栅极1和透明导电结构7间的接触电阻有关，因此通过第二反馈信号可单独得出接触电阻。

可见，根据以上方式，可利用不同接头分别对两个性能进行检测，由于其检测仍是在一个测试薄膜晶体管上进行的，故操作仍然简便，但同时提高了检测的灵活性和准确度，避免了两个检测结果间相互干扰(例如，按照以上同时检测两个性能的方式，若其结果为图9，则虽然可知此时测试薄膜晶体管确实出现短路，当却并不知道接触电阻是否合格)。

当然，以上向栅极接头11输入的第三测试信号和第一测试信号可以是一个信号，即可在向栅极接头11输入测试信号的同时，分别从楼及接头和附加接头61获取第一反馈信号和第二反馈信号。另外，若是向附加接头61输入第三测试信号，而从栅极接头11接收第二反馈信号，也是可行的。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括测试薄膜晶体管，所述测试薄膜晶体管包括栅极、栅绝缘层、有源区、源极、漏极，其中，源极、漏极分别包括源极接头、漏极接头；其特征在于，所述测试薄膜晶体管还包括：

与所述栅极电连接的附加接头，所述附加接头与栅极的连接电路中至少部分为透明导电结构，所述透明导电结构与栅极间设有绝缘层，并通过绝缘层中的过孔与栅极连接。

2.根据权利要求1所述的阵列基板，其特征在于，

所述附加接头与栅极同层设置且相互间隔；

所述透明导电结构设于附加接头与栅极的间隔处，并通过所述绝缘层中的过孔分别与附加接头和栅极连接。

3.根据权利要求1所述的阵列基板，其特征在于，

所述附加接头为透明导电结构。

4.根据权利要求1所述的阵列基板，其特征在于，

所述测试薄膜晶体管的栅极包括栅极接头。

5.根据权利要求1所述的阵列基板，其特征在于，还包括：

用于与驱动芯片相连的第一信号引入线，所述第一信号引入线与栅极同层设置；

与所述第一信号引入线相连的第二信号引入线，所述第二信号引入线与透明导电结构同层设置，所述第一信号引入线与第二信号引入线通过所述绝缘层中的过孔连接。

6.根据权利要求5所述的阵列基板，其特征在于，还包括：

多个像素单元，所述像素单元中设有由透明导电材料构成的显示电极，所述第二信号引入线与显示电极同层设置。

7.根据权利要求1所述的阵列基板，其特征在于，

所述阵列基板包括用于进行显示的显示区和显示区外的非显示区，所述测试薄膜晶体管设于非显示区中。

8.一种阵列基板的检测方法，其特征在于，所述阵列基板为权利要求1至7中任意一项所述的阵列基板，所述阵列基板的检测方法包括：

通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻。

9.根据权利要求8所述的阵列基板的检测方法，其特征在于，所述通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻具体包括：

向所述附加接头输入第一测试信号，向所述源极接头输入第二测试信号，通过所述漏极接头获取反馈信号，根据所述反馈信号同时获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻。

10.根据权利要求8所述的阵列基板的检测方法，其特征在于，所述阵列基板为权利要求4所述的阵列基板，所述通过各所述接头，向所述测试薄膜晶体管输入测试信号，并从测试薄膜晶体管接收反馈信号，根据所述反馈信号获得所述测试薄膜晶体管的性能以及栅极与透明导电结构间的接触电阻具体包括：

向所述栅极接头输入第一测试信号，向所述源极接头输入第二测试信号，通过所述漏极接头获取第一反馈信号，根据所述第一反馈信号获得测试薄膜晶体管的性能；

向所述栅极接头和附加接头中的一个输入第三测试信号，通过其中的另一个获取第二反馈信号，根据所述第二反馈信号获得所述栅极与透明导电结构间的接触电阻。