CN107644912A - 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法 - Google Patents

包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法 Download PDF

Info

Publication number
CN107644912A
CN107644912A CN201710595467.9A CN201710595467A CN107644912A CN 107644912 A CN107644912 A CN 107644912A CN 201710595467 A CN201710595467 A CN 201710595467A CN 107644912 A CN107644912 A CN 107644912A
Authority
CN
China
Prior art keywords
field
semiconductor devices
semiconductor substrate
plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710595467.9A
Other languages
English (en)
Other versions
CN107644912B (zh
Inventor
A.迈泽
T.施勒泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107644912A publication Critical patent/CN107644912A/zh
Application granted granted Critical
Publication of CN107644912B publication Critical patent/CN107644912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法。一种在具有第一主表面的半导体衬底中的半导体器件包括晶体管阵列和终止区。该晶体管阵列包括：源极区、漏极区、主体区、漂移区域以及在主体区处的栅极电极。该栅极电极被配置成控制主体区中的沟道的导电性。沿着第一水平方向将该主体区和漂移区域安置在源极区和漏极区之间。该晶体管阵列进一步包括漂移区域中的第一场板沟槽。该第一场板沟槽的纵轴在第一水平方向上延伸。该半导体器件进一步包括第二场板沟槽，该第二场板沟槽的纵轴在垂直于第一方向的第二水平方向上延伸。

Description

包括晶体管阵列和终止区的半导体器件以及制造这样的半导 体器件的方法
技术领域
本发明涉及包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法。
背景技术
通常在汽车和工业电子设备中采用的功率晶体管应该在得到高电压阻断能力的同时具有低的导通状态电阻（Ron x A）。例如，MOS（“金属氧化物半导体”）功率晶体管应该能够取决于应用要求而阻断几十到几百或几千伏特的漏极到源极电压Vds。MOS功率晶体管典型地传导非常大的电流，其在约2V到20V的典型栅极-源极电压下可高达几百安培。
对于具有进一步降低的Ron x A特性的晶体管的概念指的是横向功率FinFET（“包括鳍的场效应晶体管”）。横向功率FinFET利用更多的体硅来降低Ron，以致Ron与垂直沟槽MOSFET的Ron相当。在包括横向场板的晶体管中，归因于场板的补偿作用，可以增加漂移区域的掺杂浓度。
本发明的一个目标是提供一种具有改进性质的包括终止区的半导体器件。
根据本发明，以上目标由根据独立权利要求的要求保护的主题来实现。在从属权利要求中限定进一步的改善。
发明内容
根据实施例，一种在具有第一主表面的半导体衬底中的半导体器件包括晶体管阵列和终止区。该晶体管阵列包括源极区、漏极区、主体区、漂移区域以及在主体区处的栅极电极。该栅极电极被配置成控制主体区中的沟道的导电性。沿着第一水平方向将该主体区和漂移区域安置在源极区和漏极区之间。该晶体管阵列进一步包括漂移区域中的第一场板沟槽，该第一场板沟槽的纵轴在第一水平方向上延伸。该半导体器件进一步包括第二场板沟槽，该第二场板沟槽的纵轴在垂直于第一方向的第二水平方向上延伸。
根据实施例，一种半导体器件包括半导体衬底中的功率晶体管。该半导体衬底包括在半导体衬底的第一主表面处的第一导电类型的第一半导体衬底部分和在第一主表面处的第二导电类型的第二衬底部分。该功率晶体管包括：在第一半导体衬底部分中的漂移区域；漂移区域中的多个第一场板，该第一场板的纵轴在第一水平方向上延伸；以及第二场板，该第二场板的纵轴在垂直于第一方向的第二水平方向上延伸。
根据另外的实施例，一种制造包括半导体衬底中的功率晶体管的半导体器件的方法包括：限定在半导体衬底的主表面处的第一导电类型的第一半导体衬底部分以及在主表面处的第二导电类型的第二半导体衬底部分，以在第一半导体衬底部分中形成漂移区域。该方法进一步包括：在漂移区域中形成多个第一场板，该第一场板的纵轴在第一水平方向上延伸；以及形成第二场板，该第二场板的纵轴在垂直于第一方向的第二水平方向上延伸。
本领域技术人员在阅读下面的详细描述时以及在查看附图时将认识到附加的特征和优点。
附图说明
附图被包括以便提供对本发明的实施例的进一步理解并且该附图被并入该说明书中且构成其一部分。该图图示本发明的实施例并且连同该描述一起用来解释原理。将容易领会到本发明的其他实施例以及意图的优点中的许多，因为通过参考下面的详细描述它们变得更好理解。该图的元件相对于彼此不一定成比例。相似的参考数字指定对应的类似部分。
图1A示出根据实施例的半导体器件的水平横截面视图。
图1B示出该半导体器件的垂直横截面视图。
图1C示出该半导体器件的另一部分的垂直横截面视图。
图1D示出根据实施例的半导体器件的另外的横截面视图。
图2A示出根据另外的实施例的半导体器件的一部分。
图2B示出根据实施例的半导体器件的一部分的垂直横截面视图。
图2C示出图示另外的修改的半导体器件的一部分的水平横截面视图。
图3示出根据另外的实施例的半导体器件的水平横截面视图。
图4示出图示半导体器件的另外的元件的水平横截面视图。
图5示出根据另外的实施例的半导体器件的水平横截面视图。
图6A示出根据另外的实施例的半导体器件的水平横截面视图。
图6B示出该半导体器件的垂直横截面视图。
图7总结制造半导体器件的方法。
图8示出根据实施例的电子设备的示意图。
具体实施方式
在下面的详细描述中，对附图进行参考，所述附图形成本文中的一部分且在其中通过图示说明可在其中实践本发明的特定实施例。在这点上，方向术语诸如“顶部”、“底部”、“前面”、“背面”、“领先”、“落后”等与对正被描述的附图的取向的参考一起使用。因为可以以许多不同取向来定位本发明的实施例的部件，所以方向术语被用于说明的目的，并且决不是限制性的。应理解，在不脱离由权利要求限定的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑改变。
实施例的描述不是限制性的。特别地，下文中描述的实施例的元件可与不同实施例的元件组合。
如本文中使用那样，术语“具有”、“含有”、“包含”、“包括”等为开放式术语，其指示所说明的元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文清楚地另外指示。
如该说明书中所采用的，术语“耦合”和/或“电耦合”不打算意指元件必须直接耦合在一起——可在“耦合”或“电耦合”元件之间提供介入元件。术语“电连接”意图描述电连接在一起的元件之间的低欧姆电连接。
本说明书涉及半导体部分利用其来掺杂的“第一”和“第二”导电类型的掺杂剂。第一导电类型可以是p型并且第二导电类型可以是n型或反之。如通常已知的，取决于源极区和漏极区的掺杂类型或极性，诸如金属氧化物半导体场效应晶体管（MOSFET）之类的绝缘栅场效应晶体管（IGFET）可以是n沟道或p沟道MOSFET。例如，在n沟道MOSFET中，利用n型掺杂剂来掺杂源极区和漏极区。在p沟道MOSFET中，利用p型掺杂剂来掺杂源极区和漏极区。正如要被清楚地理解的，在本说明书的上下文内，掺杂类型可被颠倒。如果使用方向语言来描述特定电流路径，则该描述将仅仅被理解成指示电流流动的路径并且不指示其极性，即不论电流是从源极流到漏极还是反之。图可包括极性敏感部件，例如二极管。正如要被清楚地理解的，作为示例给出这些极性敏感部件的特定布置并且所述特定布置可以根据第一导电类型意指n型还是p型来被颠倒以便实现描述的功能。
图和描述通过靠近掺杂型“n”或“p”指示“-”或“+”来说明相对掺杂浓度。例如“n-”意指低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有高于“n”掺杂区的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可具有相同或不同的绝对掺杂浓度。在图和描述中，为了更好的理解，常常将掺杂部分指定为是“p”或“n”掺杂的。正如要被清楚地理解的，该指定绝不意图是限制性的。只要描述的功能被实现，掺杂类型可以是任意的。进一步地，在所有实施例中，掺杂类型可以被颠倒。
如在该说明书中使用的术语“横向”和“水平”意图描述平行于半导体衬底或半导体主体的第一表面。这可以是例如晶圆或管芯的表面。
如在该说明书中使用的术语“垂直”意图描述垂直于半导体衬底或半导体主体的第一表面布置的取向。
在下面的描述中使用的术语“晶圆”、“衬底”或“半导体衬底”可包括具有半导体表面的任何基于半导体的结构。晶圆和结构要被理解成包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂半导体、由基底半导体基础支撑的硅外延层、以及其他半导体结构。该半导体不需要是基于硅的。半导体也可以是锗硅、锗、或砷化镓。根据其他实施例，碳化硅（SiC）或氮化镓（GaN）可以形成半导体衬底材料。
图1A示出根据实施例的半导体器件的水平横截面视图。该半导体器件1被形成在具有主表面的半导体衬底中。该半导体器件包括晶体管阵列10和终止区20。该晶体管阵列10包括源极区201、漏极区205、主体区220、漂移区域260和在主体区220处的栅极电极210。该栅极电极210被配置成控制主体区220中的沟道的导电性。沿着第一水平方向（例如x方向）在源极区201和漂移区205之间安置该主体区220和漂移区域260。该晶体管阵列10进一步包括在漂移区域260中的第一场板沟槽252。该场板沟槽252的纵轴在第一水平方向上延伸。该半导体器件1进一步包括在垂直于第一方向的第二水平方向（例如y方向）上延伸的第二场板沟槽272。该第二场板沟槽被布置在晶体管阵列10的边缘处，例如在终止区20中或邻近终止区20。第二场板270被布置在第二场板沟槽272中。
如图1A中所图示的，晶体管阵列10包括：多个单个晶体管单元，每个都包括源极区201、栅极电极210和第一场板250。该晶体管阵列10进一步包括晶体管阵列10所共有的共用漏极区205。如将在图1B中图示的，该源极区201电连接至共用源极端子170，栅极电极210电连接至共用栅极端子171，并且漏极区205电连接至共用漏极端子172。进一步地，该第一场板250可被电连接至共用端子，例如源极端子170。
正如要被清楚地理解的，可以以不同方式来实施单个晶体管单元的单个部件。例如，源极区201可被实施为多个平行晶体管单元所共有的一个共用源极区。进一步地，该漏极区205可被分成被分配给不同平行晶体管单元的单个漏极区。
该漂移区260可被布置在第一导电类型的第一衬底部分140中并且可以是其部件。主体区220被布置在第二导电类型的第二衬底部分150中并且可以是其部件。如图1A中所示出的，第二衬底部分150可包围第一衬底部分140。第一和第二衬底部分140、150之间的边界145可围绕第一场板250和第二场板270。进一步地，漏极接触槽208可被布置在第一衬底部分140以及晶体管单元阵列的中央部分中。该漏极接触槽208可被第一场板250和第二场板270包围。源极接触槽207可被安置在第一衬底部分140之外、第二衬底部分150中。该源极接触槽207可被布置在晶体管单元阵列的外边缘处。
该半导体器件包括在第二方向上延伸的第二场板沟槽272。该第二场板沟槽被安置在第一导电类型的第一衬底部分140中的终止区20中。该第二场板沟槽272被安置在第二导电类型的第二部分150附近。更详细地，第一场板沟槽252形成晶体管阵列10的一部分。第一场板沟槽252和漂移区域260被布置在第一衬底部分140的一部分中。该第一衬底部分140包括从晶体管阵列10延伸的另外的区。例如，该另外的区可在垂直于第一方向的第二水平方向上从晶体管阵列10延伸。该第二场板沟槽272被布置在第一衬底部分140的该另外的区中。该第二场板沟槽被布置在晶体管阵列10之外、终止区20中。
根据图1A的实施例，根据一种解释，第一场板沟槽252和第二场板沟槽272可被合并以形成具有在第一方向上延伸的第一纵轴以及在第二方向上延伸的第二纵轴的沟槽。根据另外的解释，第二场板沟槽272沿着第一纵轴并且沿着第二纵轴延伸，该第一纵轴在第一方向上伸展并且该第二纵轴在第二方向上伸展。例如，该第二场板沟槽272可具有“L”或者类似于“L”的形状。
当例如通过将适当的电压施加于栅极电极210来接通晶体管时，在邻近栅极介质层211的主体区220中形成导电反型层。因此，晶体管经由漏极延伸区或漂移区域260在源极区201和漏极区205之间处于导通状态。电流流动沿着第一方向完成。在切断的情况下，在主体区220中不形成导电沟道。进一步地，通过布置在第一场板沟槽252中的场板250补偿存在于漂移区域260中的载流子。因而，载流子可从漂移区域260耗尽，导致电流流动在高击穿电压下的阻断。
由于在第二水平方向上延伸的第二场板沟槽的存在，还可补偿沿着第二方向在漏极区205与第二导电类型的第二衬底部分150之间的部分中的第一导电类型的第一衬底部分140。更详细地，可补偿第一衬底部分140的区，该区不同于漂移区域260。例如，该区可以是如之前限定的另外的区。该区可形成终止区20的部分。因而，可抑制沿着第二方向跨第一衬底部分140和第二导电类型的第二部分150之间的结的击穿。
因此，可以以对于抑制沿着第二方向的击穿有效的简单方式来实施终止区20。
如图1A中进一步图示的，可沿着第二方向邻近在其中安置源极接触材料202的源极接触槽207来交替地布置源极区201和主体接触部分225。根据实施例，如将在下面参考图1B和1C更详细解释的，源极接触槽中的源极接触材料202可经由背侧接触电连接至源极端子。根据该实施例，该第二衬底部分150可经由邻近且接触源极接触槽207水平布置的第一导电类型的掺杂接触部分173电连接至源极端子。
根据图1A中示出的实施例，该第一场板沟槽252可被以沿着第二方向测量的距离c安置。进一步地，该第一场板沟槽252可具有沿着第一方向测量的长度a。进一步地，该半导体器件可包括若干第二场板沟槽272，它们可以以距离d来布置。进一步地，在第二方向上测量的第二场板沟槽272的长度可以是b。根据实施例，b=a或者b近似等于a。根据实施例，c=d或者c近似等于d。例如，|a-b| / a < 0.2或者0.1。进一步地，|c-d| / c < 0.2或0.1。因而，沿着第二方向的击穿电压可近似等于沿着第一方向的击穿电压。
如进一步在图1A中图示的，场板250可被布置在第二方向上的位置处，以使得栅极电极中的每一个都被布置在两个邻近场板250之间，并且反之亦然。进一步地，栅极电极210可邻近源极区201来布置，而第二导电类型的主体接触部分225被安置在邻近栅极电极210之间。因此，主体接触部分225可被布置成以便与场板250相对。该主体接触部分225可沿着第二方向与场板250重叠。该源极区201和漏极区205可被掺杂有第一导电类型（例如n型）的掺杂剂。该主体接触部分225可被掺杂有第二导电类型（例如p型）的掺杂剂。该主体接触部分225经由源极接触填充物202将主体区220连接至源极端子以便抑制否则将会形成在该部分处的寄生双极型晶体管。
图1B示出在图1A中示出的半导体器件的一部分的横截面视图，该视图是在I和I'之间取得的。图1B的横截面视图被取得以便横穿第一场板沟槽252。如图1B中示出的，半导体衬底可包括第一导电类型的第一衬底部分140和第二导电类型的第二衬底部分150。第一和第二衬底部分140、150被形成在半导体衬底的第一主表面110处。另外的层可被形成在相应的衬底部分下面并且为了简单起见在本文中被省略。第一导电材料202被填充在沿着第二方向延伸的源极接触槽207中。该源极接触槽207的侧壁被交替地掺杂有第一和第二导电类型的杂质，以便形成源极区201（图1B中未示出）和主体接触部分225。该主体区220被形成在第二导电类型的第二衬底部分150中。
如在图1B中所指示的，栅极电极210的一部分被布置在主体区220上面。栅极电极的另外的部分可被安置在该图的描绘平面前面和后面的栅极沟槽212中。半导体器件进一步包括在其中布置第一场板250的第一场板沟槽252。该第一场板250可借助于场电介质层251与邻近半导体材料绝缘。漂移区域260被布置在第一导电类型的第一半导体衬底部分140中。漏极区205在半导体衬底中延伸并且可形成漏极接触槽208的侧壁。漏极接触填充物206（例如掺杂的多晶硅或金属）可被填充在漏极接触槽208中。漏极接触填充物206可被电连接至漏极端子172。
如在图1B中示出的，源极接触槽207和漏极接触槽208被形成在半导体衬底100的第一主表面110中。例如，如将参考图1C更详细解释的，该源极接触填充物202可经由第二主表面120电连接至源极端子170。进一步地，该源极接触填充物可在第一主表面110上与导电层断开。该漏极接触填充物206可经由第一主表面110电连接至漏极端子172。根据另外的实施例，该源极接触填充物202可经由半导体衬底的第一主表面110电连接至源极端子170。进一步地，该漏极接触填充物206可经由第二主表面电连接至漏极端子172。在这些情况的任一个中，该源极接触槽207和/或漏极接触槽208可比图中图示的更深或较不深地延伸到半导体衬底100中。
图1C示出在II和II'之间取得的半导体器件的横截面视图。图1C的横截面视图被取得以便横穿源极区201和栅极沟槽212。如所示出的，栅极沟槽212可延伸到衬底的深度方向中。该第一场板沟槽252被布置在该图的描绘的平面前面和后面。源极区201被形成在源极接触槽207的侧壁处。
根据图1C中图示的实施例，半导体器件进一步包括电连接至源极区201的源极接触。该源极接触包括第一源极接触部分204和第二源极接触部分240。该第二源极接触部分240被安置在半导体衬底100的第二主表面120处。例如，该第二源极接触部分240可通过背侧金属化层来实施。
该第一源极接触部分204包括与源极区201直接接触的源极接触填充物202。该第一源极接触部分进一步包括半导体衬底100的布置在源极接触填充物202和第二源极接触部分240之间的一部分。例如，如在图1C中图示的，半导体衬底100可包括第二导电类型的基底层104。可以以比下部更低的掺杂浓度来掺杂基底层的上部105。第一半导体衬底部分140和第二半导体衬底部分150可被布置在基底层的上部105之上。根据该实施例，该第一源极接触部分204可进一步包括基底层104的一部分。
图1D示出正如也在图1A中指示的III和III'之间取得的横截面视图。图1D的横截面视图是沿着第二方向取得的以便横穿多个栅极沟槽212。归因于栅极电极210被布置在栅极沟槽212中的事实，在栅极沟槽212中填充的栅极电极210沿着主体区220的侧壁220b延伸。因而，可在向栅极电极210施加适当电压时形成的导电沟道215可被安置成邻近主体区的侧壁220b且邻近主体区的顶侧220a。
图2A示出根据另外的实施例的半导体器件的一部分的水平横截面视图。与图1A中示出的实施例不同，源极接触槽207包围第一导电类型的第一衬底部分140以形成终止槽209。因此，可被形成在同一衬底中的对于第二半导体器件的寄生双极型晶体管（例如npn晶体管）可被避免或退化。图2B示出在图2A中示出的半导体器件的垂直横截面视图。图2B的横截视图是沿着第二方向在IV和IV'之间取得的。如在垂直横截面视图中示出的，终止槽209可被填充有导电填充物230。根据实施例，终止槽209的侧壁可被掺杂。根据另外的实施例，该终止槽209的侧壁没有被掺杂。进一步地，该第二场板沟槽可类似于第一场板沟槽252。
图2C示出图示另外的修改的半导体器件的一部分的水平横截面视图。特别地，根据图2C的实施例，在第一衬底部分140和第二衬底部分150之间的边界145可被移动以便维持到场板沟槽（例如第二场板沟槽272）的恒定距离。根据另外的实施例，该边界145可被移动以便横穿第二场板沟槽272的至少一部分。归因于这些不同形状，可使击穿特性更一致。
图3示出根据另外的实施例的半导体器件的水平横截面视图。与图1A中示出的实施例不同，第二场板沟槽272可具有仅在第二方向上延伸的纵轴而没有在第一方向上延伸的部分。
根据图3中示出的实施例，第一场板沟槽252和第二场板沟槽272的形状可以被进一步修改，由此改进半导体器件的性能。根据如在图3中示出的实施例，漏极区205具有在第二方向上测量的比根据图1A中示出的实施例更短的长度L。因此，在终止区20处的击穿电压可能被进一步增大。
图4示出第一场板沟槽252和第二场板沟槽272各自另外的可能布局和结构设计。如所示出的，该第一场板沟槽252具有在第一方向上测量的长度a以及与彼此的距离c，该距离是在第二方向上测量的。进一步地，该第一场板沟槽252具有到第一衬底部分140和第二衬底部分150之间的边界145的距离k。进一步地，该第二场板沟槽272具有沿着第二方向测量的长度b以及与邻近第二场板沟槽272的距离d。该距离d是沿着第一方向测量的。该第二场板沟槽272具有沿着第一方向测量的到第一衬底部分140和第二衬底部分150之间的边界145的距离m，以及沿着第二方向测量的到边界145的第二距离f。根据实施例，第一场板沟槽252的长度a等于第二场板沟槽272的长度b。进一步地，邻近第一场板沟槽252之间的距离c等于在邻近第二场板之间测量的距离d。此外，第二场板沟槽272到边界145的第一距离等于到边界145的第二距离f。因此，半导体器件的击穿电压在可能的电流流动的各种方向上是一致的。
图5示出根据仍然另外的实施例的半导体器件的水平横截面视图。如所示出的，该半导体器件包括多个第二场板沟槽272，其沿着第一方向沿着第一衬底部分140和第二衬底部分150之间的边界145延伸。根据实施例，在第二方向上测量的第二场板沟槽272与邻近第一场板沟槽252之间的距离近似等于邻近第一场板沟槽252之间的距离c。例如，偏差可能小于20%，例如小于10%。因此，该器件的击穿特性可能被进一步改进。
根据本文中描述的实施例，该半导体器件包括半导体衬底100中的功率晶体管。该半导体衬底100包括在半导体衬底的主表面110处的第一导电类型的第一衬底部分140和在主表面110处的第二导电类型的第二衬底部分150。该功率晶体管包括在第一半导体衬底部分140中形成的漂移区域260。该功率晶体管进一步包括在漂移区域260中布置的多个第一场板250。该第一场板250的纵轴在第一水平方向上延伸。该半导体器件进一步包括第二场板270。第二场板270的纵轴在垂直于第一方向的第二水平方向上延伸。如上面在本文中已经描述的，栅极电极210和场板250可分别被布置在栅极沟槽212和场板沟槽252中。进一步地，该第二场板270可被布置在第二场板沟槽272中。正如要被清楚地理解的，该栅极电极210以及第一和第二场板250、270或者这些部件的部分可被实施为平面部件。因此，这些部件中的任一个可被整体安置在半导体衬底的第一主表面110之上。
该半导体器件进一步包括源极区201和漏极区205。该源极区201和漏极区205沿着第一水平方向布置。根据实施例，该半导体器件可进一步包括电连接至源极区201的源极接触。该源极接触可包括第一源极接触部分204和第二源极接触部分240。该第二源极接触部分240可被安置在半导体衬底100的第二主表面120处。该第一源极接触部分204包括与源极区201直接接触的源极接触填充物202以及半导体衬底100的布置在源极接触填充物202和第二源极接触部分240之间的部分。
图6A示出根据另外的实施例的半导体器件的水平横截面视图。根据图6A中示出的布局，第二衬底部分150被安置在晶体管单元阵列的中央部分中。第一衬底部分140可包围第二衬底部分150。源极接触槽207可被布置在晶体管单元阵列的以及第二衬底部分150的中央部分中。漏极接触槽208可被安置在晶体管单元阵列之外且在第一衬底部分140中。该第一衬底部分140可经由邻近并接触漏极接触槽208水平布置的第一导电类型的掺杂接触部分174电连接至漏极端子。
图6B示出图6A中图示的半导体器件的垂直横截面视图。该半导体器件进一步包括电连接至漏极区205的漏极接触。该漏极接触包括第一漏极接触部分615和第二漏极接触部分640。该第二漏极接触部分640被安置在半导体衬底100的第二主表面120处。例如，该第二漏极接触部分640可通过背侧金属化层来实施。
该第一漏极接触部分615包括与漏极区205直接接触的漏极接触填充物206。该第一漏极接触部分进一步包括半导体衬底100的布置在漏极接触填充物206和第二漏极接触部分640之间的一部分。
例如，如在图6B中图示的，半导体衬底100可包括第一导电类型的基底层604。可以以比下部更低的掺杂浓度来掺杂基底层的上部605。第一导电类型的第一半导体衬底部分140和处于比第一半导体衬底部分140更低的掺杂浓度的第二导电类型的第二半导体衬底部分150可被布置在基底层的上部605之上。根据该实施例，该第一漏极接触部分615可进一步包括基底层604的一部分。例如，漂移区域260可被布置在第一半导体衬底部分中。该主体区220可被布置在第二半导体衬底部分150中。基底层的上部605的一部分可被布置在主体区220的下方。
图7总结根据实施例的方法。如所示出的，一种制造包括半导体衬底中的功率晶体管的半导体器件的方法包括限定S100在半导体衬底的主表面处的第一导电类型的第一衬底部分140以及在主表面处的第二导电类型的第二衬底部分，由此限定漂移区域。该方法进一步包括在漂移区域中形成S110多个第一场板，该第一场板的纵轴在第一水平方向上延伸。该方法进一步包括形成S120第二场板，其中该第二场板的纵轴在垂直于第一方向的第二水平方向上延伸。
归因于第二场板的特定结构，可以以简单的方式形成半导体器件1的终止区20。特别地，归因于该特征，可例如通过在工件的整个主表面之上的外延生长或注入来形成第一半导体衬底部分140。例如，为了制造半导体器件，首先通过未被掩蔽的外延生长或注入形成第一半导体衬底部分140，之后通过掩蔽掺杂工艺来形成第二导电类型的第二半导体衬底部分150。因此，可进一步简化用于制造半导体器件的工艺。
图8示出根据实施例的电子设备50的示意图。电子设备50可包括如在上文中描述的半导体器件1。例如，该电子设备可以从DCDC变换器、桥式电路、变换器、逆变器和电机驱动器的组中选择。
虽然上文已经描述了本发明的实施例，但是显然可以实施另外的实施例。例如，另外的实施例可包括在权利要求中详述的特征的任何子组合或者在上文给出的示例中描述的元件的任何子组合。因此，所附权利要求的该精神和范围不应该限于本文中包含的实施例的描述。

Claims (20)

1.一种在具有第一主表面（110）的半导体衬底（100）中的半导体器件（1），包括晶体管阵列（10）和终止区（20），该晶体管阵列（10）包括：
源极区（201）；
漏极区（205）；
主体区（220）；
漂移区域（260）；以及
在主体区（220）处的栅极电极（210），该栅极电极（210）被配置成控制主体区（220）中的沟道的导电性，沿着第一水平方向将该主体区（220）和漂移区域（260）安置在源极区（201）和漏极区（205）之间，
该晶体管阵列（10）进一步包括漂移区域中的第一场板沟槽（252），该第一场板沟槽（252）的纵轴在第一水平方向上延伸，
该半导体器件（1）进一步包括第二场板沟槽（272），该第二场板沟槽（272）的纵轴在垂直于第一方向的第二水平方向上延伸。
2.根据权利要求1所述的半导体器件，其中该第二场板沟槽（272）被布置在终止区（20）中。
3.根据权利要求1或2所述的半导体器件，其中该栅极电极（210）被安置于第一主表面（110）中的在第一方向上延伸的栅极沟槽（212）中。
4.根据前述权利要求中的任一项所述的半导体器件，其中该第二场板沟槽（272）与第一场板沟槽（252）之一合并。
5.根据权利要求1至3中的任一项所述的半导体器件，包括沿着第一方向在终止区（20）中布置的多个第二场板沟槽（272），该第二场板沟槽的纵向方向在第二方向上延伸。
6.根据前述权利要求中的任一项所述的半导体器件，进一步包括在第一场板沟槽（252）中的第一场板（250）和在第二场板沟槽（272）中的第二场板（270），该第一场板（250）和第二场板（270）被电连接至共用端子。
7.根据前述权利要求中的任一项所述的半导体器件，包括至少两个第二场板沟槽（272），其中该第一场板沟槽（252）以距离c布置，该至少两个第二场板沟槽（272）以距离d布置，并且|c-d| / c < 0.2。
8.根据前述权利要求中的任一项所述的半导体器件，其中第一场板沟槽（252）中的每一个都具有沿着第一方向测量的长度a，该第二场板沟槽（272）具有沿着第二方向测量的长度b，并且|a-b| / a < 0.2。
9.根据前述权利要求中的任一项所述的半导体器件，其中该半导体衬底（100）包括在半导体衬底（100）的主表面（110）处的第一导电类型的第一衬底部分（140）和在主表面（110）处的第二导电类型的第二衬底部分（150），其中该漂移区域（260）被布置在第一衬底部分（140）中并且在第一方向上第一场板沟槽（252）到第二衬底部分（150）的距离等于在第二方向上第二场板沟槽（272）到第二衬底部分（150）的距离。
10.根据前述权利要求中的任一项所述的半导体器件，进一步包括电连接至源极区（201）的源极接触，该源极接触包括第一源极接触部分（204）和第二源极接触部分（240），
该第二源极接触部分（240）被安置在半导体衬底（100）的第二主表面（120）处，
该第一源极接触部分（204）包括与源极区（201）直接接触的源极接触填充物（202）以及半导体衬底（100）的布置在源极接触填充物（202）和第二源极接触部分（240）之间的部分。
11.根据权利要求1至9中的任一项所述的半导体器件，进一步包括电连接至漏极区（205）的漏极接触，该漏极接触包括第一漏极接触部分（615）和第二漏极接触部分（640），
该第二漏极接触部分（640）被安置在半导体衬底（100）的第二主表面（120）处，
该第一漏极接触部分（615）包括与漏极区（205）直接接触的漏极接触填充物（206）以及半导体衬底（100）的布置在漏极接触填充物（206）和第二漏极接触部分（640）之间的部分。
12.根据权利要求1所述的半导体器件，其中该半导体衬底包括在半导体衬底的主表面处的第一导电类型的第一衬底部分和在主表面处的第二导电类型的第二衬底部分，
并且该漂移区域被布置在第一衬底部分中，
其中该第二场板沟槽被布置于在终止区中在晶体管阵列之外的第一衬底部分的另外的区中。
13.根据权利要求12所述的半导体器件，其中该第一衬底部分的该另外的区在垂直于第一方向的第二水平方向上从晶体管阵列延伸。
14.一种包括在半导体衬底（100）中的功率晶体管的半导体器件，该半导体衬底包括在半导体衬底的第一主表面（110）处的第一导电类型的第一半导体衬底部分（140）和在第一主表面（110）处的第二导电类型的第二衬底部分（150），
该功率晶体管包括：
在第一半导体衬底部分（140）中的漂移区域（260），
在漂移区域（260）中的多个第一场板（250），该第一场板（250）的纵轴在第一水平方向上延伸；以及
第二场板（270），该第二场板（270）的纵轴在垂直于第一方向的第二水平方向上延伸。
15.根据权利要求14所述的半导体器件，进一步包括源极区（201）和漏极区（205），沿着第一水平方向布置该源极区（201）和漏极区（205）。
16.根据权利要求15所述的半导体器件，进一步包括电连接至源极区（201）的源极接触，该源极接触包括第一源极接触部分（204）和第二源极接触部分（240），
该第二源极接触部分（240）被安置在半导体衬底（100）的第二主表面（120）处，
该第一源极接触部分（204）包括与源极区（201）直接接触的源极接触填充物（202）以及半导体衬底（100）的布置在源极接触填充物（202）和第二源极接触部分（240）之间的部分。
17.根据权利要求14所述的半导体器件，其中该半导体衬底包括在半导体衬底的主表面处的第一导电类型的第一衬底部分和在主表面处的第二导电类型的第二衬底部分，
并且该漂移区域被布置在第一衬底部分中，
其中该第二场板沟槽被布置于在终止区中在晶体管阵列之外的第一衬底部分的另外的区中。
18.一种制造包括在半导体衬底中的功率晶体管的半导体器件的方法，包括：
限定（S100）在半导体衬底的主表面处的第一导电类型的第一半导体衬底部分以及在主表面处的第二导电类型的第二半导体衬底部分，以在第一半导体衬底部分中形成漂移区域，
在漂移区域中形成（S110）多个第一场板，该第一场板的纵轴在第一水平方向上延伸；以及
形成（S120）第二场板，该第二场板的纵轴在垂直于第一方向的第二水平方向上延伸。
19.根据权利要求18所述的方法，其中该方法进一步包括限定在终止区中在晶体管阵列之外的第一半导体衬底部分的另外的区，并且
在第一衬底部分的该另外的区中形成第二场板沟槽。
20.一种包括根据权利要求1至17中的任一项所述的半导体器件（1）的电子设备，该电子设备是从桥式电路、变换器、逆变器和电机驱动器的组中选择的。
CN201710595467.9A 2016-07-20 2017-07-20 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法 Active CN107644912B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016113393.0 2016-07-20
DE102016113393.0A DE102016113393A1 (de) 2016-07-20 2016-07-20 Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
CN107644912A true CN107644912A (zh) 2018-01-30
CN107644912B CN107644912B (zh) 2021-09-07

Family

ID=60890187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710595467.9A Active CN107644912B (zh) 2016-07-20 2017-07-20 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法

Country Status (3)

Country Link
US (1) US10381477B2 (zh)
CN (1) CN107644912B (zh)
DE (1) DE102016113393A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113495A (zh) * 2021-04-12 2021-07-13 东南大学 一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
EP3520142B1 (en) * 2016-09-28 2022-04-20 Ecole Polytechnique Fédérale de Lausanne (EPFL) Semiconductor device comprising a three-dimensional field plate
US11508842B2 (en) * 2020-07-06 2022-11-22 Texas Instruments Incorporated Fin field effect transistor with field plating

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032865A1 (en) * 2007-07-18 2009-02-05 Infineon Technologies Austria Ag Semiconductor component and method for producing it
US20140151798A1 (en) * 2012-12-03 2014-06-05 Infineon Technologies Ag Semiconductor Device and Method of Manufacturing a Semiconductor Device
CN104956489A (zh) * 2012-12-03 2015-09-30 英飞凌科技股份有限公司 半导体装置、集成电路和形成半导体装置的方法
US20160190256A1 (en) * 2013-10-02 2016-06-30 Infineon Technologies Ag Semiconductor Device Including a Transistor with a Gate Dielectric Having a Variable Thickness

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796070A (en) * 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
GB0012138D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE102004041198B4 (de) * 2004-08-25 2016-06-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102004047772B4 (de) * 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
DE102006053145B4 (de) * 2005-11-14 2014-07-10 Denso Corporation Halbleitervorrichtung mit Trennungsbereich
DE102007020659B4 (de) * 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US8193565B2 (en) * 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
US9941403B2 (en) 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9735243B2 (en) * 2013-11-18 2017-08-15 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
US9006811B2 (en) 2012-12-03 2015-04-14 Infineon Technologies Austria Ag Semiconductor device including a fin and a drain extension region and manufacturing method
US8847311B2 (en) 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9123801B2 (en) * 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9287404B2 (en) * 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9449968B2 (en) * 2013-12-27 2016-09-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and a semiconductor device
JP6448258B2 (ja) * 2014-08-27 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032865A1 (en) * 2007-07-18 2009-02-05 Infineon Technologies Austria Ag Semiconductor component and method for producing it
US20140151798A1 (en) * 2012-12-03 2014-06-05 Infineon Technologies Ag Semiconductor Device and Method of Manufacturing a Semiconductor Device
CN104956489A (zh) * 2012-12-03 2015-09-30 英飞凌科技股份有限公司 半导体装置、集成电路和形成半导体装置的方法
US20160190256A1 (en) * 2013-10-02 2016-06-30 Infineon Technologies Ag Semiconductor Device Including a Transistor with a Gate Dielectric Having a Variable Thickness

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113495A (zh) * 2021-04-12 2021-07-13 东南大学 一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件

Also Published As

Publication number Publication date
US20180026133A1 (en) 2018-01-25
US10381477B2 (en) 2019-08-13
DE102016113393A1 (de) 2018-01-25
CN107644912B (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
CN105977290B (zh) 半导体器件、集成电路和制造半导体器件的方法
US9362351B2 (en) Field effect transistor, termination structure and associated method for manufacturing
US20170236931A1 (en) Semiconductor device comprising a temperature sensor, temperature sensor and method of manufacturing a semiconductor device comprising a temperature sensor
KR102066310B1 (ko) 전력용 반도체 소자
CN107026207B (zh) 包括横向晶体管的半导体器件
CN107026165A (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
CN103681864A (zh) 半导体器件和用于制作半导体器件的方法
CN104576737B (zh) 半导体器件
CN103579233B (zh) 半导体器件以及用于制造半导体器件的方法
US11031479B2 (en) Semiconductor device with different gate trenches
US9941354B2 (en) Semiconductor device comprising a first gate trench and a second gate trench
CN107644912A (zh) 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法
CN104051510B (zh) 半导体器件
US20150145030A1 (en) Semiconductor Device and Integrated Circuit
CN103311304A (zh) 半导体器件
US20160268397A1 (en) Method of Manufacturing a Semiconductor Device
US20140097491A1 (en) Dielectrically Terminated Superjunction FET
CN104716183A (zh) 具有圆柱形区域的纵向晶体管器件结构
CN109923663A (zh) 半导体装置
CN106098774A (zh) 包括场效应晶体管的半导体器件及制造半导体器件的方法
US9985126B2 (en) Semiconductor device comprising a first gate electrode and a second gate electrode
JP2004335922A (ja) 半導体装置
US10629690B2 (en) Semiconductor device comprising a transistor including a first field plate and a second field plate
CN106057898A (zh) 包括晶体管的半导体器件
CN104600067B (zh) 集成电路和制造集成电路的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant