CN116525660B - 纵向栅氧结构的ldmosfet器件及制造方法 - Google Patents
纵向栅氧结构的ldmosfet器件及制造方法 Download PDFInfo
- Publication number
- CN116525660B CN116525660B CN202310798838.9A CN202310798838A CN116525660B CN 116525660 B CN116525660 B CN 116525660B CN 202310798838 A CN202310798838 A CN 202310798838A CN 116525660 B CN116525660 B CN 116525660B
- Authority
- CN
- China
- Prior art keywords
- region
- oxide layer
- oxide
- drift region
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 210000000746 body region Anatomy 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000005684 electric field Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本发明涉及半导体领域，提供一种纵向栅氧结构的LDMOSFET器件及制造方法。LDMOSFET器件包括：半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，氧化层、漂移区以及体区构成场板结构。氧化层包括第一氧化层、第二氧化层以及第三氧化层，第一氧化层与体区相接，作为纵向栅与体区之间的栅氧化层；第二氧化层与阱区相接，作为纵向栅与阱区之间的场板隔离介质层；第三氧化层与漂移区相接，作为纵向栅与漂移区之间的场板隔离介质层。本发明通过纵向栅氧结构提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片面积。
Description
技术领域
本发明涉及半导体领域，具体地涉及一种纵向栅氧结构的LDMOSFET器件、一种纵向栅氧结构的LDMOSFET器件的制造方法以及一种功率芯片。
背景技术
横向双扩散金属氧化物半导体场效应管（Lateral Double-diffused MOSFET，简称LDMOSFET）具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。
LDMOSFET器件通常具有横向的漂移区以及漂移区上方的栅极结构，并且在漂移区表面设置场板结构，以降低器件的表面电场，提高击穿电压。漂移区的长度与击穿电压相关，击穿电压越高，漂移区的长度越长，因此漂移区通常会占LDMOSFET一半的表面尺寸，尤其是高压LDMOSFET，漂移区所占的表面尺寸更大，导致整个芯片面积增大，成本增加。
发明内容
本发明的目的是提供一种纵向栅氧结构的LDMOSFET器件及制造方法，以提高器件的击穿电压，同时减少LDMOSFET芯片的面积。
为了实现上述目的，本发明一方面提供一种纵向栅氧结构的LDMOSFET器件，包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，所述纵向栅氧结构的底部与阱区相接；所述纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，所述包覆于纵向栅的氧化层、所述漂移区以及所述体区构成场板结构；所述包覆于纵向栅的氧化层包括第一氧化层、第二氧化层以及第三氧化层；所述第一氧化层与所述体区相接，作为所述纵向栅与所述体区之间的栅氧化层；所述第二氧化层与所述阱区相接，作为所述纵向栅与所述阱区之间的场板隔离介质层；所述第三氧化层与所述漂移区相接，作为所述纵向栅与所述漂移区之间的场板隔离介质层。
本发明实施例中，所述第三氧化层的厚度大于所述第二氧化层的厚度，所述第二氧化层的厚度大于所述第一氧化层的厚度。
本发明实施例中，所述源区设置于所述体区表面，所述漏区设置于所述漂移区表面。
本发明另一方面提供一种纵向栅氧结构的LDMOSFET器件的制造方法，包括：
在半导体衬底上形成阱区、漂移区和体区；
在体区与漂移区相接的位置形成纵向的深沟槽，使得深沟槽的底部与阱区相接；
在深沟槽内填充氧化物，对填充的氧化物进行刻蚀，形成深沟槽侧壁和底部的氧化层；
在具有氧化层的深沟槽内填充多晶硅，形成纵向栅氧结构；
在体区表面形成源区，在漂移区表面形成漏区。
本发明实施例中，所述在半导体衬底上形成阱区、漂移区和体区，包括：采用P型硅衬底作为半导体衬底，在P型硅衬底表面进行热氧化处理形成二氧化硅薄层；对P型硅衬底进行光刻和离子注入，分别形成阱区、漂移区和体区。
本发明实施例中，所述在体区与漂移区相接的位置形成纵向的深沟槽，包括：采用干法刻蚀法在体区与漂移区相接的位置形成纵向的深沟槽。
本发明实施例中，所述在深沟槽内填充氧化物，对填充的氧化物进行刻蚀，形成深沟槽侧壁和底部的氧化层，包括：采用化学气相沉积法在深沟槽内填充二氧化硅，采用化学机械抛光工艺对填充的二氧化硅进行平整化处理；对平整化处理后的二氧化硅进行刻蚀，保留深沟槽侧壁和底部的二氧化硅，以形成与体区相接的第一氧化层、与阱区相接的第二氧化层以及与漂移区相接的第三氧化层。
本发明实施例中，所述在具有氧化层的深沟槽内填充多晶硅，形成纵向栅氧结构，包括：采用低压化学气相淀积工艺，在具有氧化层的深沟槽内填充N型重掺杂的多晶硅；采用化学机械抛光工艺对填充的多晶硅进行平整化处理，形成纵向栅氧结构。
本发明实施例中，所述在体区表面形成源区，在漂移区表面形成漏区，包括：在体区表面光刻形成源区的图形区域，在漂移区表面光刻形成漏区的图形区域，分别在源区的图形区域和漏区的图形区域重掺杂注入N型离子，形成源区和漏区。
本发明还提供了一种功率芯片，该功率芯片包括上述的纵向栅氧结构的LDMOSFET器件。
上述技术方案，纵向栅氧结构具有第一氧化层、第二氧化层以及第三氧化层，第一氧化层作为栅氧化层，第二氧化层和第三氧化层作为场板隔离介质层，所形成的场板结构能够在横向上降低表面电场，同时降低纵向栅与阱区之间的电场，从而提高击穿电压。采用本发明的器件结构，可以在保持器件抗击穿电压性能不变的条件下，同时减少漂移区的横向面积，在硅片厚度方向（纵向）上制作纵向栅和漂移区，减少芯片所占面积，降低成本。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明实施例提供的纵向栅氧结构的LDMOSFET器件的结构示意图；
图2是本发明实施例提供的纵向栅氧结构的LDMOSFET器件的制造方法的流程图；
图3a是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的阱区、体区和漂移区的结构示意图；
图3b是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的深沟槽的结构示意图；
图3c是本发明实施例提供的纵向栅LDMOSFET器件的制造方法在深沟槽内填充二氧化硅的示意图；
图3d是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的氧化层的结构示意图；
图3e是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的纵向栅氧结构的示意图；
图3f是本发明实施例提供的纵向栅LDMOSFET器件的制造方法形成的LDMOSFET器件的结构示意图。
附图标记说明
101-P型硅衬底，102-N型阱区，103-P型体区，104-N型漂移区，
105-深沟槽，106-二氧化硅，107-第一氧化层，108-第二氧化层，
109-第三氧化层，110-纵向栅，111-源区，112-漏区。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本文的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、 “上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本文中，除非另有明确的规定和限定，“相连”、“相接”、“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个结构或区域内部的连通，也可以是两个结构或区域的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
如背景技术中所介绍的，现有的LDMOSFET器件通常具有横向的漂移区以及漂移区上方的栅极结构，并且在漂移区表面设置场板结构，以降低器件的表面电场，提高击穿电压。漂移区的长度与击穿电压相关，击穿电压越高，漂移区的长度越长，因此漂移区通常会占LDMOSFET一半的表面尺寸，尤其是高压LDMOSFET，漂移区所占的表面尺寸更大，导致整个芯片面积增大，成本增加。
为了改善上述问题，本发明实施方式提供一种纵向栅氧结构的LDMOSFET器件，包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，纵向栅氧结构的底部与阱区相接。纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，所述包覆于纵向栅的氧化层、漂移区以及体区构成场板结构。所述包覆于纵向栅的氧化层包括第一氧化层、第二氧化层以及第三氧化层，第一氧化层与体区相接，作为纵向栅与体区之间的栅氧化层；第二氧化层与阱区相接，作为纵向栅与阱区之间的场板隔离介质层；第三氧化层与漂移区相接，作为纵向栅与漂移区之间的场板隔离介质层。本发明提供的纵向栅氧结构，具有第一氧化层、第二氧化层以及第三氧化层，将第一氧化层作为栅氧化层，将第二氧化层和第三氧化层作为场板隔离介质层，所形成的场板结构能够在横向上降低表面电场，同时降低纵向栅与阱区之间的电场，从而提高击穿电压。采用本发明的器件结构，可以在保持LDMOSFET抗击穿电压性能不变的条件下，同时减少漂移区的横向面积，利用硅片厚度，在厚度方向（纵向）上制作纵向栅氧结构和漂移区，减少LDMOSFET芯片整体所占的面积，因此单位面积的晶圆可以产出更多的芯片，从而降低芯片成本。以下针对具体实施例对上述方案进行详细阐述。
图1是本发明实施例提供的纵向栅氧结构的LDMOSFET器件的结构示意图。如图1所示，本实施例的纵向栅氧结构的LDMOSFET器件，包括P型硅衬底101、N型阱区102、P型体区103、N型漂移区104、源区111、漏区112。N型阱区102位于P型硅衬底101上，P型体区103和N型漂移区104位于N型阱区102上方，源区111设置于P型体区103表面，漏区112设置于N型漂移区104表面。所述LDMOSFET器件还包括：纵向设置于N型漂移区104与P型体区103之间的纵向栅氧结构，纵向栅氧结构的底部与N型阱区102相接。纵向栅氧结构包括纵向栅110以及包覆于纵向栅的氧化层，所述包覆于纵向栅的氧化层包括第一氧化层107、第二氧化层108以及第三氧化层109，第一氧化层107与P型体区103相接，作为纵向栅110与P型体区103之间的栅氧化层；第二氧化层108与N型阱区102相接，作为纵向栅110与N型阱区102之间的场板隔离介质层；第三氧化层109与N型漂移区104相接，作为纵向栅110与N型漂移区104之间的场板隔离介质层。所述氧化层（第一氧化层107、第二氧化层108、第三氧化层109）、N型漂移区104以及P型体区103构成器件的场板结构。
在具体实施例中，第三氧化层109的厚度大于第二氧化层108的厚度，第二氧化层108的厚度大于第一氧化层107的厚度。第一氧化层107作为栅氧化层，其厚度优选为130-140埃米。由于N型漂移区104的漏端电压较大，作为纵向栅110与N型漂移区104之间的场板隔离介质层的第三氧化层109需要分担较大的电场，起到降低表面电场的作用，因此需要加大厚度，第三氧化层109的厚度优选为1000-1200埃米。作为纵向栅110与N型阱区102之间的场板隔离介质层的第二氧化层108需要分担纵向上电场，在第三氧化层109分担横向上电场之后，纵向上电场有所降低，因此第二氧化层108的厚度略小于第三氧化层109的厚度。
本发明的纵向栅氧结构的氧化层与漂移区和体区构成场板结构，在横向上降低表面电场，其中第二氧化层与阱区相接，作为纵向栅与阱区之间的场板隔离介质层，能够分担纵向电场，进一步降低表面电场，从而提高击穿电压。采用本发明的器件结构，可以在保持LDMOSFET抗击穿电压性能不变的条件下，同时减少漂移区的横向面积，在硅片厚度方向（纵向）上制作纵向栅和漂移区，减少芯片所占面积。例如，常规LDMOSFET器件的漂移区沟道大约为1μm，采用本发明的纵向栅氧结构，漂移区沟道可以缩减到0.1μm，极大程度减少LDMOSFET的尺寸，降低成本。
以下对上述的纵向栅LDMOSFET器件的制造方法进行详细阐述。
如图2所示，本发明实施例提供的纵向栅氧结构的LDMOSFET器件的制造方法，包括以下步骤：
步骤201，在半导体衬底上形成阱区、漂移区和体区。
具体的，以N型LDMOSFET器件为例，采用P型硅衬底作为半导体衬底，在P型硅衬底101表面进行热氧化处理形成二氧化硅薄层，在二氧化硅薄层上涂覆光刻胶，分别进行光刻，得到阱区、体区和漂移区的图形区域，在阱区、体区、漂移区的图形区域分别进行N型离子注入、P型离子注入、N型离子注入，去除光刻胶，高温退火，形成N型阱区102、P型体区103和N型漂移区104，得到如图3a所示的结构。
步骤202，在体区与漂移区相接的位置形成纵向的深沟槽，使得深沟槽的底部与阱区相接。
具体的，采用干法刻蚀法在P型体区103与N型漂移区104相接的位置形成纵向的深沟槽105，且深沟槽105的底部与N型阱区102相接，得到如图3b所示的结构。
步骤203，在深沟槽内填充氧化物，对填充的氧化物进行刻蚀，形成深沟槽侧壁和底部的氧化层。
具体的，采用化学气相沉积法在深沟槽105内填充二氧化硅106，采用化学机械抛光工艺对填充的二氧化硅进行平整化处理，得到如图3c所示的结构。对平整化处理后的二氧化硅106进行刻蚀，保留深沟槽105侧壁和底部的二氧化硅，形成与P型体区103相接的第一氧化层107、与N型阱区102相接的第二氧化层108以及与N型漂移区104相接的第三氧化层109，得到如图3d所示的结构。
步骤204，在具有氧化层的深沟槽内填充多晶硅，形成纵向栅氧结构。
具体的，采用低压化学气相淀积（LPCVD）工艺，在具有氧化层的深沟槽内填充N型重掺杂的多晶硅，采用化学机械抛光工艺对填充的多晶硅进行平整化处理，形成纵向栅110，得到如图3e所示的纵向栅氧结构。
步骤205，在体区表面形成源区，在漂移区表面形成漏区。
具体的，在P型体区103表面光刻形成源区的图形区域，在N型漂移区104表面光刻形成漏区的图形区域，在源区的图形区域和漏区的图形区域重掺杂注入N型离子，形成源区111和漏区112，得到如图3f所示的LDMOSFET器件。
本发明还提供了一种功率芯片，该功率芯片包括上述的纵向栅氧结构的LDMOSFET器件，该功率芯片抗击穿电压更高，且芯片面积更小。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种纵向栅氧结构的LDMOSFET器件，包括半导体衬底、阱区、体区、漂移区、源区以及漏区，其特征在于，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，所述纵向栅氧结构的底部与阱区相接；
所述纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，所述包覆于纵向栅的氧化层、所述漂移区以及所述体区构成场板结构；
所述包覆于纵向栅的氧化层包括第一氧化层、第二氧化层以及第三氧化层；
所述第一氧化层与所述体区相接，作为所述纵向栅与所述体区之间的栅氧化层；
所述第二氧化层与所述阱区相接，作为所述纵向栅与所述阱区之间的场板隔离介质层；
所述第三氧化层与所述漂移区相接，作为所述纵向栅与所述漂移区之间的场板隔离介质层；
所述第三氧化层的厚度大于所述第二氧化层的厚度，所述第二氧化层的厚度大于所述第一氧化层的厚度；
所述源区设置于所述体区表面，所述漏区设置于所述漂移区表面。
2.一种纵向栅氧结构的LDMOSFET器件的制造方法，其特征在于，包括：
在半导体衬底上形成阱区、漂移区和体区；
在体区与漂移区相接的位置形成纵向的深沟槽，使得深沟槽的底部与阱区相接；
在深沟槽内填充氧化物，对填充的氧化物进行刻蚀，形成深沟槽侧壁和底部的氧化层；
在具有氧化层的深沟槽内填充多晶硅，形成纵向栅氧结构；
在体区表面形成源区，在漂移区表面形成漏区；
其中，在深沟槽内填充氧化物，对填充的氧化物进行刻蚀，形成深沟槽侧壁和底部的氧化层，包括：
采用化学气相沉积法在深沟槽内填充二氧化硅，采用化学机械抛光工艺对填充的二氧化硅进行平整化处理；
对平整化处理后的二氧化硅进行刻蚀，保留深沟槽侧壁和底部的二氧化硅，以形成与体区相接的第一氧化层、与阱区相接的第二氧化层以及与漂移区相接的第三氧化层，第三氧化层的厚度大于第二氧化层的厚度，第二氧化层的厚度大于第一氧化层的厚度。
3.根据权利要求2所述的纵向栅氧结构的LDMOSFET器件的制造方法，其特征在于，所述在半导体衬底上形成阱区、漂移区和体区，包括：
采用P型硅衬底作为半导体衬底，在P型硅衬底表面进行热氧化处理形成二氧化硅薄层；
对P型硅衬底进行光刻和离子注入，分别形成阱区、漂移区和体区。
4.根据权利要求2所述的纵向栅氧结构的LDMOSFET器件的制造方法，其特征在于，所述在体区与漂移区相接的位置形成纵向的深沟槽，包括：
采用干法刻蚀法在体区与漂移区相接的位置形成纵向的深沟槽。
5.根据权利要求2所述的纵向栅氧结构的LDMOSFET器件的制造方法，其特征在于，所述在具有氧化层的深沟槽内填充多晶硅，形成纵向栅氧结构，包括：
采用低压化学气相淀积工艺，在具有氧化层的深沟槽内填充N型重掺杂的多晶硅；
采用化学机械抛光工艺对填充的多晶硅进行平整化处理，形成纵向栅氧结构。
6.根据权利要求2所述的纵向栅氧结构的LDMOSFET器件的制造方法，其特征在于，所述在体区表面形成源区，在漂移区表面形成漏区，包括：
在体区表面光刻形成源区的图形区域，在漂移区表面光刻形成漏区的图形区域，分别在源区的图形区域和漏区的图形区域重掺杂注入N型离子，形成源区和漏区。
7.一种功率芯片，其特征在于，包括权利要求1所述的纵向栅氧结构的LDMOSFET器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310798838.9A CN116525660B (zh) | 2023-07-03 | 2023-07-03 | 纵向栅氧结构的ldmosfet器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310798838.9A CN116525660B (zh) | 2023-07-03 | 2023-07-03 | 纵向栅氧结构的ldmosfet器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116525660A CN116525660A (zh) | 2023-08-01 |
| CN116525660B true CN116525660B (zh) | 2023-09-12 |
Family
ID=87394402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310798838.9A Active CN116525660B (zh) | 2023-07-03 | 2023-07-03 | 纵向栅氧结构的ldmosfet器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525660B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083278A (zh) * | 2006-10-25 | 2007-12-05 | 电子科技大学 | 一种具有双介质埋层的耐压层结构及采用双介质埋层的soi功率器件 |
| CN101625998A (zh) * | 2008-07-09 | 2010-01-13 | 东部高科股份有限公司 | 横向双扩散金属氧化物半导体器件及其制造方法 |
| CN101777582A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 一种可提高栅氧可靠性的ldmos器件及其制造方法 |
| CN101794776A (zh) * | 2006-09-17 | 2010-08-04 | 万国半导体股份有限公司 | 含逆槽沟、源极接地及源体短路电极的半导体器件及方法 |
| CN102064192A (zh) * | 2010-12-03 | 2011-05-18 | 电子科技大学 | 一种soi横向绝缘栅双极型晶体管器件 |
| CN102097482A (zh) * | 2010-12-31 | 2011-06-15 | 杭州电子科技大学 | 集成双纵向沟道soi ldmos器件单元 |
| WO2012009927A1 (zh) * | 2010-07-20 | 2012-01-26 | 中国科学院上海微系统与信息技术研究所 | 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺 |
| CN103268890A (zh) * | 2013-05-28 | 2013-08-28 | 电子科技大学 | 一种具有结型场板的功率ldmos器件 |
| CN103367149A (zh) * | 2012-03-30 | 2013-10-23 | 上海华虹Nec电子有限公司 | Ldmos晶体管的场氧化层隔离结构及制备方法 |
| CN203707141U (zh) * | 2014-01-02 | 2014-07-09 | 杭州电子科技大学 | 集成梳状栅纵向沟道soi ldmos单元 |
| CN115148602A (zh) * | 2022-07-13 | 2022-10-04 | 上海晶丰明源半导体股份有限公司 | Ldmos器件及其制造方法 |
-
2023
- 2023-07-03 CN CN202310798838.9A patent/CN116525660B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101794776A (zh) * | 2006-09-17 | 2010-08-04 | 万国半导体股份有限公司 | 含逆槽沟、源极接地及源体短路电极的半导体器件及方法 |
| CN101083278A (zh) * | 2006-10-25 | 2007-12-05 | 电子科技大学 | 一种具有双介质埋层的耐压层结构及采用双介质埋层的soi功率器件 |
| CN101625998A (zh) * | 2008-07-09 | 2010-01-13 | 东部高科股份有限公司 | 横向双扩散金属氧化物半导体器件及其制造方法 |
| CN101777582A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 一种可提高栅氧可靠性的ldmos器件及其制造方法 |
| WO2012009927A1 (zh) * | 2010-07-20 | 2012-01-26 | 中国科学院上海微系统与信息技术研究所 | 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺 |
| CN102064192A (zh) * | 2010-12-03 | 2011-05-18 | 电子科技大学 | 一种soi横向绝缘栅双极型晶体管器件 |
| CN102097482A (zh) * | 2010-12-31 | 2011-06-15 | 杭州电子科技大学 | 集成双纵向沟道soi ldmos器件单元 |
| CN103367149A (zh) * | 2012-03-30 | 2013-10-23 | 上海华虹Nec电子有限公司 | Ldmos晶体管的场氧化层隔离结构及制备方法 |
| CN103268890A (zh) * | 2013-05-28 | 2013-08-28 | 电子科技大学 | 一种具有结型场板的功率ldmos器件 |
| CN203707141U (zh) * | 2014-01-02 | 2014-07-09 | 杭州电子科技大学 | 集成梳状栅纵向沟道soi ldmos单元 |
| CN115148602A (zh) * | 2022-07-13 | 2022-10-04 | 上海晶丰明源半导体股份有限公司 | Ldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116525660A (zh) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| US9000514B2 (en) | Fabrication of trench DMOS device having thick bottom shielding oxide | |
| US20060145247A1 (en) | Trench transistor and method for producing it | |
| US20160181402A1 (en) | Method of Manufacturing a Semiconductor Device with Lateral FET Cells and Field Plates | |
| TW201735264A (zh) | 作為高壓器件之閘極介電質之凹陷淺溝渠隔離 | |
| TW201330262A (zh) | 半導體裝置及其製造方法 | |
| US20070063272A1 (en) | Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof | |
| CN113519054B (zh) | 制造屏蔽栅极沟槽mosfet装置的方法 | |
| US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
| US9685364B2 (en) | Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| US20030143810A1 (en) | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same | |
| CN115064582A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114361251A (zh) | 一种分裂栅功率mos器件的制备方法 | |
| CN112909095B (zh) | Ldmos器件及工艺方法 | |
| US8455946B2 (en) | Lateral stack-type super junction power semiconductor device | |
| US20080073730A1 (en) | Semiconductor device and method for formimg the same | |
| US20040082140A1 (en) | Deep trench isolation structure of a high-voltage device and method for forming thereof | |
| CN115863416B (zh) | 空气介质场板隔离的ldmosfet器件及制造方法 | |
| CN111883515A (zh) | 沟槽栅器件及其制作方法 | |
| CN116525660B (zh) | 纵向栅氧结构的ldmosfet器件及制造方法 | |
| TW200952176A (en) | Semiconductor devices and methods for fabricating the same | |
| US9230990B2 (en) | Silicon-on-insulator integrated circuit devices with body contact structures | |
| CN113809148B (zh) | 功率元件及其制造方法 | |
| CN116525659B (zh) | 纵向栅ldmosfet器件及制造方法、功率芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |