CN104241285B - 一种肖特基势垒二极管芯片生产工艺 - Google Patents
一种肖特基势垒二极管芯片生产工艺 Download PDFInfo
- Publication number
- CN104241285B CN104241285B CN201410522228.7A CN201410522228A CN104241285B CN 104241285 B CN104241285 B CN 104241285B CN 201410522228 A CN201410522228 A CN 201410522228A CN 104241285 B CN104241285 B CN 104241285B
- Authority
- CN
- China
- Prior art keywords
- chip
- silicon
- silicon chip
- schottky
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 120
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 230000003647 oxidation Effects 0.000 claims abstract description 44
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000001301 oxygen Substances 0.000 claims abstract description 30
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 14
- 238000010301 surface-oxidation reaction Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 230
- 229910052710 silicon Inorganic materials 0.000 claims description 226
- 239000010703 silicon Substances 0.000 claims description 226
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 48
- 238000001312 dry etching Methods 0.000 claims description 41
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 238000001039 wet etching Methods 0.000 claims description 26
- 229910045601 alloy Inorganic materials 0.000 claims description 25
- 239000000956 alloy Substances 0.000 claims description 25
- 238000001259 photo etching Methods 0.000 claims description 25
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 24
- 239000008367 deionised water Substances 0.000 claims description 24
- 229910021641 deionized water Inorganic materials 0.000 claims description 24
- 230000007797 corrosion Effects 0.000 claims description 18
- 238000005260 corrosion Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 229960002163 hydrogen peroxide Drugs 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000007654 immersion Methods 0.000 claims description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000001947 vapour-phase growth Methods 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 7
- 239000002253 acid Substances 0.000 claims description 7
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 7
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000005036 potential barrier Methods 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 239000003513 alkali Substances 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- NICDRCVJGXLKSF-UHFFFAOYSA-N nitric acid;trihydrochloride Chemical compound Cl.Cl.Cl.O[N+]([O-])=O NICDRCVJGXLKSF-UHFFFAOYSA-N 0.000 claims description 4
- 238000002294 plasma sputter deposition Methods 0.000 claims description 4
- 238000002791 soaking Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000010953 base metal Substances 0.000 claims 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000002585 base Substances 0.000 claims 1
- 238000005660 chlorination reaction Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 239000007792 gaseous phase Substances 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 239000013049 sediment Substances 0.000 description 6
- 239000012071 phase Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种肖特基势垒二极管芯片生产工艺，属于半导体芯片制造领域。一种肖特基势垒二极管芯片，包括芯片、终端沟槽、保护层和电极；所述的芯片为肖特基势垒二极管芯片；芯片截层从下向上依次为芯片、终端沟槽、保护层和电极。电极为沟槽栅氧多晶硅电极，电极包含肖特基区，保护层为PETEOS保护层。采用场表面氧化、牺牲氧化、栅氧氧化、淀积PETEOS氧化层、溅射肖特基金属、正面金属合金、背面减薄等方法对芯片工艺进行改进。实现了开关损耗低，正向导通电压较低，芯片功耗少的效果，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。
Description
技术领域
本发明涉及半导体芯片制造领域，更具体地说，涉及一种肖特基势垒二极管芯片生产工艺。
背景技术
肖特基二极管的研制和生产已有二十多年的历史，近几年来，随着电子行业的发展，肖特基二极管一期特有的性能参数迅速显示了其优越性。在肖特基二极管的生产中，会有很多种异常击穿产生。当金属与半导体接触时，费米能级的匹配要求，导致了金属与半导体之间电荷转移的势垒，通常叫肖特基势垒，它是由于金属和半导体的功函数不同产生的。肖特基二极管就是利用肖特基势垒的整流特性做成的，它与pn结二极管有几乎相同的等效电路，相似的伏安特性，其电容和耗尽层宽度的计算与单边突变结是一样的。肖特基二极管与pn结二极管相比具有以下优点：a.特别低的正向压降；b.高的耐冲击电流能力；c.低的反向恢复时间。因此，肖特基二极管成为开关电源的关键部件，广泛用于计算机，雷达，电视机，航天飞行器，仪表仪器等方面。
目前半导体行业内生产肖特基势垒二极管(SBD)芯片通常采用平面生产工艺。由于工艺中会出现多种原因，包括扩散浓度低，造成不能形成有有效的pn结保护环，起不到减弱棱角电场的作用，增大了反向漏电流，呈现软击穿特性；由于原材料原有缺陷和扩散浓度太高造成合金点，使得反向击穿点附近产生大毛刺；由于退火条件不足，温度和时间的调整不当，可能造成不能形成有效的硅化物，就不能很好的形成肖特基势垒，从而使得反向漏电流过大；由于溅射或蒸发时候的势垒金属不够纯洁，可能造成穿通失效；在分片碰伤芯片也能造成芯片的崩边、裂纹和划伤等情况，使得击穿特性下降，出现大分叉。现有技术还存在问题1)、击穿电压低，抗浪涌能力差。2)、正向导通电压较大，导致功耗较大，二极管易烧毁。参考文献：山东电子，肖特基二极管异常击穿特性曲线的研究，2001年第2期，刘法斌、张平、周明、董军。
发明内容
1.要解决的技术问题
针对现有技术中存在的击穿电压低，抗浪涌能力差，正向导通电压较大，功耗较大，二极管易烧毁的问题，本发明提供了一种肖特基势垒二极管芯片生产工艺。它实现了开关损耗低，正向导通电压较低，芯片功耗少的效果，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。
2.技术方案
本发明的目的通过以下技术方案实现：
一种肖特基势垒二极管芯片，包括硅片、终端沟槽、保护层和电极；所述的芯片为肖特基势垒二极管芯片；芯片截层从下向上依次为硅片、终端沟槽、保护层和电极。
更进一步的，所述的电极为沟槽栅氧多晶硅电极。
更进一步的，所述的电极包含肖特基区。
更进一步的，所述的保护层为PETEOS保护层。
所述的一种肖特基势垒二极管芯片生产工艺，其步骤为：
1)场氧化前表面清洗：
配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％，过氧化氢溶液质量浓度为30％；清洗顺序如下：
a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
b.用1号液浸泡硅片10min，用去离子水冲洗；
c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
2)硅片表面场氧化：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚1-2um，氧化炉温度为900-1000℃；
3)淀积氮化硅层：将步骤2)得到的硅片置入低压化学气相淀积炉中进行气相沉淀，场氧化层表面淀积一层的氮化硅层，低压化学气相淀积炉温度设置在700-800℃；
4)沟槽光刻：对步骤3)处理完成的硅片进行光刻，在肖特基区和沟槽栅氧多晶硅的电极光刻沟槽和终端沟槽区域中光刻沟槽；
5)干刻腐蚀热氧化层和氮化硅层：将步骤4)得到的硅片使用干刻腐蚀，去除硅片光刻沟槽区域残留的氮化硅层和热氧化层；
6)干刻腐蚀硅槽：在步骤5)中干刻腐蚀后的硅片，继续使用干刻腐蚀对沟槽中的硅进行腐蚀，形成硅槽，硅槽侧壁的角度为85°-90°，再去除沟槽光刻的光刻胶；
7)牺牲氧化前表面清洗：使用步骤1)的相同方法对干刻腐蚀硅槽后的硅片进行清洗；
8)硅槽侧壁和底部牺牲氧化：将步骤7)得到的硅片放入氧化炉中，对硅片进行热生长，在没有氮化硅层保护的区域，此区域为硅槽的侧壁和底部，生长出牺牲热氧化层，氧化炉温度设置为1000-1100℃；由于之前干刻硅槽在其底部和侧壁引入较多缺陷和杂质，该氧化层纯度低；
9)湿刻牺牲氧化层：用湿法刻蚀，去除上一步骤形成的牺牲氧化层，裸露出硅表面；
10)高质量栅氧氧化：将步骤9)得到的的硅片放入氧化炉中，在硅槽侧壁和底部的硅层进行热氧化，由于在硅槽侧壁和底部是低缺陷的硅层，经过氧化形成高质量栅氧层，氧化炉温度为1000-1100℃；
11)湿刻氮化硅层：将步骤10)得到的硅片，使用体积比为85％的磷酸溶液，温度为150℃，去除硅的局部氧化结构中的氮化硅层；
12)淀积多晶硅层：步骤11)得到的硅片，对硅槽中的栅氧层进行掺磷，淀积多晶硅层，由于硅槽侧壁的角度为85°-90°，硅槽中的多晶硅没有缝隙，淀积温度为600-700℃；
13)干刻多晶硅层：将步骤12)得到的硅片，用干法刻蚀去除硅槽以外的多晶硅，只保留栅氧上的多晶硅；
14)淀积PETEOS氧化层：将步骤13)得到的硅片置于等离子腔体中，淀积PETEOS氧化层，该氧化层用于PETEOS保护层区域中形成高压终端；等离子腔体温度为400-500℃；
15)沟槽终端光刻：将步骤14)得到的硅片，进行终端沟槽的光刻；
16)干刻PETEOS氧化层：将步骤15)得到的硅片，使用干法刻蚀，保留终端沟槽的氧化层，去除其余空间氧化层，空出中间区域用以淀积之后的肖特基和正面金属，去除终端沟槽光刻的光刻胶；
17)溅射肖特基金属：将步骤16)得到的硅片，在去掉氧化层后裸露出硅表面，通过酸、碱、去离子水超声清洗工序依次对硅片表面进行处理，使用直流等离子溅射，硅表面淀积肖特基金属；
18)肖特基金属合金：将步骤17)得到的硅片，放入合金炉管中，30min后形成势垒，硅肖特基金属形成合金，合金炉管温度为400-500℃；
19)湿刻肖特基金属：将步骤18)得到的硅片，使用王水浸泡3min，去除残留的未形成硅肖特基合金的肖特基金属；
20)蒸发正面金属：将步骤19)得到的硅片，进行电子束蒸发，在肖特基金属上淀积隔离金属和正面金属；
21)正面金属光刻：将步骤20)得到的硅片进行光刻，保留正面金属的区域在PETEOS保护层区域内；
22)湿刻正面金属：将步骤21)得到的硅片进行湿法刻蚀，使用体积比为85％的磷酸溶液在常温下去除芯片需要划片的槽中的正面金属；用剥离液在常温下去除正面金属表面的光刻胶；
23)正面金属合金：将步骤22)得到的硅片置入合金炉管中，形成正面金属部分形成正面金属合金；合金炉管温度为400-500℃，时间为20min；
24)背面减薄：对步骤23)得到的硅片，将硅片厚度从背面减薄到200-300um；
25)背面金属淀积：对步骤24)得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，形成背面电极；
26)芯片切割：将步骤25)得到的硅片，使用划片机将硅片划成单个芯片，形成独立肖特基势垒二极管芯片。
更进一步的，步骤17)中所述的肖特基金属为镍或铬。
更进一步的，步骤20)中所述的隔离金属和正面金属为钛或铝。
更进一步的，步骤24)中所述的背面减薄方法为研磨、化学机械抛光、湿法腐蚀或常压等离子腐蚀。
更进一步的，步骤25)中所述的背面金属为银。
3.有益效果
相比于现有技术，本发明的优点在于：
(1)芯片采用结构简单，自上而下分为四层结构，易于与其他器件进行匹配，适应性好，兼容性高；
(2)相对与现有芯片，本芯片采用了沟槽栅氧多晶硅电极，对肖特基表面电场进行调制，在同样条件下，提高了肖特基二极管的耐压，器件具有更好的可靠性和性能；
(3)芯片的电极和肖特基区进行了融合，使得芯片结构紧凑，电接触性能更好，使用时芯片反应更加快捷；
(4)采用PETEOS(等离子加强的正硅酸乙酯淀积)终端结构，降低了肖特基二极管的反向漏电流，器件具有更好的可靠性高，对于复杂环境下的二极管使用更为适应；
(5)使用新型的二极管芯片生产工艺，减小了开关损耗，降低了压降，减小了芯片功耗，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命；
(6)采用LOCOS(硅的局部氧化)氧化的方法，有选择性氧化需要的区域，氧化区域具有针对性，工艺的可靠性强；
(7)采用正面金属合金和背面减薄的方法，减小了二极管的正向导通电阻，提高了二极管的导通性能，提高了二极管的可靠性；
(8)生长的背面金属使用银，使得二极管芯片具有更好的导电性能，可靠性强，能耗低。
附图说明
图1：肖特基势垒二极管芯片的结构示意图；
图2：肖特基势垒二极管芯片制备工艺流程图。
图中标号说明：
1、硅片；2、终端沟槽；3、保护层；4、电极。
具体实施方式
下面结合说明书附图和具体的实施例，对本发明作详细描述。
实施例1：
如图1所示，一种肖特基势垒二极管芯片，包括硅片1，还包括终端沟槽2、保护层3和电极4；所述的硅片1为肖特基势垒二极管芯片；电极4为沟槽栅氧多晶硅电极，电极4包含肖特基区。肖特基区的肖特基金属为镍或铬，芯片的电极4和肖特基区进行了融合，使得芯片结构紧凑，电接触性能更好，使用时芯片反应更加快捷。
保护层3为PETEOS保护层3，采用PETEOS(等离子加强的正硅酸乙酯淀积)终端结构，降低了肖特基二极管的反向漏电流，器件具有更好的可靠性高，对于复杂环境下的二极管使用更为适应。
芯片截层从下向上依次为硅片1、终端沟槽2、保护层3和电极4。
产品电性能如下：
击穿电压VBR≤100V；
正向电压VF(IF＝10A)≤1V；
反向漏电流IR≤100μA；
反向恢复时间Trr≤50S；
结温Tj＝150℃。
针对上述方法制成的产品，产品型号名称TSD150SA45A，测试获得电性能如下：VBR(25℃，IR＝200uA)＝55V，VF(25℃，IF＝20A)＝0.40V，IR(25℃，VR＝45V)＝50uA。
芯片开关损耗低，压降低，芯片功耗，少，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命；
如图2所示，一种肖特基势垒二极管芯片的生产工艺，其步骤为：
1)场氧化前表面清洗：
配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
b.用1号液浸泡硅片10min，用去离子水冲洗；
c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
2)硅片表面场氧化：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚1um，氧化炉温度为900℃；
3)淀积氮化硅层：将步骤2)得到的硅片置入低压化学气相淀积炉中进行气相沉淀，场氧化层表面淀积一层的氮化硅层，低压化学气相淀积炉温度设置在700℃；
4)沟槽光刻：对步骤3)处理完成的硅片进行光刻，在肖特基区和沟槽栅氧多晶硅的电极4光刻沟槽和终端沟槽2区域中光刻沟槽；
5)干刻腐蚀热氧化层和氮化硅层：将步骤4)得到的硅片使用干刻腐蚀，去除硅片光刻沟槽区域残留的氮化硅层和热氧化层；
6)干刻腐蚀硅槽：在步骤5)中干刻腐蚀后的硅片，继续使用干刻腐蚀对沟槽中的硅进行腐蚀，形成硅槽，硅槽侧壁的角度为85°，再去除沟槽光刻的光刻胶；
7)牺牲氧化前表面清洗：使用步骤1)的相同方法对干刻腐蚀硅槽后的硅片进行清洗；
8)硅槽侧壁和底部牺牲氧化：将步骤7)得到的硅片放入氧化炉中，对硅片进行热生长，在没有氮化硅层保护的区域，此区域为硅槽的侧壁和底部，生长出牺牲热氧化层，氧化炉温度设置为1000℃；
9)湿刻牺牲氧化层：用湿法刻蚀，去除上一步骤形成的牺牲氧化层，裸露出硅表面；
10)高质量栅氧氧化：将步骤9)得到的硅片放入氧化炉中，在硅槽侧壁和底部的硅层进行热氧化，形成高质量栅氧层，氧化炉温度为1000℃；
11)湿刻氮化硅层：将步骤10)得到的硅片，使用体积比为85％的磷酸溶液，温度为150℃，去除硅的局部氧化结构中的氮化硅层；
12)淀积多晶硅层：步骤11)得到的硅片，对硅槽中的栅氧层进行掺磷，淀积多晶硅层，由于硅槽侧壁的角度为85°，硅槽中的多晶硅没有缝隙，淀积温度为600℃；
13)干刻多晶硅层：将步骤12)得到的硅片，用干法刻蚀去除硅槽以外的多晶硅，只保留栅氧上的多晶硅；
14)淀积PETEOS氧化层：将步骤13)得到的硅片置于等离子腔体中，淀积PETEOS氧化层，该氧化层用于PETEOS保护层区域中形成高压终端；等离子腔体温度为400℃；
15)沟槽终端光刻：将步骤14)得到的硅片，进行终端沟槽2的光刻；
16)干刻PETEOS氧化层：将步骤15)得到的硅片，使用干法刻蚀，保留终端沟槽2的氧化层，去除其余空间氧化层，空出中间区域用以淀积之后的肖特基和正面金属，去除终端沟槽2光刻的光刻胶；
17)溅射肖特基金属：将步骤16)得到的硅片，在去掉氧化层后裸露出硅表面，通过酸、碱、去离子水超声清洗工序依次对硅片表面进行处理，使用直流等离子溅射，硅表面淀积肖特基金属，肖特基金属为镍；
18)肖特基金属合金：将步骤17)得到的硅片，放入合金炉管中，30min后形成势垒，硅肖特基金属形成合金，合金炉管温度为400℃；
19)湿刻肖特基金属：将步骤18)得到的硅片，使用王水浸泡3min，去除残留的未形成硅肖特基合金的肖特基金属；
20)蒸发正面金属：将步骤19)得到的硅片，进行电子束蒸发，蒸发的隔离金属和正面金属为钛，在肖特基金属上淀积隔离金属和正面金属；
21)正面金属光刻：将步骤20)得到的硅片进行光刻，保留正面金属的区域在PETEOS保护层区域内；
22)湿刻正面金属：将步骤21)得到的硅片进行湿法刻蚀，使用体积比为85％的磷酸溶液在常温下去除芯片需要划片的槽中的正面金属；用剥离液在常温下去除正面金属表面的光刻胶；
23)正面金属合金：将步骤22)得到的硅片置入合金炉管中，形成正面金属部分形成正面金属合金；合金炉管温度为400℃，时间为20min；
24)背面减薄：对步骤23)得到的硅片，进行背面减薄研磨，将硅片厚度从背面减薄到200um；
25)背面金属淀积：对步骤24)得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，背面金属为银，形成背面电极；
26)芯片切割：将步骤25)得到的硅片，使用划片机将硅片划成单个芯片，形成独立的肖特基势垒二极管芯片。
实施例2
一种肖特基势垒二极管芯片的生产工艺，其步骤为：
1)场氧化前表面清洗：
配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
b.用1号液浸泡硅片10min，用去离子水冲洗；
c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
2)硅片表面场氧化：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚2um，氧化炉温度为1000℃；
3)淀积氮化硅层：将步骤2)得到的硅片置入低压化学气相淀积炉中进行气相沉淀，场氧化层表面淀积一层的氮化硅层，低压化学气相淀积炉温度设置在800℃；
4)沟槽光刻：对步骤3)处理完成的硅片进行光刻，在肖特基区和沟槽栅氧多晶硅的电极4光刻沟槽和终端沟槽2区域中光刻沟槽；
5)干刻腐蚀热氧化层和氮化硅层：将步骤4)得到的硅片使用干刻腐蚀，去除硅片光刻沟槽区域残留的氮化硅层和热氧化层；
6)干刻腐蚀硅槽：在步骤5)中干刻腐蚀后的硅片，继续使用干刻腐蚀对沟槽中的硅进行腐蚀，形成硅槽，硅槽侧壁的角度为90°，再去除沟槽光刻的光刻胶；
7)牺牲氧化前表面清洗：使用步骤1)的相同方法对干刻腐蚀硅槽后的硅片进行清洗；
8)硅槽侧壁和底部牺牲氧化：将步骤7)得到的硅片放入氧化炉中，对硅片进行热生长，在没有氮化硅层保护的区域，此区域为硅槽的侧壁和底部，生长出牺牲热氧化层，氧化炉温度设置为1100℃；
9)湿刻牺牲氧化层：用湿法刻蚀，去除上一步骤形成的牺牲氧化层，裸露出硅表面；
10)高质量栅氧氧化：将步骤9)得到的的硅片放入氧化炉中，在硅槽侧壁和底部的硅层进行热氧化，形成高质量栅氧层，氧化炉温度为1100℃；
11)湿刻氮化硅层：将步骤10)得到的硅片，使用体积比为85％的磷酸溶液，温度为150℃，去除硅的局部氧化结构中的氮化硅层；
12)淀积多晶硅层：步骤11)得到的硅片，对硅槽中的栅氧层进行掺磷，淀积多晶硅层，由于硅槽侧壁的角度为90°，硅槽中的多晶硅没有缝隙，淀积温度为700℃；
13)干刻多晶硅层：将步骤12)得到的硅片，用干法刻蚀去除硅槽以外的多晶硅，只保留栅氧上的多晶硅；
14)淀积PETEOS氧化层：将步骤13)得到的硅片置于等离子腔体中，淀积PETEOS氧化层，该氧化层用于PETEOS保护层区域中形成高压终端；等离子腔体温度为500℃；
15)沟槽终端光刻：将步骤14)得到的硅片，进行终端沟槽2光刻；
16)干刻PETEOS氧化层：将步骤15)得到的硅片，使用干法刻蚀，保留终端沟槽2的氧化层，去除其余空间氧化层，空出中间区域用以淀积之后的肖特基和正面金属，去除终端沟槽2光刻的光刻胶；
17)溅射肖特基金属：将步骤16)得到的硅片，在去掉氧化层后裸露出硅表面，通过酸、碱、去离子水超声清洗工序依次对硅片表面进行处理，使用直流等离子溅射，硅表面淀积肖特基金属，肖特基金属为铬；
18)肖特基金属合金：将步骤17)得到的硅片，放入合金炉管中，30min后形成势垒，硅肖特基金属形成合金，合金炉管温度为500℃；
19)湿刻肖特基金属：将步骤18)得到的硅片，使用王水浸泡3min，去除残留的未形成硅肖特基合金的肖特基金属；
20)蒸发正面金属：将步骤19)得到的硅片，进行电子束蒸发，蒸发的隔离金属和正面金属为铝，在肖特基金属上淀积隔离金属和正面金属；
21)正面金属光刻：将步骤20)得到的硅片进行光刻，保留正面金属的区域在PETEOS保护层区域内；
22)湿刻正面金属：将步骤21)得到的硅片进行湿法刻蚀，使用体积比为85％的磷酸溶液在常温下去除芯片需要划片的槽中的正面金属；用剥离液在常温下去除正面金属表面的光刻胶；
23)正面金属合金：将步骤22)得到的硅片置入合金炉管中，形成正面金属部分形成正面金属合金；合金炉管温度为500℃，时间为20min；
24)背面减薄：对步骤23)得到的硅片，进行化学机械抛光，将硅片厚度从背面减薄到300um；
25)背面金属淀积：对步骤24)得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，背面金属为银，形成背面电极；
26)芯片切割：将步骤25)得到的硅片，使用划片机将硅片划成单个芯片，形成独立的肖特基势垒二极管芯片。
实施例3：
实施例3与实施例1基本相同，不同之处在于步骤24)中背面减薄的方法为湿法腐蚀。
实施例4：
实施例4与实施例1基本相同，不同之处在于步骤24)中背面减薄的方法为常压等离子腐蚀。
以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。
Claims (5)
1.一种肖特基势垒二极管芯片生产工艺，其步骤为：
1)场氧化前表面清洗：
配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水质量浓度为27％；
配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
b.用1号液浸泡硅片10min，用去离子水冲洗；
c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
2)硅片表面场氧化：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚1-2um，氧化炉温度为900-1000℃；
3)淀积氮化硅层：将步骤2)得到的硅片置入低压化学气相淀积炉中进行气相沉淀，场氧化层表面淀积一层氮化硅层，低压化学气相淀积炉温度设置在700-800℃；
4)沟槽光刻：对步骤3)处理完成的硅片进行光刻，在肖特基区和沟槽栅氧多晶硅的电极(4)光刻沟槽和终端沟槽(2)区域中光刻沟槽；
5)干刻腐蚀热氧化层和氮化硅层：将步骤4)得到的硅片使用干刻腐蚀，去除硅片光刻沟槽区域残留的氮化硅层和热氧化层；
6)干刻腐蚀硅槽：对步骤5)中干刻腐蚀后的硅片，继续使用干刻腐蚀对沟槽中的硅进行腐蚀，形成硅槽，硅槽侧壁的角度为85°-90°，再去除沟槽光刻的光刻胶；
7)牺牲氧化前表面清洗：使用步骤1)的相同方法对干刻腐蚀硅槽后的硅片进行清洗；
8)硅槽侧壁和底部牺牲氧化：将步骤7)得到的硅片放入氧化炉中，对硅片进行热生长，在没有氮化硅层保护的区域，此区域为硅槽的侧壁和底部，生长出牺牲热氧化层，氧化炉温度设置为1000-1100℃；
9)湿刻牺牲氧化层：用湿法刻蚀，去除上一步骤形成的牺牲氧化层，裸露出硅表面；
10)高质量栅氧氧化：将步骤9)得到的硅片放入氧化炉中，在硅槽侧壁和底部的硅层进行热氧化，形成高质量栅氧层，氧化炉温度为1000-1100℃；
11)湿刻氮化硅层：将步骤10)得到的硅片，使用体积比为85％的磷酸溶液，温度为150℃，去除硅的局部氧化结构中的氮化硅层；
12)淀积多晶硅层：将步骤11)得到的硅片，对硅槽中的栅氧层进行掺磷，淀积多晶硅层，由于硅槽侧壁的角度为85°-90°，硅槽中的多晶硅没有缝隙，淀积温度为600-700℃；
13)干刻多晶硅层：将步骤12)得到的硅片，用干法刻蚀去除硅槽以外的多晶硅，只保留栅氧上的多晶硅；
14)淀积PETEOS氧化层：将步骤13)得到的硅片置于等离子腔体中，淀积PETEOS氧化层，该氧化层用于PETEOS保护层区域中形成高压终端；等离子腔体温度为400-500℃；
15)沟槽终端光刻：将步骤14)得到的硅片，进行终端沟槽(2)的光刻；
16)干刻PETEOS氧化层：将步骤15)得到的硅片，使用干法刻蚀，保留终端沟槽(2)的氧化层，去除其余空间氧化层，去除终端沟槽(2)光刻的光刻胶；
17)溅射肖特基金属：将步骤16)得到的硅片，在去掉氧化层后裸露出硅表面，通过酸、碱、去离子水超声清洗工序依次对硅片表面进行处理，使用直流等离子溅射，硅表面淀积肖特基金属；
18)肖特基金属合金：将步骤17)得到的硅片，放入合金炉管中，30min后形成势垒，硅肖特基金属形成合金，合金炉管温度为400-500℃；
19)湿刻肖特基金属：将步骤18)得到的硅片，使用王水浸泡3min，去除残留的未形成硅肖特基合金的肖特基金属；
20)蒸发正面金属：将步骤19)得到的硅片，进行电子束蒸发，在肖特基金属上淀积隔离金属和正面金属；
21)正面金属光刻：将步骤20)得到的硅片进行光刻，保留正面金属的区域在PETEOS保护层区域内；
22)湿刻正面金属：将步骤21)得到的硅片进行湿法刻蚀，使用体积比为85％的磷酸溶液在常温下去除芯片需要划片的槽中的正面金属；用剥离液在常温下去除正面金属表面的光刻胶；
23)正面金属合金：将步骤22)得到的硅片置入合金炉管中，形成正面金属部分形成正面金属合金；合金炉管温度为400-500℃，时间为20min；
24)背面减薄：对步骤23)得到的硅片，将硅片厚度从背面减薄到200-300um；
25)背面金属淀积：对步骤24)得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，形成背面电极；
26)芯片切割：将步骤25)得到的硅片，使用划片机将硅片划成单个芯片，形成独立肖特基势垒二极管芯片，包括芯片(1)，还包括终端沟槽(2)、保护层(3)和电极(4)；所述的芯片(1)为肖特基势垒二极管芯片；芯片截层从下向上依次为芯片(1)、终端沟槽(2)、保护层(3)和电极(4)，电极(4)为沟槽栅氧多晶电极，包含肖特基区，保护层(3)为PETEOS保护层(3)。
2.根据权利要求1所述的一种肖特基势垒二极管芯片生产工艺，其特征在于：步骤17)中所述的肖特基金属为镍或铬。
3.根据权利要求1所述的一种肖特基势垒二极管芯片生产工艺，其特征在于：步骤20)中所述的隔离金属和正面金属为钛或铝。
4.根据权利要求3所述的一种肖特基势垒二极管芯片生产工艺，其特征在于：步骤24)中所述的背面减薄方法为研磨、化学机械抛光、湿法腐蚀或常压等离子腐蚀。
5.根据权利要求1或4所述的一种肖特基势垒二极管芯片生产工艺，其特征在于：步骤25)中所述的背面金属为银。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410522228.7A CN104241285B (zh) | 2014-09-30 | 2014-09-30 | 一种肖特基势垒二极管芯片生产工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410522228.7A CN104241285B (zh) | 2014-09-30 | 2014-09-30 | 一种肖特基势垒二极管芯片生产工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241285A CN104241285A (zh) | 2014-12-24 |
| CN104241285B true CN104241285B (zh) | 2017-07-28 |
Family
ID=52229080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410522228.7A Active CN104241285B (zh) | 2014-09-30 | 2014-09-30 | 一种肖特基势垒二极管芯片生产工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241285B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299767B (zh) * | 2021-05-21 | 2022-04-08 | 江苏东海半导体股份有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN115472497A (zh) * | 2022-07-28 | 2022-12-13 | 桑德斯微电子器件（南京）有限公司 | 一种改善沟槽型mos肖特基高温反偏老化性能的方法及器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1620715A (zh) * | 2001-05-22 | 2005-05-25 | 通用半导体公司 | 双掩模沟槽肖特基二极管 |
| CN102738246A (zh) * | 2011-04-08 | 2012-10-17 | 英飞凌科技股份有限公司 | 具有金属栅电极的肖特基二极管及其形成方法 |
| CN102884631A (zh) * | 2010-03-16 | 2013-01-16 | 威世通用半导体公司 | 用于高电压应用的具有改良的终端结构的沟槽dmos器件 |
| CN204067359U (zh) * | 2014-09-30 | 2014-12-31 | 桑德斯微电子器件（南京）有限公司 | 一种肖特基势垒二极管芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053392A (ja) * | 2012-09-06 | 2014-03-20 | Sumitomo Electric Ind Ltd | ワイドギャップ半導体装置およびその製造方法 |
-
2014
- 2014-09-30 CN CN201410522228.7A patent/CN104241285B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1620715A (zh) * | 2001-05-22 | 2005-05-25 | 通用半导体公司 | 双掩模沟槽肖特基二极管 |
| CN102884631A (zh) * | 2010-03-16 | 2013-01-16 | 威世通用半导体公司 | 用于高电压应用的具有改良的终端结构的沟槽dmos器件 |
| CN102738246A (zh) * | 2011-04-08 | 2012-10-17 | 英飞凌科技股份有限公司 | 具有金属栅电极的肖特基二极管及其形成方法 |
| CN204067359U (zh) * | 2014-09-30 | 2014-12-31 | 桑德斯微电子器件（南京）有限公司 | 一种肖特基势垒二极管芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104241285A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106887470A (zh) | Ga2O3肖特基二极管器件结构及其制作方法 | |
| KR20220138057A (ko) | 태양 전지의 금속화 | |
| CN103140916A (zh) | 碳化硅半导体装置的制造方法 | |
| TWI687995B (zh) | 使用氫電漿之矽提取方法 | |
| CN104241285B (zh) | 一种肖特基势垒二极管芯片生产工艺 | |
| CN105489639A (zh) | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 | |
| CN105489658B (zh) | 一种高htrb的高压快恢复二极管芯片及其生产工艺 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| WO2020220666A1 (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
| CN109791889A (zh) | 在碳化硅上制造绝缘层的方法和半导体装置 | |
| CN103632939A (zh) | 优化功率器件沟槽顶部圆角的方法 | |
| CN104332503B (zh) | 一种高压快恢复二极管芯片生产工艺 | |
| JP5817046B2 (ja) | 背面接触式結晶シリコン太陽電池セルの製造方法 | |
| CN101604660A (zh) | 台型半导体装置及其制造方法 | |
| CN106684132B (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| CN102938436B (zh) | GaN基高压LED制造工艺中的隔离填充制作方法 | |
| CN204067359U (zh) | 一种肖特基势垒二极管芯片 | |
| CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
| CN103531616B (zh) | 一种沟槽型快恢复二极管及其制造方法 | |
| CN108493256A (zh) | 一种无铝下cvd肖特基二极管芯片及制造工艺 | |
| CN104425243B (zh) | 一种肖特基二极管的制造工艺方法 | |
| CN104576325A (zh) | 一种制作碳化硅sbd器件的方法及其正面保护方法 | |
| CN102080244B (zh) | 一种硅基介质膜的制备方法 | |
| CN105244267B (zh) | 一种碳化硅PiN器件的欧姆接触方法 | |
| CN205303472U (zh) | 一种渐变电场限制环高压快恢复二极管芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Schottky barrier diode chip production technology Effective date of registration: 20200306 Granted publication date: 20170728 Pledgee: Bank of China Limited Nanjing City Branch Pledgor: SANGDEST MICROELECTRONICS (NANJING) CO.,LTD. Registration number: Y2020980000476 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20200925 Granted publication date: 20170728 Pledgee: Bank of China Limited Nanjing City Branch Pledgor: SANGDEST MICROELECTRONICS (NANJING) Co.,Ltd. Registration number: Y2020980000476 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A production process of Schottky barrier diode chip Effective date of registration: 20200927 Granted publication date: 20170728 Pledgee: Bank of China Limited Nanjing City Branch Pledgor: SANGDEST MICROELECTRONICS (NANJING) Co.,Ltd. Registration number: Y2020980006501 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20210924 Granted publication date: 20170728 Pledgee: Bank of China Limited Nanjing City Branch Pledgor: SANGDEST MICROELECTRONICS (NANJING) Co.,Ltd. Registration number: Y2020980006501 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A production process of Schottky barrier diode chip Effective date of registration: 20210926 Granted publication date: 20170728 Pledgee: Bank of China Limited by Share Ltd. Nanjing Xuanwu sub branch Pledgor: SANGDEST MICROELECTRONICS (NANJING) Co.,Ltd. Registration number: Y2021980009866 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230921 Granted publication date: 20170728 Pledgee: Bank of China Limited by Share Ltd. Nanjing Xuanwu sub branch Pledgor: SANGDEST MICROELECTRONICS (NANJING) CO.,LTD. Registration number: Y2021980009866 |