JP2003522413A - トレンチ形ショットキー整流器 - Google Patents

トレンチ形ショットキー整流器

Info

Publication number
JP2003522413A
JP2003522413A JP2001557078A JP2001557078A JP2003522413A JP 2003522413 A JP2003522413 A JP 2003522413A JP 2001557078 A JP2001557078 A JP 2001557078A JP 2001557078 A JP2001557078 A JP 2001557078A JP 2003522413 A JP2003522413 A JP 2003522413A
Authority
JP
Japan
Prior art keywords
trench
rectifier
peripheral
drift region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001557078A
Other languages
English (en)
Inventor
エルウィン、エイ.ハイツェン
レイモンド、ジェイ.イー.ヒュティング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003522413A publication Critical patent/JP2003522413A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 トレンチ形ショットキー整流器(1a、1b、1c)の内部トレンチ(11)は、ショットキー電極(3)がドリフト領域(4)とショットキー障壁43を形成する複数の整流器部分(43a)の境界となる。周囲トレンチ(18)は、この複数の整流器部分(43a)の外周のまわりに延びる。これらのトレンチ(11、18)は、ショットキー電極(3)に接続されているそれぞれの内部フィールド電極(31)および周囲フィールド電極(38)を収容する。内部フィールド電極(11)は、内部トレンチ(11)に沿って並ぶ誘電体材料(21)を介してドリフト領域(4)に容量的に結合されている。周囲フィールド電極(38)は、いずれの外側の壁(18b)に対しても作用することなく、周囲トレンチ(18)の内側の壁(18a)の誘電体材料(28)を横切って容量的に結合されている。さらに、内部および周囲トレンチ(11、18)は、狭い間隔をおいて配置され、ドリフト領域(4)の中間部分(4a、4b)は低濃度にドーピングされている。間隔は非常に狭く、さらにドーピングは非常に低いので、整流器の阻止状態で、ショットキー障壁(43)および電界緩和領域(31、21;38、28)からドリフト領域(4)に形成される空乏層(40)は、降伏電圧の直ぐ下の阻止電圧で、トレンチ(11、18)の間の中間部分(4a、4b)全体を空乏にすることができる。この配列により、空乏層(40)内の、特に整流器部分(43a)のアレイの周囲の、高電界点で起こり得る早すぎる降伏の危険が減少する。

Description

【発明の詳細な説明】
【0001】 本発明はショットキー整流器に関し、より詳細には、そのような整流器の降伏
電圧を向上させる対策に関する。また、本発明はそのような整流器を製造する方
法に関する。
【0002】 第1と第2の主電極の間に一導電型の本体部分を有する半導体本体を備えるシ
ョットキー整流器は公知であり、この第1の主電極は、本体部分の第1の表面の
複数の整流器部分で、本体部分とショットキー障壁を形成している。そのような
整流器の様々な実施形態が、米国特許第4,646,115号(出願人整理番号
PHB33047)に開示されており、ここで、この特許の全内容を参照資料と
して本明細書に組み込まれる。実施形態の一形態では、トレンチのパターンが第
1の表面から本体部分の中に延びている。このパターンは、各整流器部分の境界
となる内部トレンチと、複数の整流器部分の外周を取り囲んで延びる内側の壁を
有する周囲トレンチとを備える。トレンチは、第1の主電極に接続されたフィー
ルド電極を収容する。フィールド電極は、本体部分に電界緩和領域を形成するよ
うに、トレンチに沿って並ぶ誘電体材料を介して本体部分に容量的に結合されて
いる。
【0003】 内部トレンチは、十分に狭い間隔をおいて配置され、本体部分の中間部分は十
分に低濃度にドーピングされているので、降伏電圧よりも小さな電圧で、本体部
分に形成される空乏層(整流器の阻止状態で、ショットキー障壁および電界緩和
領域から形成された)で、トレンチ間の本体部分の中間部分が空乏にされる。
【0004】 この種のショットキー整流器の早すぎる降伏は、空乏層内の高電界点、特に能
動領域の周囲で起こり得る。そのような早すぎる降伏を減らすために、または無
くするために、米国特許第4,646,115号は、周囲トレンチ内の誘電体材
料上にフィールド電極を備える周囲電界緩和領域を、この種の整流器に設けるこ
とを開示している。米国特許第4,646,115号は、デバイス製造の処理ス
テップの総数を減らすように、内部電界緩和領域と同時に周囲電界緩和領域を形
成することを開示している。米国特許第4,646,115号に示されている実
施形態では、周囲トレンチは、内部トレンチと同じ深さおよび幅である。周囲ト
レンチは、同じ誘電体材料の同じ厚さで並んでいる。周囲フィールド電極は、周
囲トレンチの内側と外側の壁(トレンチの底部にも)のこの誘電体材料の上にあ
り、そのようにして、内側の壁および外側の壁の両方を横切って本体部分に容量
的に結合している。
【0005】 本発明の目的は、ショットキー整流器のトレンチ形電界緩和領域を、特にデバ
イスの周囲で、改良することであり、さらにこの改良された整流器の製造を容易
にすることである。
【0006】 本発明に従って、トレンチ形の内部および周囲電界緩和領域を有するショット
キー整流器が提供される。周囲トレンチ内の周囲フィールド電極は、周囲トレン
チの内側の壁の誘電体材料上に存在して、外側の壁に対して何ら作用することな
しに、前記内側の壁を横切って容量的に結合されている。さらに、内部トレンチ
と周囲トレンチは十分に狭い間隔をおいて配置され、さらに本体部分の中間部分
は十分に低濃度にドーピングされているので、整流器の阻止状態で、本体部分に
形成される空乏層により、降伏電圧よりも小さな電圧で、トレンチ間の本体部分
の中間部分は空乏にされる。周囲トレンチが、内部トレンチよりも深く本体の中
に延びて、内側に向かった電界緩和機能を高めるのが効果的である。
【0007】 このようにして、本発明による整流器では、内側に向かって作用する周囲トレ
ンチのフィールド電極が、外側に向かって有効に広がらないでトレンチ間の本体
部分を空乏にして高電界点を減らすように、内部トレンチに対して構成配列され
る。この空乏配列は、いわゆるリサーフ「RESURF」方法の特殊な形態の周
囲および内部トレンチ形フィールド電極を使用する。この構成配列の特に効果的
な形態は、製造の余分な処理ステップを必要としないで達成することができる。
特に、周囲トレンチは、これをより広くすることで、他のトレンチよりも深くす
ることができる。内部トレンチのエッチング中の局所的なローディング効果によ
って、この幅の増加を使用して、より深い周囲トレンチを自動的に作ることがで
きる。深い周囲トレンチ内の厚い誘電体層が効果的であり、様々な方法で形成す
ることができる。
【0008】 本発明は、様々な公知のショットキー整流器のオプションと一緒に効果的に使
用することができる。したがって、例えば、米国特許第5,612,567号お
よび米国特許第5,998,833号の11および12欄で参照されている係属
中の米国特許出願09/167,298に記載されているように、いくつかの状
況では、本体部分内の傾斜ドーピングが効果的であることがある。米国特許第5
,612,567号、米国特許第5,998,833号、および米国特許出願0
9/167,298の全内容が、ここで、参照資料として本明細書に組み込まれ
る。米国特許第5,998,833号に記載されているように、米国特許出願0
9/167,298はまた、周囲トレンチと内部トレンチの間に降伏遮蔽領域を
使用することを記載している。
【0009】 本発明と共に使用可能な特に効果的な技術的特徴のいくつか、およびオプショ
ンのいくつかを、添付の特許請求の範囲に記載する。本発明は、いくつかの効果
的な新規な、特徴の組合せを提供する。この組合せの多くは、今、図面を参照し
て記述される実施形態で説明する。具体的な例は、周囲トレンチの深さと幅、お
よび半導体本体の周囲に対する周囲トレンチの関係、およびトレンチの下部の誘
電体厚さの増加と関係した本体部分のドーパント濃度の調整である。
【0010】 ここで、例として、本発明の特定の実施形態を、添付の概略の図面を参照して
説明する。
【0011】 留意すべきことであるが、全ての図は概略図である。図面の部分の相対的な寸
法および割合は、理解し易くする為に、および図面の都合の為に、大きさが誇張
してまたは小さく示されている。一般に、変更された実施形態および異なる実施
形態の対応する特徴または類似の特徴を参照するために、同じ参照符号が使用さ
れる。
【0012】 図1から4のショットキー整流器1a、1b、1cおよび1d各々は、第1と
第2の主電極3および34の間に一導電型(この場合、n型)の本体部分4を有
する半導体本体10を備える。第1の主電極3は、本体部分4の第1の表面10
aの複数の整流器部分43aの本体部分とショットキー障壁43を形成する。
【0013】 トレンチ11、18のパターンは、表面10aから本体部分4の中に延びる。
このパターンは、各整流器部分43aの境界となる内部トレンチ11と、複数の
整流器部分43aの外周を取り囲んで延びる内側の壁18aを有する周囲トレン
チ18とを備える。トレンチ11および18は、整流器1a、1b、1c、1d
の第1の主電極3に接続されているそれぞれの内部フィールド電極31および周
囲フィールド電極38を収容する。これらのフィールド電極31および38は、
それぞれのトレンチ11および18に沿って並んでいる誘電体材料21および2
8を介して本体部分4に容量的に結合されて、本体部分4内に電界緩和領域を形
成する。
【0014】 図1から4のショットキー整流器1a、1b、1cおよび1dの各々で、周囲
トレンチ18内のフィールド電極38は、周囲トレンチ18の内側の壁18aの
誘電体28の上に存在する。このフィールド電極38は、外側の壁に作用するこ
となしに、この内側の壁を横切って容量的に結合されている。周囲フィールド電
極38は、周囲トレンチ18のいずれの外側の壁18bに沿って並んでいるどの
誘電体材料の上にも存在しない。実際に、図2から4の整流器1b、1c、およ
び1dでは、周囲トレンチ18は外側の壁を持たない。
【0015】 さらに、図1から4の整流器1a、1b、1cおよび1dの各々では、本体部
分4の中間部分4aおよび4bは低濃度にドーピングされ、内部および周囲トレ
ンチ11および18は、狭い間隔をおいて配置されている。この中間部分4aお
よび4bのドーピングは、十分に低いので、電極3は本体部分4と所望のショッ
トキー障壁43を形成することができる。さらに、間隔は非常に狭く、さらにド
ーピングは非常に低いので、整流器の阻止状態で、本体部分4内に形成された空
乏層40(ショットキー障壁43および電界緩和領域31、21および38、2
8から形成された)は、降伏電圧よりも小さな電圧で、トレンチ11と18の間
の本体部分4の中間部分4aおよび4bの全体を空乏にする。この空乏は、デバ
イスの最大阻止電圧かまたはその近くで起こる可能性があり、この電圧は降伏電
圧に近い、すなわち、降伏電圧のすぐ下である。
【0016】 このようにして、本発明による整流器では、周囲トレンチ18の内側に向かっ
て作用するフィールド電極38は、空乏層40が有効に外方向に広がらないで、
トレンチ18と11の間の本体部分4を空乏にして高電界点を減らすように、内
部トレンチ11に対して構成配列されている。この内側に向かって作用するフィ
ールド電極38の構成配列およびトレンチ18と11の狭い間隔を除いて、図1
から4の整流器1a、1b、1cおよび1dは公知のタイプである。したがって
、図1から4の整流器1a、1b、1cおよび1dは、米国特許第4,646,
115号、5,612,567号、5,998,833号および米国特許出願0
9/167,298に記載されているものと類似の形状寸法、材料、プロセスお
よびドーピング濃度で、製造することができる。本発明による効果的で新規な相
違点は、以下で開示されるように、採り入れることができる。
【0017】 大抵は、本発明によるショットキー整流器は、図1から4に示すような個別の
縦方向デバイス構造であり、第2の主電極34は本体10の底面10bにあり、
この底面で、第2の主要電極34は高濃度にドーピングされた(n+)基板60
とオーム接触を形成する。一般に、デバイス本体10は、単結晶シリコンである
。基板60のドーピング濃度(n+)は、例えば、1018から1021の燐ま
たは砒素原子cm-3である可能性がある。アルミニウムまたはTi−Ni−A
gは、オーム性基板電極34に適した一般に使用される電極材料の2つの例であ
る。この基板60上に、比較的高抵抗率のエピタキシャル層が存在して、ショッ
トキー障壁43が形成される本体部分4を形成する。エピタキシャル層および基
板は、同じ導電型で、通常n型である。ショットキー電極3の材料の選択は、所
望の障壁高さに依存し、適当な一般に使用される材料の特定の例には、白金シリ
サイドまたはチタンがある。ドリフト領域4のドーピング濃度および厚さの選択
は、整流器の所望の阻止電圧に依存するが、通常、例えば、1015から10 の燐または砒素原子cm-3の範囲であり、約2μm(マイクロメートル)以
上の厚さである。ドリフト領域4は、一様なドーピング濃度(n)を有し、例え
ば、1015ドーパント原子cm-3のオーダである。しかし、下で述べるよう
に、ドリフト領域4は、デバイスのオン抵抗を減少させるために、深さとともに
増加するドーピング濃度を有することもある。
【0018】 内部フィールド電極31は、二酸化シリコンの絶縁層21上の導電性多結晶シ
リコンで好都合に形成することができる。周囲トレンチの誘電体28は、また、
二酸化シリコンでもよく、内部トレンチ11の層21と同じ組成および厚さでも
よい。周囲フィールド電極38は、ショットキー電極3または内部フィールド電
極31と同じ材料で好都合に形成することができる。例として、図1から3は、
ショットキー電極3の簡単な延長で形成された周囲フィールド電極38を示す。
図4は、内部電極回路網31を、周囲の壁18aの周りに、外の方に延長して形
成された周囲フィールド電極38を示す。内部電極回路網31の同様な延長を、
図1から3のデバイスの変更で周囲フィールドプレート38を形成するために、
採り入れることができる。
【0019】 通常、内部トレンチ11は、ドリフト領域4の厚さのほとんどを横切って延び
るように、十分に深い。トレンチ11は、基板60の中に僅かに入るように延び
ることができる。特定の例を図3に示す。周囲トレンチ18の深さは、内部トレ
ンチ11の深さとほぼ同じであるか、またはそれより深くてもよい。内部トレン
チ11と周囲トレンチ18の狭い間隔は、ドリフト領域4の中間部分4aおよび
4bに、例えば0.5μmから1μmの幅を与えるようなものであってもよい。
このようにして、内部トレンチの11の幅が0.5μmから1μmである場合、
トレンチ形整流器は、1μmから2μmのセルピッチを有する。すなわち、隣り
合うトレンチ11の中心間に1μmから2μmの間隔を有する。
【0020】 整流器の阻止状態では、ドリフト領域4とのショットキー障壁部分43から、
および電界緩和領域31、21および38、28から、空乏層40がドリフト領
域内に形成される。この空乏層40の範囲を、図1から4に、鎖線の輪郭(―‐
―)で示す。このようにして、図1から4の空乏層40は、トレンチ11、18
の間のドリフト領域4の全体を横切って延び、さらにより高濃度にドーピングさ
れた基板60の中にも僅かに入る。この空乏層40は、阻止電圧で、隣り合うト
レンチ11間のドレインドリフト領域4の中間領域4a全体を空乏にする。この
ことは、ドリフト領域4内の隣接するセルのトレンチ形フィールド電極31のフ
ィールドプレート効果によって起こる。
【0021】 本発明による方法で、アレイ周囲を取り囲んだフィールド電極38を設けるこ
とで、整流器の縁部で、フィールドプレート効果が実現される。この電極38は
、周囲トレンチ18内の誘電体材料28を横切って容量的に結合されるが、内側
の壁18aでだけで結合され、この電極38は、周囲トレンチのいずれの外側の
壁18bにもフィールドプレートとして実質的に延びていない。したがって、フ
ィールド電極38は、整流器アレイに向かって内側の方に作用し、半導体本体1
0の周囲15の方に外側の方に空乏層40を有効に広げることはりない。トレン
チ11、18の間の中間部分(図1と2の4b、および図3の4a)の結果とし
て生じる空乏層は、最も外側の能動セル1の周囲の周りの電界を減少させ、一方
で、本体10の周囲15近くで降伏が起こらないようにする。
【0022】 本発明の範囲内で、多くの変更物および変化物が可能である。いくつかのその
ような変更物を、図1から4の別個の実施形態1a、1b、1cおよび1dに示
す。一実施形態に示す他の特徴を、別の実施形態に採り入れることができること
は、明らかであろう。
【0023】 図1から4の整流器で、周囲トレンチ18は、内部トレンチ11よりも深く本
体10中に延び、さらに内部トレンチ11よりも広い。この深いトレンチ18の
底部での電界は、より浅いトレンチの底部よりも大きいので、この深いトレンチ
18の少なくとも下部に沿って並ぶ誘電体28は、相当に厚いのが好ましい。し
たがって、誘電体28の少なくともこの部分は、内部トレンチ11の少なくとも
上部に沿って並ぶ誘電体21よりも厚いことが効果的である。
【0024】 図1の整流器1aでは、より深くより広いトレンチ18は、ドリフト領域4の
周囲部分4cだけ、半導体本体10の周囲15から間隔をおいて配置されている
。このようにして、この周囲トレンチ18は、図1に示すような外側の壁18b
を有する。図1は周囲部分4cの表面10aに可能な誘電体層28aを示す(破
線の輪郭で)が、この誘電体28aは省くことができる。同様に、周囲トレンチ
18の外側の壁18bの誘電体層28bも省くことができる。トレンチ18から
本体10の周囲15の方に外向きのフィールドプレート作用が起こるのを防ぐ周
辺絶縁効果のために、これらの誘電体層28aおよび28bは省くことができる
。フィールドプレート38と外側の壁18bの周辺部4cとの間に有効な容量性
結合がないほどに、十分に小さな誘電率で大きな厚さの絶縁材料で、図1の周囲
トレンチ18に示す間隙を埋めることができれば、この周辺絶縁が実現される。
【0025】 しかし、周囲トレンチ(整流器部分のアレイの周りに延びる)を本体10の周
囲15から間隔をあけて配置することは、必要でない。図2から4は、もっと簡
単でもっとコンパクトな配置形態を有する特定の実施形態1b、1cおよび1d
を示す。整流器1b、1cおよび1dでは、周囲トレンチ18は本体10の周囲
15まで延びるほどに広い。このようにして、図2から4のこれらのデバイスは
、周囲トレンチ18に対して外側の壁18bを持たない。
【0026】 図2および3の周囲トレンチ18は非常に深くて、ドリフト領域4の厚さを通
り抜けて、より高導電率の基板60まで延びている。図1および4のデバイスの
周囲トレンチ18は、同様に、基板60の中に延びことができるし、または、例
えば内部トレンチ11と同じ深さで、より浅くすることができる。図1および4
は、トレンチ18が内部トレンチ11よりも深いがドリフト領域4と基板60の
境界面よりも浅い中間状況を示す。この中間状況は、図2および3のデバイスの
変更にも採り入れることができる。
【0027】 図1に図示する整流器では、周囲トレンチ28内の誘電体28が、内部トレン
チ11内の誘電体21と同じ組成および厚さであり、したがって、同じ処理ステ
ップで形成することができる。図2は、誘電体21と28の差異を示す。図2の
周囲トレンチ内の誘電体28は、内部トレンチ11内の誘電体21よりも厚い。
このようにして、デバイスの周囲および整流器アレイ内での別個の電界効果作用
のために、誘電体28と21は、組成および厚さを別個に最適化することができ
る。各誘電体層21または28は、図1および2に示すように、実質的に一様な
厚さであっもよい。しかし、誘電体21および/または28の厚さは、深さに関
して電界効果作用を調整するように、深さに関して変化してもよい。
【0028】 図3および4に図示する整流器では、内部トレンチ11に沿って並ぶ誘電体材
料21は、ドリフト領域の基板隣接部の厚さが、表面隣接部の厚さに比べて増し
ている。このようにして、トレンチ11の上部に沿って並んでいる誘電体部21
xは、下部に沿って並んでいる誘電体部21yよりも薄い。ドリフト領域4が、
それぞれはっきりと異なったドーピング濃度N−とNであるはっきり異なった表
面隣接部と基板隣接部4xと4yを有する時に、そのような誘電体厚さの変化は
、特に、有益である場合がある。また、トレンチ11が高濃度にドーピングされ
た基板60に達する時に、これは有益である場合がある。そのような状況を図3
および4に示す。
【0029】 図3および4の整流器1cおよび1dでは、表面隣接部4xは、基板隣接部4
yのドーピング濃度Nよりも低ドーピング濃度N−である。表面隣接部4xは、
例えば1015または1016cm-3の一様な低ドーピング濃度N−である可
能性がある。基板隣接部4yは、また、例えば1017cm-3の一様なドーピ
ング濃度である可能性がある。しかし、基板隣接部4yは、基板までの距離とと
もに増加する傾斜ドーピング濃度を持つことができる。このようにして、ドリフ
ト領域部4yのドーピング濃度Nは、例えば表面隣接部4xの近傍の1×10 cm-3から、基板60との境界面の近傍の例えば3×1017cm-3に増加
する可能性がある。同様に、図1および2のデバイスのドリフト領域4の基板隣
接部4yは、傾斜または増加ドーピング濃度Nを有することができる。
【0030】 トレンチの底部での容量性結合を減少させるように、増加ドーピング濃度(基
板隣接部4yのNおよび/または基板60のn+)に隣接する誘電体材料21y
および28は、低ドーピング濃度(表面隣接部4xのN−)に隣接する誘電体層
21xよりも厚くするのが好ましい。そのような状況を、図3および4に図示す
る。周囲トレンチ18の少なくとも下部に沿って並ぶ誘電体材料28は、内部ト
レンチ11の誘電体材料21yの組成および増加した厚さと同じ組成および厚さ
である。図3のデバイスでは、誘電体28は、ドリフト領域の表面隣接部4xと
基板隣接部4yの両方で同じ厚さである。図4のデバイスでは、基板隣接部4y
の誘電体28yは、表面隣接部4xの誘電体部28xよりも厚い。
【0031】 図1から3のデバイスで、周囲フィールドプレート38は、主電極33の延長
である。厚い誘電体層28が、周囲トレンチの深さ全体にわたって、周囲トレン
チ18に沿って並んでいる。図4は、内部トレンチ11が、より深くより広い周
囲トレンチ18の中に入ることができる異なる状況を示す。図4の整流器では、
周囲のフィールドプレート38が内部トレンチ電極31の延長で形成されている
。このようにして、図4の周囲トレンチ18内の薄い誘電体部28xおよび厚い
誘電体部28yは、内部トレンチ11内の薄い誘電体部21xおよび厚い誘電体
部21yと同じプロセスステップ(同じ組成で同じ厚さ)で形成することができ
る。
【0032】 図3および4の電界緩和構造におけるドーピイングおよび誘電体厚さの増加は
、小さな漏れ電流、比較的高い降伏電圧、および小さなオン抵抗を有するショッ
トキー整流器1cおよび1dを製造するのに有用であることがある。
【0033】 例として、図1および3で図示する整流器1aおよび1cでは、ドリフト領域
4は、最も外側の内部トレンチ11と周囲トレンチ18の間の表面10aまで延
びる。能動整流器部分43aは、最も外側の内部トレンチ11と周囲トレンチ1
8の間のこの部分で、ショットキー電極3で形成される。能動整流器部分43a
の代わりに、周囲トレンチ18に隣接するこの部分に他の特徴を設けることもで
きる。このようにして、例えば、米国特許出願09/167,298および米国
特許第5,998,833号の11欄に記載されるような降伏遮蔽領域25を、
この周囲部分の少なくとも一部に設けることができる。図2および4は、そのよ
うな領域25の包含を図示し、この領域25は、整流器ドリフト領域(n型)と
反対の導電型(p型)であり、遥かに高濃度にドーピングされている(p+)可
能性がある。領域25に、オーム接触を形成する電極3が接触している。領域2
5は、ドリフト領域4の部分4bとpn接合45を形成する。pn接合45は、
降伏電圧でオンするアバランシェダイオードとして機能することができる。図2
および図4の両方は、このpn接合を、周囲トレンチ18の厚い誘電体層28ま
たは28yで終端するものとして、図示している。
【0034】 図1から4の整流器は、公知の技術を使用して製造することができる。図1、
3および4のデバイス構造は、周囲フィールドプレート38、28、18を作る
ために、追加のマスクステップおよび処理ステップを必要としないで、製造する
ことができる。
【0035】 このようにして、図5は、製造段階を図示し、この製造段階では、内部トレン
チ11およびより広くてより深い周囲トレンチ18は、同じプロセスステップを
使用し、半導体本体10の表面10aのマスクパターン50のそれぞれの窓58
および51を介して、本体10にエッチングされる。内部トレンチ11用の窓5
1は、周囲トレンチ18用のより広い窓58と比べて、内部トレンチ11のエッ
チ速度を制限するするように狭い。このようにして、このプロセスは、いわゆる
「ローディング効果」という周知の現象を好都合に利用する。この「ローディン
グ効果」では、エッチング速度は、エッチャントに対して露出されたエッチング
可能な表面の大きさに依存する。
【0036】 図2から4のデバイスでは、周囲トレンチ18は本体の周囲まで延び、したが
って、ウェハー内に並んで製造される個々のデバイス本体は、個々の周囲の周り
に、共通の2倍の幅のトレンチ18、18´を共有する。この場合、共通の2倍
幅のトレンチ18、18´の底部のフィールドプレート構造に沿ったスクライブ
線に沿ってウェハーを分割することで、個別の本体10が、製造の最終段階に形
成される。図5の隣り合うデバイス本体の対応する部分は、図1から4の本体の
対応する部分と同じ参照符号を付与するが、アポストロフィ記号を付ける。
【0037】 本体10の裏面10bで基板60と接触する第2の主電極34を有する縦型個
別デバイス1a、1b、1cおよび1dを、図1から4を参照して説明した。し
かし、本発明に従って、集積デバイスもまた可能である。この場合、高伝導性領
域60は、デバイス基板とエピタキシャル領域4の間のドーピングされた埋込み
層とすることができ、この高伝導性領域60は、表面10aから埋込み層の深さ
まで延びるドーピングされた周辺コンタクト領域を通して、前主表面10aの電
極34と連絡することができる。
【0038】 本開示を読むことから、他の変形よび変更が当業者には明らかであろう。その
ような変形および変更には、設計、製造および半導体デバイスの使用で既に公知
で、ここで既に説明した特徴の代わりに、またはこれに追加して使用することが
できる同等な特徴およびその他の特徴が含まれる可能性がある。
【0039】 特許請求の範囲は、この出願で、特徴の特定の組合せに対して、明確に表現さ
れているが、ここに明示的か暗示的かいずれかで開示されたあらゆる新規な特徴
または特徴のあらゆる新規な組合せ、またはそれらのあらゆる一般化は、それが
いずれかの請求項で現在請求されるものと同じ発明に関するものであろうとなか
ろうと、およびそれが本発明と同じ技術問題のいずれかまたは全てを軽減しよう
としまいと、本発明の開示の範囲に含まれることを理解すべきである。
【0040】 本出願またはこれから派生するあらゆる他の出願の審査手続中、あらゆる特徴
および/またはそのような特徴の組合せに対して新しい請求項が作られることが
あることを本出願人は通知する。
【図面の簡単な説明】
【図1】 本発明によるトレンチ形ショットキー整流器の一部の断面図である。
【図2】 同じく本発明による他のトレンチ形ショットキー整流器の一部の同様な断面図
である。
【図3】 同じく本発明による他のトレンチ形ショットキー整流器の一部の同様な断面図
である。
【図4】 同じく本発明による他のトレンチ形ショットキー整流器の一部の同様な断面図
である。
【図5】 本発明による方法を用いた、図2または図3または図4の整流器製造の段階に
おける、図2または3または4の2つの本体部分を備える半導体ウェーハの一部
の断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レイモンド、ジェイ.イー.ヒュティング オランダ国5656、アーアー、アインドーフ ェン、プロフ.ホルストラーン、6 Fターム(参考) 4M104 BB14 BB22 CC03 FF01 FF10 GG03 【要約の続き】 で、ショットキー障壁(43)および電界緩和領域(3 1、21;38、28)からドリフト領域(4)に形成 される空乏層(40)は、降伏電圧の直ぐ下の阻止電圧 で、トレンチ(11、18)の間の中間部分(4a、4 b)全体を空乏にすることができる。この配列により、 空乏層(40)内の、特に整流器部分(43a)のアレ イの周囲の、高電界点で起こり得る早すぎる降伏の危険 が減少する。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 第1の主電極と第2の主電極の間に一導電型の本体部分を有し、前記第1の主
    電極が前記本体部分の第1の表面の複数の整流器部分で前記本体部分とショット
    キー障壁を形成する半導体本体と、前記第1の表面から前記本体部分の中に延び
    るトレンチのパターンとを具備してなるショットキー整流器であって、 前記パターンが、各整流器部分の境界となる内部トレンチと、前記複数の整流
    器部分の外周を取り囲んで延びる内側の壁を有する周囲トレンチとを備え、前記
    トレンチが、前記第1の主電極に接続されているフィールド電極を収容し、前記
    フィールド電極が、前記本体部分内に電界緩和領域を設けるように、前記トレン
    チに沿って並ぶ誘電体材料を介して、前記本体部分に容量的に結合され、空乏層
    が、前記整流器の阻止状態で、前記ショットキー障壁および前記電界緩和領域か
    ら前記本体領域の中に形成されるショットキー整流器であって、前記周囲トレン
    チ内の前記フィールド電極が、前記周囲トレンチの前記内側の壁の誘電体上に存
    在し、且ついずれの外側の壁に対しても作用することなく、前記内側の壁を横切
    って容量的に結合されていること、および前記内部トレンチおよび周囲トレンチ
    が十分に狭い間隔をおいて配置され、さらに前記本体部分の中間部分が十分に低
    濃度にドーピングされて、前記整流器の阻止状態で、前記本体部分内に形成され
    る空乏層が、降伏電圧よりも小さい電圧で、前記トレンチの間の前記本体部分の
    中間部分全体を空乏にすることを特徴とする、ショットキー整流器。
  2. 【請求項2】 前記周囲トレンチが、前記内部トレンチよりも深く前記本体中に延びることを
    さらに特徴とする、請求項1に記載の整流器。
  3. 【請求項3】 前記本体部分が、同じ一導電型のより高導電率の基板上に存在するドリフト領
    域を備え、さらに前記周囲トレンチが、前記ドリフト領域の厚さを通り抜けて前
    記基板まで延びることをさらに特徴とする、請求項2に記載の整流器。
  4. 【請求項4】 前記周囲トレンチが、前記内部トレンチよりも広いことをさらに特徴とする、
    請求項1から3のいずれか1項に記載の整流器。
  5. 【請求項5】 前記周囲トレンチが、前記半導体本体の周囲まで延び、その結果、外側の壁を
    備えないことをさらに特徴とする、請求項4に記載の整流器。
  6. 【請求項6】 前記周囲トレンチの少なくとも下部の部分に沿って並ぶ誘電体材料が、前記内
    部トレンチの少なくとも上部の部分に沿って並ぶ誘電体材料よりも厚いことをさ
    らに特徴とする、請求項1から5のいずれか1項に記載の整流器。
  7. 【請求項7】 前記本体部分が、同じ一導電型のより高導電率の基板上に存在するドリフト領
    域を備え、さらに前記ドリフト領域が、異なるドーピング濃度である別個の表面
    隣接部と基板隣接部を有し、前記表面隣接部が前記基板隣接部よりも低いドーピ
    ング濃度を有することをさらに特徴とする、請求項1から6のいずれか1項に記
    載の整流器。
  8. 【請求項8】 前記本体部分が、同じ一導電型のより高導電率の基板上に存在するドリフト領
    域を備え、さらに前記ドリフト領域の前記基板隣接部が、基板までの距離に関し
    て増加する傾斜ドーピング濃度を有することをさらに特徴とする、請求項1から
    7のいずれか1項に記載の整流器。
  9. 【請求項9】 前記内部トレンチに沿って並ぶ誘電体材料が、前記ドリフト領域の前記基板隣
    接部で、前記表面隣接部での厚さに比べて増加した厚さであることをさらに特徴
    とする、請求項7または8に記載の整流器。
  10. 【請求項10】 前記周囲トレンチの少なくとも下部の部分に沿って並ぶ誘電体材料が、前記ド
    リフト領域の前記基板隣接部における前記内部トレンチの誘電体材料の組成およ
    び増加した厚さと同じ組成および厚さであることをさらに特徴とする、請求項9
    に記載の整流器。
  11. 【請求項11】 前記一導電型の前記本体部分が、最も外側の前記内部トレンチと前記周囲トレ
    ンチの間の表面まで延びることをさらに特徴とする、請求項1から10のいずれ
    か1項に記載の整流器。
  12. 【請求項12】 反対の導電型の降伏遮蔽領域が、前記最も外側の内部トレンチと前記周囲トレ
    ンチの間に存在し、前記一導電型の前記本体部分とpn接合を形成することをさ
    らに特徴とする、請求項1から11のいずれか1項に記載の整流器。
  13. 【請求項13】 より広くより深い前記周囲トレンチおよび前記内部トレンチが、同じプロセス
    ステップを使用し、前記本体の表面上のマスクパターンのそれぞれの窓を介して
    、前記半導体本体の中にエッチングされ、さらに前記内部トレンチ用の前記窓が
    、前記周囲トレンチ用のより広い窓に比べて、そのトレンチのアレイのエッチン
    グ速度を制限するように狭いことを特徴とする、請求項4に記載の整流器を製造
    する方法。
JP2001557078A 2000-02-02 2001-01-22 トレンチ形ショットキー整流器 Withdrawn JP2003522413A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0002235.0 2000-02-02
GBGB0002235.0A GB0002235D0 (en) 2000-02-02 2000-02-02 Trenched schottky rectifiers
PCT/EP2001/000657 WO2001057915A2 (en) 2000-02-02 2001-01-22 Trenched schottky rectifiers

Publications (1)

Publication Number Publication Date
JP2003522413A true JP2003522413A (ja) 2003-07-22

Family

ID=9884704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001557078A Withdrawn JP2003522413A (ja) 2000-02-02 2001-01-22 トレンチ形ショットキー整流器

Country Status (6)

Country Link
US (1) US6441454B2 (ja)
EP (1) EP1188189B1 (ja)
JP (1) JP2003522413A (ja)
DE (1) DE60142211D1 (ja)
GB (1) GB0002235D0 (ja)
WO (1) WO2001057915A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515614A (ja) * 2001-05-22 2005-05-26 ゼネラル セミコンダクター,インク. 2回のマスキング工程で製造されるトレンチショットキーダイオード
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009253122A (ja) * 2008-04-09 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 整流素子
JP2010147399A (ja) * 2008-12-22 2010-07-01 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード
JP2012204579A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置
JP2016181581A (ja) * 2015-03-24 2016-10-13 日本インター株式会社 半導体装置
JP2017028150A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置
KR20170064948A (ko) * 2015-12-02 2017-06-12 현대자동차주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US11393933B2 (en) 2018-06-29 2022-07-19 Kyocera Corporation Semiconductor device and electric device

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
DE10127885B4 (de) * 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
GB0129450D0 (en) * 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
EP1859981B1 (de) * 2002-04-12 2011-07-27 Webasto-Edscha Cabrio GmbH Faltverdeck für ein Cabriolet-Fahrzeug
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) * 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US6977208B2 (en) * 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
WO2010001338A1 (en) * 2008-07-01 2010-01-07 Nxp B.V. Manufacture of semiconductor devices
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
TWI503891B (zh) * 2011-12-06 2015-10-11 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
TWM435716U (en) * 2012-04-13 2012-08-11 Taiwan Semiconductor Co Ltd The active region of the trench distributed arrangement of the semiconductor device structure
TWM439885U (en) 2012-04-13 2012-10-21 Taiwan Semiconductor Co Ltd Semiconductor component trench structure
CN103426910B (zh) * 2012-05-24 2016-01-20 杰力科技股份有限公司 功率半导体元件及其边缘终端结构
TWI521693B (zh) * 2012-11-27 2016-02-11 財團法人工業技術研究院 蕭基能障二極體及其製造方法
EP2945192A1 (en) 2014-05-14 2015-11-18 Nxp B.V. Semiconductive device and associated method of manufacture
US9716187B2 (en) 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
US10431699B2 (en) 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
CN105576045B (zh) * 2016-01-28 2018-04-17 杭州立昂微电子股份有限公司 一种沟槽肖特基势垒二极管及其制造方法
CN107731933A (zh) * 2016-08-13 2018-02-23 朱江 一种沟槽终端肖特基器件
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
CN108493258A (zh) * 2018-05-28 2018-09-04 江苏捷捷微电子股份有限公司 一种超低正向压降的Trench肖特基器件及制造方法
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
WO2020096838A1 (en) * 2018-11-06 2020-05-14 Cornell University High voltage group iii trioxide trench mos barrier schottky and methods of fabricating same
CN113054039A (zh) * 2020-11-27 2021-06-29 龙腾半导体股份有限公司 基于元胞结构的沟槽型肖特基二极管器件结构及制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2151844A (en) 1983-12-20 1985-07-24 Philips Electronic Associated Semiconductor devices
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5679966A (en) * 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515614A (ja) * 2001-05-22 2005-05-26 ゼネラル セミコンダクター,インク. 2回のマスキング工程で製造されるトレンチショットキーダイオード
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009253122A (ja) * 2008-04-09 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 整流素子
JP2010147399A (ja) * 2008-12-22 2010-07-01 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード
JP2012204579A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置
JP2016181581A (ja) * 2015-03-24 2016-10-13 日本インター株式会社 半導体装置
JP2017028150A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置
KR20170064948A (ko) * 2015-12-02 2017-06-12 현대자동차주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
KR102249592B1 (ko) 2015-12-02 2021-05-07 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US11393933B2 (en) 2018-06-29 2022-07-19 Kyocera Corporation Semiconductor device and electric device

Also Published As

Publication number Publication date
US6441454B2 (en) 2002-08-27
WO2001057915A2 (en) 2001-08-09
US20010010385A1 (en) 2001-08-02
WO2001057915A3 (en) 2001-12-20
EP1188189B1 (en) 2010-05-26
GB0002235D0 (en) 2000-03-22
DE60142211D1 (de) 2010-07-08
EP1188189A2 (en) 2002-03-20

Similar Documents

Publication Publication Date Title
JP2003522413A (ja) トレンチ形ショットキー整流器
JP4874516B2 (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US6359308B1 (en) Cellular trench-gate field-effect transistors
TWI520328B (zh) 帶有窄溝槽射極的橫向pnp雙極電晶體
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
EP0948818B1 (en) High density trench dmos transistor with trench bottom implant
US6657254B2 (en) Trench MOSFET device with improved on-resistance
TW587338B (en) Stop structure of trench type DMOS device and its formation method
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
TWI565064B (zh) 用於高壓應用的具有改良終止結構之溝渠dmos裝置
US6828626B2 (en) Semiconductor device with vertical transistors
US9406794B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20120326226A1 (en) Superjunction device and method for manufacturing the same
JP2007281515A (ja) 比較的少ない数のマスキング工程で製造され、末端領域に厚い酸化層を有するトレンチ型dmosトランジスタとその製造方法
JPH06151867A (ja) 縦型mosトランジスタおよびその製造方法
CN108695393B (zh) 包括沟槽结构中的场电极和栅电极的半导体器件及制造方法
KR20030035800A (ko) 반도체장치 및 그 제조방법
EP3933895B1 (en) Trench field effect transistor structure, and manufacturing method for same
US6133606A (en) High voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
JP3372176B2 (ja) 半導体装置とその製造方法
US20040094800A1 (en) High voltage semiconductor device having high breakdown voltage and method of fabricating the same
CN117976723A (zh) 一种屏蔽栅沟槽型mosfet器件及其制备方法
CN117747670A (zh) SiC功率器件及其形成方法
CN117954475A (zh) 用于隔离半导体器件的由较宽沟槽围绕的合并沟槽

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090909