JP2003522413A - トレンチ形ショットキー整流器 - Google Patents

トレンチ形ショットキー整流器

Info

Publication number
JP2003522413A
JP2003522413A JP2001557078A JP2001557078A JP2003522413A JP 2003522413 A JP2003522413 A JP 2003522413A JP 2001557078 A JP2001557078 A JP 2001557078A JP 2001557078 A JP2001557078 A JP 2001557078A JP 2003522413 A JP2003522413 A JP 2003522413A
Authority
JP
Japan
Prior art keywords
trench
rectifier
peripheral
drift region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001557078A
Other languages
English (en)
Inventor
エルウィン、エイ．ハイツェン
レイモンド、ジェイ．イー．ヒュティング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003522413A publication Critical patent/JP2003522413A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 トレンチ形ショットキー整流器（１ａ、１ｂ、１ｃ）の内部トレンチ（１１）は、ショットキー電極（３）がドリフト領域（４）とショットキー障壁４３を形成する複数の整流器部分（４３ａ）の境界となる。周囲トレンチ（１８）は、この複数の整流器部分（４３ａ）の外周のまわりに延びる。これらのトレンチ（１１、１８）は、ショットキー電極（３）に接続されているそれぞれの内部フィールド電極（３１）および周囲フィールド電極（３８）を収容する。内部フィールド電極（１１）は、内部トレンチ（１１）に沿って並ぶ誘電体材料（２１）を介してドリフト領域（４）に容量的に結合されている。周囲フィールド電極（３８）は、いずれの外側の壁（１８ｂ）に対しても作用することなく、周囲トレンチ（１８）の内側の壁（１８ａ）の誘電体材料（２８）を横切って容量的に結合されている。さらに、内部および周囲トレンチ（１１、１８）は、狭い間隔をおいて配置され、ドリフト領域（４）の中間部分（４ａ、４ｂ）は低濃度にドーピングされている。間隔は非常に狭く、さらにドーピングは非常に低いので、整流器の阻止状態で、ショットキー障壁（４３）および電界緩和領域（３１、２１；３８、２８）からドリフト領域（４）に形成される空乏層（４０）は、降伏電圧の直ぐ下の阻止電圧で、トレンチ（１１、１８）の間の中間部分（４ａ、４ｂ）全体を空乏にすることができる。この配列により、空乏層（４０）内の、特に整流器部分（４３ａ）のアレイの周囲の、高電界点で起こり得る早すぎる降伏の危険が減少する。

Description

【発明の詳細な説明】
【０００１】 本発明はショットキー整流器に関し、より詳細には、そのような整流器の降伏
電圧を向上させる対策に関する。また、本発明はそのような整流器を製造する方
法に関する。
【０００２】 第１と第２の主電極の間に一導電型の本体部分を有する半導体本体を備えるシ
ョットキー整流器は公知であり、この第１の主電極は、本体部分の第１の表面の
複数の整流器部分で、本体部分とショットキー障壁を形成している。そのような
整流器の様々な実施形態が、米国特許第４，６４６，１１５号（出願人整理番号
ＰＨＢ３３０４７）に開示されており、ここで、この特許の全内容を参照資料と
して本明細書に組み込まれる。実施形態の一形態では、トレンチのパターンが第
１の表面から本体部分の中に延びている。このパターンは、各整流器部分の境界
となる内部トレンチと、複数の整流器部分の外周を取り囲んで延びる内側の壁を
有する周囲トレンチとを備える。トレンチは、第１の主電極に接続されたフィー
ルド電極を収容する。フィールド電極は、本体部分に電界緩和領域を形成するよ
うに、トレンチに沿って並ぶ誘電体材料を介して本体部分に容量的に結合されて
いる。
【０００３】 内部トレンチは、十分に狭い間隔をおいて配置され、本体部分の中間部分は十
分に低濃度にドーピングされているので、降伏電圧よりも小さな電圧で、本体部
分に形成される空乏層（整流器の阻止状態で、ショットキー障壁および電界緩和
領域から形成された）で、トレンチ間の本体部分の中間部分が空乏にされる。
【０００４】 この種のショットキー整流器の早すぎる降伏は、空乏層内の高電界点、特に能
動領域の周囲で起こり得る。そのような早すぎる降伏を減らすために、または無
くするために、米国特許第４，６４６，１１５号は、周囲トレンチ内の誘電体材
料上にフィールド電極を備える周囲電界緩和領域を、この種の整流器に設けるこ
とを開示している。米国特許第４，６４６，１１５号は、デバイス製造の処理ス
テップの総数を減らすように、内部電界緩和領域と同時に周囲電界緩和領域を形
成することを開示している。米国特許第４，６４６，１１５号に示されている実
施形態では、周囲トレンチは、内部トレンチと同じ深さおよび幅である。周囲ト
レンチは、同じ誘電体材料の同じ厚さで並んでいる。周囲フィールド電極は、周
囲トレンチの内側と外側の壁（トレンチの底部にも）のこの誘電体材料の上にあ
り、そのようにして、内側の壁および外側の壁の両方を横切って本体部分に容量
的に結合している。
【０００５】 本発明の目的は、ショットキー整流器のトレンチ形電界緩和領域を、特にデバ
イスの周囲で、改良することであり、さらにこの改良された整流器の製造を容易
にすることである。
【０００６】 本発明に従って、トレンチ形の内部および周囲電界緩和領域を有するショット
キー整流器が提供される。周囲トレンチ内の周囲フィールド電極は、周囲トレン
チの内側の壁の誘電体材料上に存在して、外側の壁に対して何ら作用することな
しに、前記内側の壁を横切って容量的に結合されている。さらに、内部トレンチ
と周囲トレンチは十分に狭い間隔をおいて配置され、さらに本体部分の中間部分
は十分に低濃度にドーピングされているので、整流器の阻止状態で、本体部分に
形成される空乏層により、降伏電圧よりも小さな電圧で、トレンチ間の本体部分
の中間部分は空乏にされる。周囲トレンチが、内部トレンチよりも深く本体の中
に延びて、内側に向かった電界緩和機能を高めるのが効果的である。
【０００７】 このようにして、本発明による整流器では、内側に向かって作用する周囲トレ
ンチのフィールド電極が、外側に向かって有効に広がらないでトレンチ間の本体
部分を空乏にして高電界点を減らすように、内部トレンチに対して構成配列され
る。この空乏配列は、いわゆるリサーフ「ＲＥＳＵＲＦ」方法の特殊な形態の周
囲および内部トレンチ形フィールド電極を使用する。この構成配列の特に効果的
な形態は、製造の余分な処理ステップを必要としないで達成することができる。
特に、周囲トレンチは、これをより広くすることで、他のトレンチよりも深くす
ることができる。内部トレンチのエッチング中の局所的なローディング効果によ
って、この幅の増加を使用して、より深い周囲トレンチを自動的に作ることがで
きる。深い周囲トレンチ内の厚い誘電体層が効果的であり、様々な方法で形成す
ることができる。
【０００８】 本発明は、様々な公知のショットキー整流器のオプションと一緒に効果的に使
用することができる。したがって、例えば、米国特許第５，６１２，５６７号お
よび米国特許第５，９９８，８３３号の１１および１２欄で参照されている係属
中の米国特許出願０９／１６７，２９８に記載されているように、いくつかの状
況では、本体部分内の傾斜ドーピングが効果的であることがある。米国特許第５
，６１２，５６７号、米国特許第５，９９８，８３３号、および米国特許出願０
９／１６７，２９８の全内容が、ここで、参照資料として本明細書に組み込まれ
る。米国特許第５，９９８，８３３号に記載されているように、米国特許出願０
９／１６７，２９８はまた、周囲トレンチと内部トレンチの間に降伏遮蔽領域を
使用することを記載している。
【０００９】 本発明と共に使用可能な特に効果的な技術的特徴のいくつか、およびオプショ
ンのいくつかを、添付の特許請求の範囲に記載する。本発明は、いくつかの効果
的な新規な、特徴の組合せを提供する。この組合せの多くは、今、図面を参照し
て記述される実施形態で説明する。具体的な例は、周囲トレンチの深さと幅、お
よび半導体本体の周囲に対する周囲トレンチの関係、およびトレンチの下部の誘
電体厚さの増加と関係した本体部分のドーパント濃度の調整である。
【００１０】 ここで、例として、本発明の特定の実施形態を、添付の概略の図面を参照して
説明する。
【００１１】 留意すべきことであるが、全ての図は概略図である。図面の部分の相対的な寸
法および割合は、理解し易くする為に、および図面の都合の為に、大きさが誇張
してまたは小さく示されている。一般に、変更された実施形態および異なる実施
形態の対応する特徴または類似の特徴を参照するために、同じ参照符号が使用さ
れる。
【００１２】 図１から４のショットキー整流器１ａ、１ｂ、１ｃおよび１ｄ各々は、第１と
第２の主電極３および３４の間に一導電型（この場合、ｎ型）の本体部分４を有
する半導体本体１０を備える。第１の主電極３は、本体部分４の第１の表面１０
ａの複数の整流器部分４３ａの本体部分とショットキー障壁４３を形成する。
【００１３】 トレンチ１１、１８のパターンは、表面１０ａから本体部分４の中に延びる。
このパターンは、各整流器部分４３ａの境界となる内部トレンチ１１と、複数の
整流器部分４３ａの外周を取り囲んで延びる内側の壁１８ａを有する周囲トレン
チ１８とを備える。トレンチ１１および１８は、整流器１ａ、１ｂ、１ｃ、１ｄ
の第１の主電極３に接続されているそれぞれの内部フィールド電極３１および周
囲フィールド電極３８を収容する。これらのフィールド電極３１および３８は、
それぞれのトレンチ１１および１８に沿って並んでいる誘電体材料２１および２
８を介して本体部分４に容量的に結合されて、本体部分４内に電界緩和領域を形
成する。
【００１４】 図１から４のショットキー整流器１ａ、１ｂ、１ｃおよび１ｄの各々で、周囲
トレンチ１８内のフィールド電極３８は、周囲トレンチ１８の内側の壁１８ａの
誘電体２８の上に存在する。このフィールド電極３８は、外側の壁に作用するこ
となしに、この内側の壁を横切って容量的に結合されている。周囲フィールド電
極３８は、周囲トレンチ１８のいずれの外側の壁１８ｂに沿って並んでいるどの
誘電体材料の上にも存在しない。実際に、図２から４の整流器１ｂ、１ｃ、およ
び１ｄでは、周囲トレンチ１８は外側の壁を持たない。
【００１５】 さらに、図１から４の整流器１ａ、１ｂ、１ｃおよび１ｄの各々では、本体部
分４の中間部分４ａおよび４ｂは低濃度にドーピングされ、内部および周囲トレ
ンチ１１および１８は、狭い間隔をおいて配置されている。この中間部分４ａお
よび４ｂのドーピングは、十分に低いので、電極３は本体部分４と所望のショッ
トキー障壁４３を形成することができる。さらに、間隔は非常に狭く、さらにド
ーピングは非常に低いので、整流器の阻止状態で、本体部分４内に形成された空
乏層４０（ショットキー障壁４３および電界緩和領域３１、２１および３８、２
８から形成された）は、降伏電圧よりも小さな電圧で、トレンチ１１と１８の間
の本体部分４の中間部分４ａおよび４ｂの全体を空乏にする。この空乏は、デバ
イスの最大阻止電圧かまたはその近くで起こる可能性があり、この電圧は降伏電
圧に近い、すなわち、降伏電圧のすぐ下である。
【００１６】 このようにして、本発明による整流器では、周囲トレンチ１８の内側に向かっ
て作用するフィールド電極３８は、空乏層４０が有効に外方向に広がらないで、
トレンチ１８と１１の間の本体部分４を空乏にして高電界点を減らすように、内
部トレンチ１１に対して構成配列されている。この内側に向かって作用するフィ
ールド電極３８の構成配列およびトレンチ１８と１１の狭い間隔を除いて、図１
から４の整流器１ａ、１ｂ、１ｃおよび１ｄは公知のタイプである。したがって
、図１から４の整流器１ａ、１ｂ、１ｃおよび１ｄは、米国特許第４，６４６，
１１５号、５，６１２，５６７号、５，９９８，８３３号および米国特許出願０
９／１６７，２９８に記載されているものと類似の形状寸法、材料、プロセスお
よびドーピング濃度で、製造することができる。本発明による効果的で新規な相
違点は、以下で開示されるように、採り入れることができる。
【００１７】 大抵は、本発明によるショットキー整流器は、図１から４に示すような個別の
縦方向デバイス構造であり、第２の主電極３４は本体１０の底面１０ｂにあり、
この底面で、第２の主要電極３４は高濃度にドーピングされた（ｎ＋）基板６０
とオーム接触を形成する。一般に、デバイス本体１０は、単結晶シリコンである
。基板６０のドーピング濃度（ｎ＋）は、例えば、１０１８から１０２１の燐ま
たは砒素原子ｃｍ-３である可能性がある。アルミニウムまたはＴｉ−Ｎｉ−Ａ
ｇは、オーム性基板電極３４に適した一般に使用される電極材料の２つの例であ
る。この基板６０上に、比較的高抵抗率のエピタキシャル層が存在して、ショッ
トキー障壁４３が形成される本体部分４を形成する。エピタキシャル層および基
板は、同じ導電型で、通常ｎ型である。ショットキー電極３の材料の選択は、所
望の障壁高さに依存し、適当な一般に使用される材料の特定の例には、白金シリ
サイドまたはチタンがある。ドリフト領域４のドーピング濃度および厚さの選択
は、整流器の所望の阻止電圧に依存するが、通常、例えば、１０１５から１０１ ７ の燐または砒素原子ｃｍ-３の範囲であり、約２μｍ（マイクロメートル）以
上の厚さである。ドリフト領域４は、一様なドーピング濃度（ｎ）を有し、例え
ば、１０１５ドーパント原子ｃｍ-３のオーダである。しかし、下で述べるよう
に、ドリフト領域４は、デバイスのオン抵抗を減少させるために、深さとともに
増加するドーピング濃度を有することもある。
【００１８】 内部フィールド電極３１は、二酸化シリコンの絶縁層２１上の導電性多結晶シ
リコンで好都合に形成することができる。周囲トレンチの誘電体２８は、また、
二酸化シリコンでもよく、内部トレンチ１１の層２１と同じ組成および厚さでも
よい。周囲フィールド電極３８は、ショットキー電極３または内部フィールド電
極３１と同じ材料で好都合に形成することができる。例として、図１から３は、
ショットキー電極３の簡単な延長で形成された周囲フィールド電極３８を示す。
図４は、内部電極回路網３１を、周囲の壁１８ａの周りに、外の方に延長して形
成された周囲フィールド電極３８を示す。内部電極回路網３１の同様な延長を、
図１から３のデバイスの変更で周囲フィールドプレート３８を形成するために、
採り入れることができる。
【００１９】 通常、内部トレンチ１１は、ドリフト領域４の厚さのほとんどを横切って延び
るように、十分に深い。トレンチ１１は、基板６０の中に僅かに入るように延び
ることができる。特定の例を図３に示す。周囲トレンチ１８の深さは、内部トレ
ンチ１１の深さとほぼ同じであるか、またはそれより深くてもよい。内部トレン
チ１１と周囲トレンチ１８の狭い間隔は、ドリフト領域４の中間部分４ａおよび
４ｂに、例えば０．５μｍから１μｍの幅を与えるようなものであってもよい。
このようにして、内部トレンチの１１の幅が０．５μｍから１μｍである場合、
トレンチ形整流器は、１μｍから２μｍのセルピッチを有する。すなわち、隣り
合うトレンチ１１の中心間に１μｍから２μｍの間隔を有する。
【００２０】 整流器の阻止状態では、ドリフト領域４とのショットキー障壁部分４３から、
および電界緩和領域３１、２１および３８、２８から、空乏層４０がドリフト領
域内に形成される。この空乏層４０の範囲を、図１から４に、鎖線の輪郭（―‐
―）で示す。このようにして、図１から４の空乏層４０は、トレンチ１１、１８
の間のドリフト領域４の全体を横切って延び、さらにより高濃度にドーピングさ
れた基板６０の中にも僅かに入る。この空乏層４０は、阻止電圧で、隣り合うト
レンチ１１間のドレインドリフト領域４の中間領域４ａ全体を空乏にする。この
ことは、ドリフト領域４内の隣接するセルのトレンチ形フィールド電極３１のフ
ィールドプレート効果によって起こる。
【００２１】 本発明による方法で、アレイ周囲を取り囲んだフィールド電極３８を設けるこ
とで、整流器の縁部で、フィールドプレート効果が実現される。この電極３８は
、周囲トレンチ１８内の誘電体材料２８を横切って容量的に結合されるが、内側
の壁１８ａでだけで結合され、この電極３８は、周囲トレンチのいずれの外側の
壁１８ｂにもフィールドプレートとして実質的に延びていない。したがって、フ
ィールド電極３８は、整流器アレイに向かって内側の方に作用し、半導体本体１
０の周囲１５の方に外側の方に空乏層４０を有効に広げることはりない。トレン
チ１１、１８の間の中間部分（図１と２の４ｂ、および図３の４ａ）の結果とし
て生じる空乏層は、最も外側の能動セル１の周囲の周りの電界を減少させ、一方
で、本体１０の周囲１５近くで降伏が起こらないようにする。
【００２２】 本発明の範囲内で、多くの変更物および変化物が可能である。いくつかのその
ような変更物を、図１から４の別個の実施形態１ａ、１ｂ、１ｃおよび１ｄに示
す。一実施形態に示す他の特徴を、別の実施形態に採り入れることができること
は、明らかであろう。
【００２３】 図１から４の整流器で、周囲トレンチ１８は、内部トレンチ１１よりも深く本
体１０中に延び、さらに内部トレンチ１１よりも広い。この深いトレンチ１８の
底部での電界は、より浅いトレンチの底部よりも大きいので、この深いトレンチ
１８の少なくとも下部に沿って並ぶ誘電体２８は、相当に厚いのが好ましい。し
たがって、誘電体２８の少なくともこの部分は、内部トレンチ１１の少なくとも
上部に沿って並ぶ誘電体２１よりも厚いことが効果的である。
【００２４】 図１の整流器１ａでは、より深くより広いトレンチ１８は、ドリフト領域４の
周囲部分４ｃだけ、半導体本体１０の周囲１５から間隔をおいて配置されている
。このようにして、この周囲トレンチ１８は、図１に示すような外側の壁１８ｂ
を有する。図１は周囲部分４ｃの表面１０ａに可能な誘電体層２８ａを示す（破
線の輪郭で）が、この誘電体２８ａは省くことができる。同様に、周囲トレンチ
１８の外側の壁１８ｂの誘電体層２８ｂも省くことができる。トレンチ１８から
本体１０の周囲１５の方に外向きのフィールドプレート作用が起こるのを防ぐ周
辺絶縁効果のために、これらの誘電体層２８ａおよび２８ｂは省くことができる
。フィールドプレート３８と外側の壁１８ｂの周辺部４ｃとの間に有効な容量性
結合がないほどに、十分に小さな誘電率で大きな厚さの絶縁材料で、図１の周囲
トレンチ１８に示す間隙を埋めることができれば、この周辺絶縁が実現される。
【００２５】 しかし、周囲トレンチ（整流器部分のアレイの周りに延びる）を本体１０の周
囲１５から間隔をあけて配置することは、必要でない。図２から４は、もっと簡
単でもっとコンパクトな配置形態を有する特定の実施形態１ｂ、１ｃおよび１ｄ
を示す。整流器１ｂ、１ｃおよび１ｄでは、周囲トレンチ１８は本体１０の周囲
１５まで延びるほどに広い。このようにして、図２から４のこれらのデバイスは
、周囲トレンチ１８に対して外側の壁１８ｂを持たない。
【００２６】 図２および３の周囲トレンチ１８は非常に深くて、ドリフト領域４の厚さを通
り抜けて、より高導電率の基板６０まで延びている。図１および４のデバイスの
周囲トレンチ１８は、同様に、基板６０の中に延びことができるし、または、例
えば内部トレンチ１１と同じ深さで、より浅くすることができる。図１および４
は、トレンチ１８が内部トレンチ１１よりも深いがドリフト領域４と基板６０の
境界面よりも浅い中間状況を示す。この中間状況は、図２および３のデバイスの
変更にも採り入れることができる。
【００２７】 図１に図示する整流器では、周囲トレンチ２８内の誘電体２８が、内部トレン
チ１１内の誘電体２１と同じ組成および厚さであり、したがって、同じ処理ステ
ップで形成することができる。図２は、誘電体２１と２８の差異を示す。図２の
周囲トレンチ内の誘電体２８は、内部トレンチ１１内の誘電体２１よりも厚い。
このようにして、デバイスの周囲および整流器アレイ内での別個の電界効果作用
のために、誘電体２８と２１は、組成および厚さを別個に最適化することができ
る。各誘電体層２１または２８は、図１および２に示すように、実質的に一様な
厚さであっもよい。しかし、誘電体２１および／または２８の厚さは、深さに関
して電界効果作用を調整するように、深さに関して変化してもよい。
【００２８】 図３および４に図示する整流器では、内部トレンチ１１に沿って並ぶ誘電体材
料２１は、ドリフト領域の基板隣接部の厚さが、表面隣接部の厚さに比べて増し
ている。このようにして、トレンチ１１の上部に沿って並んでいる誘電体部２１
ｘは、下部に沿って並んでいる誘電体部２１ｙよりも薄い。ドリフト領域４が、
それぞれはっきりと異なったドーピング濃度Ｎ−とＮであるはっきり異なった表
面隣接部と基板隣接部４ｘと４ｙを有する時に、そのような誘電体厚さの変化は
、特に、有益である場合がある。また、トレンチ１１が高濃度にドーピングされ
た基板６０に達する時に、これは有益である場合がある。そのような状況を図３
および４に示す。
【００２９】 図３および４の整流器１ｃおよび１ｄでは、表面隣接部４ｘは、基板隣接部４
ｙのドーピング濃度Ｎよりも低ドーピング濃度Ｎ−である。表面隣接部４ｘは、
例えば１０１５または１０１６ｃｍ-３の一様な低ドーピング濃度Ｎ−である可
能性がある。基板隣接部４ｙは、また、例えば１０１７ｃｍ-３の一様なドーピ
ング濃度である可能性がある。しかし、基板隣接部４ｙは、基板までの距離とと
もに増加する傾斜ドーピング濃度を持つことができる。このようにして、ドリフ
ト領域部４ｙのドーピング濃度Ｎは、例えば表面隣接部４ｘの近傍の１×１０１ ６ ｃｍ-３から、基板６０との境界面の近傍の例えば３×１０１７ｃｍ-３に増加
する可能性がある。同様に、図１および２のデバイスのドリフト領域４の基板隣
接部４ｙは、傾斜または増加ドーピング濃度Ｎを有することができる。
【００３０】 トレンチの底部での容量性結合を減少させるように、増加ドーピング濃度（基
板隣接部４ｙのＮおよび／または基板６０のｎ＋）に隣接する誘電体材料２１ｙ
および２８は、低ドーピング濃度（表面隣接部４ｘのＮ−）に隣接する誘電体層
２１ｘよりも厚くするのが好ましい。そのような状況を、図３および４に図示す
る。周囲トレンチ１８の少なくとも下部に沿って並ぶ誘電体材料２８は、内部ト
レンチ１１の誘電体材料２１ｙの組成および増加した厚さと同じ組成および厚さ
である。図３のデバイスでは、誘電体２８は、ドリフト領域の表面隣接部４ｘと
基板隣接部４ｙの両方で同じ厚さである。図４のデバイスでは、基板隣接部４ｙ
の誘電体２８ｙは、表面隣接部４ｘの誘電体部２８ｘよりも厚い。
【００３１】 図１から３のデバイスで、周囲フィールドプレート３８は、主電極３３の延長
である。厚い誘電体層２８が、周囲トレンチの深さ全体にわたって、周囲トレン
チ１８に沿って並んでいる。図４は、内部トレンチ１１が、より深くより広い周
囲トレンチ１８の中に入ることができる異なる状況を示す。図４の整流器では、
周囲のフィールドプレート３８が内部トレンチ電極３１の延長で形成されている
。このようにして、図４の周囲トレンチ１８内の薄い誘電体部２８ｘおよび厚い
誘電体部２８ｙは、内部トレンチ１１内の薄い誘電体部２１ｘおよび厚い誘電体
部２１ｙと同じプロセスステップ（同じ組成で同じ厚さ）で形成することができ
る。
【００３２】 図３および４の電界緩和構造におけるドーピイングおよび誘電体厚さの増加は
、小さな漏れ電流、比較的高い降伏電圧、および小さなオン抵抗を有するショッ
トキー整流器１ｃおよび１ｄを製造するのに有用であることがある。
【００３３】 例として、図１および３で図示する整流器１ａおよび１ｃでは、ドリフト領域
４は、最も外側の内部トレンチ１１と周囲トレンチ１８の間の表面１０ａまで延
びる。能動整流器部分４３ａは、最も外側の内部トレンチ１１と周囲トレンチ１
８の間のこの部分で、ショットキー電極３で形成される。能動整流器部分４３ａ
の代わりに、周囲トレンチ１８に隣接するこの部分に他の特徴を設けることもで
きる。このようにして、例えば、米国特許出願０９／１６７，２９８および米国
特許第５，９９８，８３３号の１１欄に記載されるような降伏遮蔽領域２５を、
この周囲部分の少なくとも一部に設けることができる。図２および４は、そのよ
うな領域２５の包含を図示し、この領域２５は、整流器ドリフト領域（ｎ型）と
反対の導電型（ｐ型）であり、遥かに高濃度にドーピングされている（ｐ＋）可
能性がある。領域２５に、オーム接触を形成する電極３が接触している。領域２
５は、ドリフト領域４の部分４ｂとｐｎ接合４５を形成する。ｐｎ接合４５は、
降伏電圧でオンするアバランシェダイオードとして機能することができる。図２
および図４の両方は、このｐｎ接合を、周囲トレンチ１８の厚い誘電体層２８ま
たは２８ｙで終端するものとして、図示している。
【００３４】 図１から４の整流器は、公知の技術を使用して製造することができる。図１、
３および４のデバイス構造は、周囲フィールドプレート３８、２８、１８を作る
ために、追加のマスクステップおよび処理ステップを必要としないで、製造する
ことができる。
【００３５】 このようにして、図５は、製造段階を図示し、この製造段階では、内部トレン
チ１１およびより広くてより深い周囲トレンチ１８は、同じプロセスステップを
使用し、半導体本体１０の表面１０ａのマスクパターン５０のそれぞれの窓５８
および５１を介して、本体１０にエッチングされる。内部トレンチ１１用の窓５
１は、周囲トレンチ１８用のより広い窓５８と比べて、内部トレンチ１１のエッ
チ速度を制限するするように狭い。このようにして、このプロセスは、いわゆる
「ローディング効果」という周知の現象を好都合に利用する。この「ローディン
グ効果」では、エッチング速度は、エッチャントに対して露出されたエッチング
可能な表面の大きさに依存する。
【００３６】 図２から４のデバイスでは、周囲トレンチ１８は本体の周囲まで延び、したが
って、ウェハー内に並んで製造される個々のデバイス本体は、個々の周囲の周り
に、共通の２倍の幅のトレンチ１８、１８´を共有する。この場合、共通の２倍
幅のトレンチ１８、１８´の底部のフィールドプレート構造に沿ったスクライブ
線に沿ってウェハーを分割することで、個別の本体１０が、製造の最終段階に形
成される。図５の隣り合うデバイス本体の対応する部分は、図１から４の本体の
対応する部分と同じ参照符号を付与するが、アポストロフィ記号を付ける。
【００３７】 本体１０の裏面１０ｂで基板６０と接触する第２の主電極３４を有する縦型個
別デバイス１ａ、１ｂ、１ｃおよび１ｄを、図１から４を参照して説明した。し
かし、本発明に従って、集積デバイスもまた可能である。この場合、高伝導性領
域６０は、デバイス基板とエピタキシャル領域４の間のドーピングされた埋込み
層とすることができ、この高伝導性領域６０は、表面１０ａから埋込み層の深さ
まで延びるドーピングされた周辺コンタクト領域を通して、前主表面１０ａの電
極３４と連絡することができる。
【００３８】 本開示を読むことから、他の変形よび変更が当業者には明らかであろう。その
ような変形および変更には、設計、製造および半導体デバイスの使用で既に公知
で、ここで既に説明した特徴の代わりに、またはこれに追加して使用することが
できる同等な特徴およびその他の特徴が含まれる可能性がある。
【００３９】 特許請求の範囲は、この出願で、特徴の特定の組合せに対して、明確に表現さ
れているが、ここに明示的か暗示的かいずれかで開示されたあらゆる新規な特徴
または特徴のあらゆる新規な組合せ、またはそれらのあらゆる一般化は、それが
いずれかの請求項で現在請求されるものと同じ発明に関するものであろうとなか
ろうと、およびそれが本発明と同じ技術問題のいずれかまたは全てを軽減しよう
としまいと、本発明の開示の範囲に含まれることを理解すべきである。
【００４０】 本出願またはこれから派生するあらゆる他の出願の審査手続中、あらゆる特徴
および／またはそのような特徴の組合せに対して新しい請求項が作られることが
あることを本出願人は通知する。
【図面の簡単な説明】
【図１】 本発明によるトレンチ形ショットキー整流器の一部の断面図である。
【図２】 同じく本発明による他のトレンチ形ショットキー整流器の一部の同様な断面図
である。
【図３】 同じく本発明による他のトレンチ形ショットキー整流器の一部の同様な断面図
である。
【図４】 同じく本発明による他のトレンチ形ショットキー整流器の一部の同様な断面図
である。
【図５】 本発明による方法を用いた、図２または図３または図４の整流器製造の段階に
おける、図２または３または４の２つの本体部分を備える半導体ウェーハの一部
の断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レイモンド、ジェイ．イー．ヒュティング オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 4M104 BB14 BB22 CC03 FF01 FF10 GG03 【要約の続き】 で、ショットキー障壁（４３）および電界緩和領域（３ １、２１；３８、２８）からドリフト領域（４）に形成 される空乏層（４０）は、降伏電圧の直ぐ下の阻止電圧 で、トレンチ（１１、１８）の間の中間部分（４ａ、４ ｂ）全体を空乏にすることができる。この配列により、 空乏層（４０）内の、特に整流器部分（４３ａ）のアレ イの周囲の、高電界点で起こり得る早すぎる降伏の危険 が減少する。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第１の主電極と第２の主電極の間に一導電型の本体部分を有し、前記第１の主
    電極が前記本体部分の第１の表面の複数の整流器部分で前記本体部分とショット
    キー障壁を形成する半導体本体と、前記第１の表面から前記本体部分の中に延び
    るトレンチのパターンとを具備してなるショットキー整流器であって、 前記パターンが、各整流器部分の境界となる内部トレンチと、前記複数の整流
    器部分の外周を取り囲んで延びる内側の壁を有する周囲トレンチとを備え、前記
    トレンチが、前記第１の主電極に接続されているフィールド電極を収容し、前記
    フィールド電極が、前記本体部分内に電界緩和領域を設けるように、前記トレン
    チに沿って並ぶ誘電体材料を介して、前記本体部分に容量的に結合され、空乏層
    が、前記整流器の阻止状態で、前記ショットキー障壁および前記電界緩和領域か
    ら前記本体領域の中に形成されるショットキー整流器であって、前記周囲トレン
    チ内の前記フィールド電極が、前記周囲トレンチの前記内側の壁の誘電体上に存
    在し、且ついずれの外側の壁に対しても作用することなく、前記内側の壁を横切
    って容量的に結合されていること、および前記内部トレンチおよび周囲トレンチ
    が十分に狭い間隔をおいて配置され、さらに前記本体部分の中間部分が十分に低
    濃度にドーピングされて、前記整流器の阻止状態で、前記本体部分内に形成され
    る空乏層が、降伏電圧よりも小さい電圧で、前記トレンチの間の前記本体部分の
    中間部分全体を空乏にすることを特徴とする、ショットキー整流器。
  2. 【請求項２】 前記周囲トレンチが、前記内部トレンチよりも深く前記本体中に延びることを
    さらに特徴とする、請求項１に記載の整流器。
  3. 【請求項３】 前記本体部分が、同じ一導電型のより高導電率の基板上に存在するドリフト領
    域を備え、さらに前記周囲トレンチが、前記ドリフト領域の厚さを通り抜けて前
    記基板まで延びることをさらに特徴とする、請求項２に記載の整流器。
  4. 【請求項４】 前記周囲トレンチが、前記内部トレンチよりも広いことをさらに特徴とする、
    請求項１から３のいずれか１項に記載の整流器。
  5. 【請求項５】 前記周囲トレンチが、前記半導体本体の周囲まで延び、その結果、外側の壁を
    備えないことをさらに特徴とする、請求項４に記載の整流器。
  6. 【請求項６】 前記周囲トレンチの少なくとも下部の部分に沿って並ぶ誘電体材料が、前記内
    部トレンチの少なくとも上部の部分に沿って並ぶ誘電体材料よりも厚いことをさ
    らに特徴とする、請求項１から５のいずれか１項に記載の整流器。
  7. 【請求項７】 前記本体部分が、同じ一導電型のより高導電率の基板上に存在するドリフト領
    域を備え、さらに前記ドリフト領域が、異なるドーピング濃度である別個の表面
    隣接部と基板隣接部を有し、前記表面隣接部が前記基板隣接部よりも低いドーピ
    ング濃度を有することをさらに特徴とする、請求項１から６のいずれか１項に記
    載の整流器。
  8. 【請求項８】 前記本体部分が、同じ一導電型のより高導電率の基板上に存在するドリフト領
    域を備え、さらに前記ドリフト領域の前記基板隣接部が、基板までの距離に関し
    て増加する傾斜ドーピング濃度を有することをさらに特徴とする、請求項１から
    ７のいずれか１項に記載の整流器。
  9. 【請求項９】 前記内部トレンチに沿って並ぶ誘電体材料が、前記ドリフト領域の前記基板隣
    接部で、前記表面隣接部での厚さに比べて増加した厚さであることをさらに特徴
    とする、請求項７または８に記載の整流器。
  10. 【請求項１０】 前記周囲トレンチの少なくとも下部の部分に沿って並ぶ誘電体材料が、前記ド
    リフト領域の前記基板隣接部における前記内部トレンチの誘電体材料の組成およ
    び増加した厚さと同じ組成および厚さであることをさらに特徴とする、請求項９
    に記載の整流器。
  11. 【請求項１１】 前記一導電型の前記本体部分が、最も外側の前記内部トレンチと前記周囲トレ
    ンチの間の表面まで延びることをさらに特徴とする、請求項１から１０のいずれ
    か１項に記載の整流器。
  12. 【請求項１２】 反対の導電型の降伏遮蔽領域が、前記最も外側の内部トレンチと前記周囲トレ
    ンチの間に存在し、前記一導電型の前記本体部分とｐｎ接合を形成することをさ
    らに特徴とする、請求項１から１１のいずれか１項に記載の整流器。
  13. 【請求項１３】 より広くより深い前記周囲トレンチおよび前記内部トレンチが、同じプロセス
    ステップを使用し、前記本体の表面上のマスクパターンのそれぞれの窓を介して
    、前記半導体本体の中にエッチングされ、さらに前記内部トレンチ用の前記窓が
    、前記周囲トレンチ用のより広い窓に比べて、そのトレンチのアレイのエッチン
    グ速度を制限するように狭いことを特徴とする、請求項４に記載の整流器を製造
    する方法。
JP2001557078A 2000-02-02 2001-01-22 トレンチ形ショットキー整流器 Withdrawn JP2003522413A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0002235.0 2000-02-02
GBGB0002235.0A GB0002235D0 (en) 2000-02-02 2000-02-02 Trenched schottky rectifiers
PCT/EP2001/000657 WO2001057915A2 (en) 2000-02-02 2001-01-22 Trenched schottky rectifiers

Publications (1)

Publication Number Publication Date
JP2003522413A true JP2003522413A (ja) 2003-07-22

Family

ID=9884704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001557078A Withdrawn JP2003522413A (ja) 2000-02-02 2001-01-22 トレンチ形ショットキー整流器

Country Status (6)

Country Link
US (1) US6441454B2 (ja)
EP (1) EP1188189B1 (ja)
JP (1) JP2003522413A (ja)
DE (1) DE60142211D1 (ja)
GB (1) GB0002235D0 (ja)
WO (1) WO2001057915A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515614A (ja) * 2001-05-22 2005-05-26 ゼネラル セミコンダクター，インク． ２回のマスキング工程で製造されるトレンチショットキーダイオード
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009253122A (ja) * 2008-04-09 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 整流素子
JP2010147399A (ja) * 2008-12-22 2010-07-01 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード
JP2012204579A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置
JP2016181581A (ja) * 2015-03-24 2016-10-13 日本インター株式会社 半導体装置
JP2017028150A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置
KR20170064948A (ko) * 2015-12-02 2017-06-12 현대자동차주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US11393933B2 (en) 2018-06-29 2022-07-19 Kyocera Corporation Semiconductor device and electric device

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
DE10127885B4 (de) * 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
GB0129450D0 (en) * 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
DE50307467D1 (de) * 2002-04-12 2007-07-26 Edscha Cabrio Dachsys Gmbh Verdeck für ein cabriolet-fahrzeug
US7323402B2 (en) 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) * 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US6977208B2 (en) * 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
WO2010001338A1 (en) * 2008-07-01 2010-01-07 Nxp B.V. Manufacture of semiconductor devices
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
TWI503891B (zh) * 2011-12-06 2015-10-11 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
TWM435716U (en) * 2012-04-13 2012-08-11 Taiwan Semiconductor Co Ltd The active region of the trench distributed arrangement of the semiconductor device structure
TWM439885U (en) 2012-04-13 2012-10-21 Taiwan Semiconductor Co Ltd Semiconductor component trench structure
CN103426910B (zh) * 2012-05-24 2016-01-20 杰力科技股份有限公司 功率半导体元件及其边缘终端结构
TWI521693B (zh) * 2012-11-27 2016-02-11 財團法人工業技術研究院 蕭基能障二極體及其製造方法
EP2945192A1 (en) 2014-05-14 2015-11-18 Nxp B.V. Semiconductive device and associated method of manufacture
US10431699B2 (en) 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
US9716187B2 (en) 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
CN105576045B (zh) * 2016-01-28 2018-04-17 杭州立昂微电子股份有限公司 一种沟槽肖特基势垒二极管及其制造方法
CN107731933A (zh) * 2016-08-13 2018-02-23 朱江 一种沟槽终端肖特基器件
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
CN108493258A (zh) * 2018-05-28 2018-09-04 江苏捷捷微电子股份有限公司 一种超低正向压降的Trench肖特基器件及制造方法
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US11894468B2 (en) * 2018-11-06 2024-02-06 Cornell University High voltage gallium oxide (Ga2O3) trench MOS barrier schottky and methods of fabricating same
CN113054039A (zh) * 2020-11-27 2021-06-29 龙腾半导体股份有限公司 基于元胞结构的沟槽型肖特基二极管器件结构及制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2151844A (en) 1983-12-20 1985-07-24 Philips Electronic Associated Semiconductor devices
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5679966A (en) * 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515614A (ja) * 2001-05-22 2005-05-26 ゼネラル セミコンダクター，インク． ２回のマスキング工程で製造されるトレンチショットキーダイオード
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009253122A (ja) * 2008-04-09 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 整流素子
JP2010147399A (ja) * 2008-12-22 2010-07-01 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード
JP2012204579A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置
JP2016181581A (ja) * 2015-03-24 2016-10-13 日本インター株式会社 半導体装置
JP2017028150A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置
KR20170064948A (ko) * 2015-12-02 2017-06-12 현대자동차주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
KR102249592B1 (ko) 2015-12-02 2021-05-07 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US11393933B2 (en) 2018-06-29 2022-07-19 Kyocera Corporation Semiconductor device and electric device

Also Published As

Publication number Publication date
US6441454B2 (en) 2002-08-27
GB0002235D0 (en) 2000-03-22
US20010010385A1 (en) 2001-08-02
WO2001057915A2 (en) 2001-08-09
EP1188189A2 (en) 2002-03-20
EP1188189B1 (en) 2010-05-26
DE60142211D1 (de) 2010-07-08
WO2001057915A3 (en) 2001-12-20

Similar Documents

Publication Publication Date Title
JP2003522413A (ja) トレンチ形ショットキー整流器
JP4874516B2 (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US6359308B1 (en) Cellular trench-gate field-effect transistors
TWI520328B (zh) 帶有窄溝槽射極的橫向pnp雙極電晶體
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
EP0948818B1 (en) High density trench dmos transistor with trench bottom implant
US6657254B2 (en) Trench MOSFET device with improved on-resistance
TW587338B (en) Stop structure of trench type DMOS device and its formation method
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
TWI565064B (zh) 用於高壓應用的具有改良終止結構之溝渠ｄｍｏｓ裝置
US6828626B2 (en) Semiconductor device with vertical transistors
US9406794B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20120326226A1 (en) Superjunction device and method for manufacturing the same
JP2007281515A (ja) 比較的少ない数のマスキング工程で製造され、末端領域に厚い酸化層を有するトレンチ型ｄｍｏｓトランジスタとその製造方法
JPH06151867A (ja) 縦型ｍｏｓトランジスタおよびその製造方法
CN108695393B (zh) 包括沟槽结构中的场电极和栅电极的半导体器件及制造方法
KR20030035800A (ko) 반도체장치 및 그 제조방법
EP3933895B1 (en) Trench field effect transistor structure, and manufacturing method for same
US6133606A (en) High voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
JP3372176B2 (ja) 半導体装置とその製造方法
US20040094800A1 (en) High voltage semiconductor device having high breakdown voltage and method of fabricating the same
CN117976723B (zh) 一种屏蔽栅沟槽型mosfet器件及其制备方法
CN117747670A (zh) SiC功率器件及其形成方法
CN117954475A (zh) 用于隔离半导体器件的由较宽沟槽围绕的合并沟槽

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090909