TWI520328B - 帶有窄溝槽射極的橫向pnp雙極電晶體 - Google Patents

帶有窄溝槽射極的橫向pnp雙極電晶體 Download PDF

Info

Publication number
TWI520328B
TWI520328B TW101134564A TW101134564A TWI520328B TW I520328 B TWI520328 B TW I520328B TW 101134564 A TW101134564 A TW 101134564A TW 101134564 A TW101134564 A TW 101134564A TW I520328 B TWI520328 B TW I520328B
Authority
TW
Taiwan
Prior art keywords
trench
layer
diffusion region
conductivity type
region
Prior art date
Application number
TW101134564A
Other languages
English (en)
Other versions
TW201318163A (zh
Inventor
瑪力卡勒強斯瓦密 雪克
赫爾伯特 弗蘭茨娃
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201318163A publication Critical patent/TW201318163A/zh
Application granted granted Critical
Publication of TWI520328B publication Critical patent/TWI520328B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)

Description

帶有窄溝槽射極的橫向PNP雙極電晶體
本發明涉及橫向雙極電晶體，尤其是帶有溝槽射極和溝槽集極的橫向雙極電晶體，射極區很窄，以提高射極效率。
橫向雙極電晶體含有形成在襯底中的射極和集極區，作為電晶體的基極。製備射極和集極，使襯底區域中的橫向電流遠離襯底表面。已知橫向PNP雙極電晶體，但現有的橫向PNP雙極電晶體通常性能有限。
此外，橫向PNP雙極電晶體與寄生襯底PNP元件有關。在垂直方向上，寄生PNP元件形成在P-射極、N-基極以及P-襯底之間。由於這種垂直寄生PNP元件具有很大的電流增益，為了避免干擾主橫向PNP元件，必須禁止使用這種寄生元件。因此，大多數現有的橫向PNP電晶體都含有一個N+掩埋層，在P-射極下面，N+掩埋層的高摻雜有效地遮罩了寄生元件的增益。
依據本發明的一個實施例，橫向雙極電晶體包括一個第一導電類型的半導體襯底；一個形成在襯底上的第二導電類型的外延層，第二導電類型與第一導電類型相反；一個第一導電類型的第一掩埋層以及一個第 二導電類型的第二掩埋層，都形成在襯底和外延層之間，第一外延層位於溝槽絕緣結構下方，第二掩埋層位於基極區下方；一個形成在外延層上方的電介質層；形成在電介質層和外延層中的第一和第二溝槽，至少用一個多晶矽層填充溝槽，通過電介質層，多晶矽層與每個溝槽至少底部絕緣，用第一導電類型的摻雜物摻雜多晶矽層；第一導電類型的第一和第二擴散區，形成在外延層中，包圍著各自的第一和第二溝槽的側壁，每個溝槽的多晶矽層都與各自的擴散區電接觸，擴散區包圍著各自溝槽的側壁。在實際操作中，射極區形成在第一溝槽和第一擴散區中，集極區形成在第二溝槽和第二擴散區中。基極區形成在第一和第二擴散區之間的外延層中，第一和第二擴散區與第一和第二溝槽相連。第一溝槽中的多晶矽層形成在電介質層上方，延伸到一部分基極區上方，第一溝槽的多晶矽層的延伸部分作為基極區的一個場板。
依據本發明的另一方面，一種用於製備橫向雙極電晶體的方法包括製備第一導電類型的半導體襯底；在襯底中，製備第一導電類型的第一掩埋層以及第二導電類型的第二掩埋層，第二導電類型與第一導電類型相反，第一掩埋層位於溝槽絕緣結構下方，第二掩埋層位於基極區下方；製備第二導電類型的外延層，形成在襯底中；在外延層上方製備一個電介質層；在電介質層和外延層中製備第一和第二溝槽；製備第一導電類型的第一和第二擴散區，在外延層中，包圍著各自的第一和第二溝槽的側壁；製備一個襯裏氧化層和一個第一多晶矽層，在每個溝槽的下部，通過襯裏氧化層，第一多晶矽層和溝槽的側壁絕緣；在每個溝槽的上部，製備一個第二多晶矽層，用第一導電類型摻雜第二多晶矽層，每個溝槽的第二多晶矽層都與包圍著各自溝槽的各自的擴散區電接觸；並且在電介質層上方，製備第一溝槽的第二多晶矽層的延伸部分，延伸到一部分基極區上方，第一溝槽的第二多晶矽層的延伸部分作為基極區的場板。 在實際操作中，射極區形成在第一溝槽和第一擴散區中，集極區形成在第二溝槽和第二擴散區中。基極區形成在第一和第二擴散區之間的外延層中，第一和第二擴散區與第一和第二溝槽相連。
依據本發明的另一方面，一種用於製備橫向雙極電晶體的方法包括製備第一導電類型的半導體襯底；在襯底中，製備第一導電類型的第一掩埋層和第二導電類型的第二掩埋層，第二導電類型與第一導電類型相反，第一掩埋層位於溝槽絕緣結構下方，第二掩埋層位於基極區下方；製備第二導電類型的外延層，形成在襯底上；在外延層上方製備一個電介質掩膜層；在電介質掩膜層和外延層中製備第一和第二溝槽；除去電介質掩膜層；製備第二電介質層，在外延層上方以及第一和第二溝槽中；各向同性地蝕刻第二電介質層，使第二電介質層留在外延層頂面上以及每個溝槽的底部；在第二電介質層上方以及每個溝槽中，製備一個多晶矽層，用第一導電類型摻雜多晶矽層；形成多晶矽層圖案，製備與每個溝槽相連的多晶矽區，並且製備在第二電介質層上方的第一溝槽的多晶矽層的延伸部分，並且延伸到基極區上方，第一溝槽的多晶矽層的延伸部分作為基極區的場板；使外延層和多晶矽層退火，透過摻雜物向外擴散，形成第一導電類型的第一和第二擴散區，在外延層中，包圍著各自的第一和第二溝槽側壁，每個溝槽的多晶矽層都與包圍著各自溝槽側壁的各自的擴散區電接觸。在實際操作中，射極區形成在第一溝槽和第一擴散區中，集極區形成在第二溝槽和第二擴散區中。基極區形成在第一和第二擴散區之間的外延層中，第一和第二擴散區與第一和第二溝槽相連。
10‧‧‧襯底
12‧‧‧緩衝氧化層
14‧‧‧P+掩埋層
16‧‧‧N+掩埋層
18‧‧‧N-型外延層
20‧‧‧N+沉降片
22‧‧‧氧化物硬掩膜
24‧‧‧溝槽
26‧‧‧溝槽
28‧‧‧P-型區
28‧‧‧P+區
28a‧‧‧P+擴散區
28b‧‧‧P+擴散區
30‧‧‧N+區
32‧‧‧氧化物
34‧‧‧多晶矽層
36‧‧‧多晶矽層
38‧‧‧集極互連環
40‧‧‧射極場板
42‧‧‧結構場板
44‧‧‧電介質層
45‧‧‧隔離結構
44‧‧‧電介質層
46‧‧‧集極接頭
48‧‧‧射極接頭
50‧‧‧基極接頭
60‧‧‧橫向PNP電晶體
62‧‧‧N-基極區
68‧‧‧N-外延層
82‧‧‧氮化層
84‧‧‧氧化層
86‧‧‧多晶矽層
90‧‧‧橫向PNP電晶體
100‧‧‧橫向PNP電晶體
102‧‧‧氮化層
200‧‧‧襯底
202‧‧‧氧化層
204‧‧‧P+掩埋層
204‧‧‧P+緩衝層
204‧‧‧P+上ISO層
204d‧‧‧P+上ISO區
206‧‧‧N+緩衝層
206‧‧‧N+掩埋層
210‧‧‧第一外延層
212‧‧‧氧化層
214‧‧‧P+掩埋層
214a‧‧‧P+掩埋層
214b‧‧‧P+掩埋層
214c‧‧‧P+掩埋層
214d‧‧‧P+掩埋層
220‧‧‧第二外延層
222‧‧‧氧化層
224‧‧‧P+沉降區
224a‧‧‧P+沉降區
224b‧‧‧P+沉降區
224c‧‧‧P+沉降區
224d‧‧‧P+沉降區
230‧‧‧橫向PNP電晶體的射極
232‧‧‧橫向PNP電晶體的集極
234‧‧‧橫向PNP電晶體的隔離結構
300‧‧‧橫向雙極電晶體
302‧‧‧P-型襯底
304‧‧‧N-型掩埋層
306‧‧‧N-型外延層
308‧‧‧溝槽
310‧‧‧溝槽
312‧‧‧P+擴散區
314‧‧‧P+擴散區
316‧‧‧多晶矽
400‧‧‧橫向雙極電晶體
402‧‧‧P-型襯底
404‧‧‧N-型掩埋層
406‧‧‧N-外延層
402‧‧‧P-型襯底
410‧‧‧P-阱
412‧‧‧P+擴散區
414‧‧‧P+擴散區
416‧‧‧柵極多晶矽
418‧‧‧場氧化層
420‧‧‧高壓P-阱
d‧‧‧距離
第1圖A-1K表示依據本發明的實施例，用於製備橫向PNP雙極電晶體的流程流程的剖面圖。
第2圖表示依據本發明的第一可選實施例，一種橫向PNP雙極電晶體的剖面圖。
第3圖表示依據本發明的第二可選實施例，一種橫向PNP雙極電晶體的剖面圖。
第4圖A-4H表示依據本發明的第三可選實施例，用於製備橫向PNP雙極電晶體的流程流程的剖面圖。
第5圖A-5J表示依據本發明的可選實施例，用於製備橫向PNP雙極電晶體的流程流程的剖面圖。
第6圖表示依據本發明的第四可選實施例，一種橫向PNP雙極電晶體的剖面圖。
第7圖表示依據本發明的第五可選實施例，一種橫向PNP雙極電晶體的剖面圖。
第8圖A至8J表示依據本發明的可選實施例，用於製備橫向PNP雙極電晶體的流程流程的剖面圖。
第9圖A至9D表示依據本發明的可選實施例，用於製備橫向PNP雙極電晶體的流程流程的剖面圖。
第10圖表示依據本發明的一個實施例，一種橫向溝槽雙極電晶體的剖面圖。
第11圖表示依據本發明的一個實施例，一種與LDMOS電晶體的相結合的橫向PNP雙極電晶體的剖面圖。
下面結合附圖和實施例對本發明的技術方案做進一步地說明。
依據本發明的原理，橫向雙極電晶體包括溝槽射極和溝槽集極區，以形成極窄射極區，從而提高射極效率。本發明所述的橫向雙極電晶體的一個顯著特點是，使用與製備射極/集極溝槽以及溝槽隔離結構相同的溝槽流程，因此不需要為製備溝槽射極和集極進行額外的處理流程。在本發明的實施例中，橫向雙極電晶體為PNP雙極電晶體。在本發明的實施例中，可以利用離子植入到形成在半導體層中的溝槽中，形成溝槽射極和溝槽集極區。在其他實施例中，通過從重摻雜的多晶矽填充溝槽向外開始摻雜物，製備溝槽射極和溝槽集極區。
依據本發明的另一方面，利用相同導電類型的多個外延層，製備帶有深射極和深集極區的橫向雙極電晶體。製備深射極和深集極區，並沒有使用溝槽。在一個實施例中，製備帶有兩個或多個N-型外延層的橫向PNP雙極電晶體。重摻雜P+區形成在每個外延層中，互相垂直對準，退火、以及深射極和深集極區形成後，使重摻雜區擴散併合並在單獨的垂直擴散區中。
在本發明的其他實施例中，利用溝槽射極和溝槽集極區，製備橫向溝槽PNP雙極電晶體。可以對橫向溝槽PNP電晶體設置門限，以便控制擊穿電壓。在另一個實施例中，橫向PNP雙極電晶體與LDMOS電晶體合併，獲得了很好的性能。
本發明所述的橫向雙極電晶體，具有良好的性能，提高了射極和集極效率。橫向雙極電晶體也實現了最小化的襯底植入以及寄生襯底PNP效應。更重要的是，本發明所述的橫向雙極電晶體在高電流密度下獲得了高電流增益。此外，本發明所述的橫向雙極電晶體的製備流 程，可以與標準CMOS或BCD(雙極-CMOS-DMOS)流程相容。因此，本發明所述的橫向雙極電晶體可以與現有的製備流程輕鬆整合。
(1)利用溝槽射極和集極的隔離結構，在溝槽中自動植入P+的橫向PNP。
在本發明的第一個實施例中，透過將離子植入到半導體層中所形成的溝槽側壁內，製備溝槽射極和溝槽集極。溝槽的底部內襯薄側壁氧化層，剩餘部分用多晶矽填充。溝槽底部的薄側壁氧化層的作用是，阻止溝槽底部拐角的射極-至-基極擊穿。
請參閱第1A圖至第1K圖，將詳細介紹本發明所述的橫向PNP電晶體的製備流程及結構。請參閱第1A圖至第1K圖，橫向PNP電晶體形成在P-型矽襯底(P-Sub)10上。在粒子植入流程前，形成P+掩埋層14和N+掩埋層16，緩衝氧化層12形成在襯底10的頂面上。利用各自的掩埋和粒子植入流程，製備P+掩埋層(P+BL)14和N+掩埋層(N+BL)16。可以進行一次或多次退火，驅動植入摻雜物，從而構成如第1A圖所示的掩埋層。
然後，除去緩衝氧化層12，在襯底10上製備一個N-型外延層(N-Epi)18，如第1B圖所示。在一些實施例中，製備緩衝氧化物，進行掩膜和高劑量的磷離子植入，製備N+沉降片20，N+沉降片20為重摻雜N-型區，用於接觸N+掩埋層。在本發明的一些實施例中，N+沉降片20是可選的，可以省去。在一個可選實施例中，將N-型外延層18摻雜到N-阱通常使用的摻雜能級。
形成N-外延層18之後，在外延層上製備一個厚氧化物硬掩膜22，作為電絕緣的電介質層。首先，形成氧化物硬掩膜22的圖案，限定溝槽在外延層中形成的區域。向下蝕刻氧化物硬掩膜22，蝕刻到襯底表面。然後，在蝕刻裸露的襯底的地方，進行溝槽蝕刻，形成窄溝槽24，以便製備溝槽射極和集極以及較寬的溝槽26，形成溝槽隔離結構，如第1C圖所示。在這種方式下，利用單獨的溝槽蝕刻流程，製備射極/集極溝槽以及隔離溝槽。溝槽隔離結構的溝槽開口26較寬，因此溝槽在外延層中蝕刻得比溝槽24更深。在一些實施例中，可以選擇進行圓孔蝕刻，使溝槽底部變得平滑。
然後，進行P-型離子植入流程，在溝槽24和26的側壁上植入P-型摻雜物，構成P-型區28，如第1D圖所示。在一個實施例中，透過P-型離子注入，使P-型植入觸及溝槽26的側壁和底部，使之隔離。然而，選取氧化物硬掩膜的厚度、窄溝槽24的寬度以及植入的傾斜角，使溝槽24的底部不受任何P-型植入物的影響。在一些實施例中，可以選擇進行N-型溝槽底部補償植入，以便在窄溝槽24的下方形成N+區30，如第1D圖所示。補償植入是可選的，當P-型植入的傾斜角不足以避免將P-型摻雜物引入到窄溝槽24的底部時，可以使用補償植入。
然後，如第1E圖所示，在溝槽開口24、26中，沉積或熱生長一個薄層氧化物32。氧化層32也稱為溝槽襯裏氧化物，內襯溝槽底部和溝槽側壁。氧化層32最好具有良好的流程覆蓋度，一致地覆蓋溝槽側壁和底部。在一個實施例中，氧化層32是一層高溫熱氧化物(HTO)。然後，沉積多晶矽層34，填充溝槽24、26，並且在溝槽襯裏氧化物32的 表面上構成多晶矽層以及氧化物硬掩膜22，如第1E圖所示。在一些實施例中，通過P+摻雜流程，對沉積的多晶矽層進行摻雜。
首先將多晶矽層34回刻到在氧化物硬掩膜22上方的溝槽襯裏氧化物32的頂部，如第1F圖所示。然後，進一步過度蝕刻多晶矽層34，使多晶矽層在矽表面下方凹陷，也就是說，在N-外延層18的頂面以下，如第1G圖所示。其次，通過各向同性的氧化物蝕刻，除去裸露的溝槽襯裏氧化物32，如第1H圖所示。因此，溝槽24、26被多晶矽34部分填充，通過溝槽襯裏氧化物32，作為電介質層，多晶矽34與N-外延層絕緣。只要多晶矽34和溝槽襯裏氧化物32僅填充一部分溝槽，就可以改變多晶矽34和溝槽中的溝槽襯裏氧化物32的高度。多晶矽/溝槽襯裏氧化層的確切高度，對於實施本發明並不重要，只要在窄溝槽24的側壁上保留充足的裸露矽，以便於形成到P+區28的電接觸即可。更確切地說，溝槽24底部剩餘部分的溝槽襯裏氧化物32為溝槽底部提供電絕緣，使溝槽底部區域傳導閉鎖。
沉積另一個多晶矽層36，填充溝槽24、26的剩餘部分，在氧化物硬掩膜22的表面上方製備一個多晶矽層，如圖1I所示。用P-型摻雜物摻雜多晶矽層36，構成一個重摻雜的P+多晶矽層。然後，形成多晶矽層36的圖案，製備集極互連環38以及射極場板40，如第1J圖所示。這時，擴散溝槽24側壁附近P+區28的植入摻雜物，構成P+擴散區28a以及P+擴散區28b。還擴散P+區在隔離溝槽26以及P+掩埋層14的側壁處的植入摻雜物，並且在垂直方向上相互重疊，從而構成隔離結構45，如第1J圖所示。進一步形成多晶矽層36的圖案，構成隔離結構場板42。然後， 透過在電介質層上方形成金屬互連，完成橫向PNP雙極電晶體，如第1K圖所示。
第1K圖表示利用上述含有可選N+沉降片20的製備流程，製備完整的橫向PNP雙極電晶體。在電介質層(例如BPSG層)44中的接觸開口上方，製備到PNP電晶體的射極、集極和基極端的金屬接頭。更確切地說，製備集極接頭46，形成到集極互連環38的電接觸，製備射極接頭48，形成到射極場板40的電接觸，製備基極接頭50，形成到N+沉降片20的電接觸。在這種方式下，製備橫向PNP雙極電晶體，射極形成在P+擴散區28a中，集極形成在P+擴散區28b中，基極形成在N-外延層18中。在本實施例中，所形成的集極作為包圍著射極的一個環結構。基極是P+擴散區28a和P+擴散區28b之間的距離。
N+沉降片20電接觸N+掩埋層的作用在於，降低基極電阻，從而使P+射極、N-外延基極以及P-襯底10構成的垂直寄生PNP電晶體失效。因此，所形成的橫向PNP電晶體更加穩固，免受不必要的寄生襯底傳導的影響。此外，射極場板40覆蓋著基極區，作為基極區的靜電屏蔽，有提高電晶體電流增益的作用。更確切地說，射極場板具有遮罩基極區在重疊的氧化層中建立靜電場的作用，我們已經知道這種靜電場會產生過量的洩露，擊穿電壓的降低以及電流增益的降低。因此，所製備的橫向PNP雙極電晶體很穩固，同時具有很高的性能。
第2圖表示橫向PNP雙極電晶體的一個可選實施例，其製備方式與第1K圖所示的橫向PNP電晶體的製備方式相同，但是添加了包圍著射極和集極擴散區的橫向擴散基極區。請參閱第2圖，利用與上述第1A 圖至第1K圖所示基本相同的製備流程，製備橫向PNP電晶體60。然而，製備橫向PNP電晶體60所使用的摻雜水準低於標準的基極摻雜水準。也就是說，N-外延層68的摻雜水準低於以上實施例中N-外延層18所用的摻雜水準。然後，在植入P+區28之前，通過額外的N-基極植入流程，就像P+植入那樣，在全部溝槽附近製備N-基極區62。驅動流程後，在全部溝槽附近都形成了N-基極區62。N-基極區62的摻雜水準高於N-外延層68的摻雜水準。儘管，N-基極植入也引入到要製備隔離結構的寬溝槽中，但是後續的P+植入、驅動以及重摻雜P+掩埋層都將克服N-基極植入。因此，隔離溝槽引入N-基極植入物不會產生影響，而且N-基極植入也不需要任何掩膜流程。N-基極植入和驅動後，參見上述圖1A至1K所示的那樣，進行P+植入以及後續的處理流程。因此，所形成的橫向PNP電晶體60包括一個橫向擴散的窄基極，以獲得更高的性能。
在橫向PNP電晶體60中，基極包括部分N-外延層68，用兩個鄰近的N-基極區62之間的距離“d”表示。在這種情況下，可以利用窄溝槽之間設定的距離大小，將N-外延層保留在N-基極區之間。在第3圖所示的一個可選實施例中，在窄溝槽之間可以使用較小的間距，使N-基極區62相互靠近，橫向PNP電晶體的基極中不存在任何N-外延層。從而使構成的橫向PNP電晶體70通過橫向擴散的窄基極，獲取高性能。
可選實施例--氮化物掩膜
在上述實施例中，在外延層上方製備一個氧化物硬掩膜，並且覆蓋用於製備溝槽。在外延層上保留氧化物硬掩膜，用於剩餘的製備流程，並且作為外延層的絕緣層。依據本發明的一個可選實施例，利 用氮化物掩膜，在形成襯裏氧化物之前，除去氧化物硬掩膜。第4A圖至第4H圖表示依據本發明的可選實施例，製備橫向PNP雙極電晶體的步驟流程。
請參閱第4A圖至第4H圖，橫向PNP電晶體形成在P-型矽襯底10上，N-型外延層18形成在橫向PNP電晶體上。利用單獨的掩膜和離子植入流程，在襯底上製備P+掩埋層14和N+掩埋層16。透過一次或多次退火，驅動植入摻雜物，在襯底和外延層之間構成掩埋層，如第4A圖所示。在一些實施例中，透過製備緩衝氧化物或襯墊氧化物以及可選的N+沉降片植入流程，製備N+沉降片到N+掩埋層。
形成N-外延層18之後，在外延層的緩衝氧化物上沉積一個氮化層82。然後，在氮化層上製備一個厚氧化物硬掩膜22。首先，形成氧化物硬掩膜22和氮化層82的圖案，限定溝槽在外延層中形成的位置。氧化物硬掩膜22、氮化層82以及襯墊氧化物都向下蝕刻到外延層的矽表面。然後，透過溝槽蝕刻，蝕刻裸露的矽，構成窄溝槽24，用於形成溝槽射極和集極，構成較寬的溝槽26，用於形成溝槽隔離結構，如第4B圖所示。
然後，透過P-型離子植入流程，在溝槽24和26的側壁上植入P-型摻雜物，構成P-型區28，如第4C圖所示。在一個實施例中，植入流程是利用硼，進行一種帶旋轉的複合傾斜植入。P-型離子植入的方式，使P-型植入觸及溝槽24的側壁和溝槽26的側壁及底部。在一些實施例中，可以選擇進行N-型溝槽底部補償植入，以便在窄溝槽24下方，形成N+區30。
然後，除去氧化物硬掩膜22，保留氮化層82。在溝槽開口24、26中，沉積或熱生長一薄層氧化物32，如第4C圖所示。氧化層32，也稱為溝槽襯裏氧化物，內襯溝槽底部和溝槽側壁。在一個實施例中，氧化層32是一層高溫熱氧化物(HTO)。然後，沉積多晶矽層34，填充溝槽24、26，並且在溝槽襯裏氧化物32和氮化層82的表面上製備一個多晶矽層，如第4C圖所示。在一些實施例中，透過P+摻雜流程，摻雜沉積的多晶矽層。
首先，向下蝕刻多晶矽層34到氮化層82上方的溝槽襯裏氧化物32上方，如第4D圖所示。然後，進一步過度蝕刻多晶矽層34，使多晶矽層在矽表面下方凹陷，也就是說，在N-外延層18的頂面以下，如第4E圖所示。接下來，透過各向同性氧化物蝕刻，除去裸露的溝槽襯裏氧化物32，如第4F圖所示。使氮化層82裸露出來，並用多晶矽34部分填充溝槽24、26，透過溝槽襯裏氧化物32，多晶矽34與N-外延層絕緣。
沉積另一個多晶矽層36，填充溝槽24、26的剩餘部分，並且在氮化層82的表面上方製備一個多晶矽層，如第4G圖所示。用P-型摻雜物摻雜多晶矽層36，形成重摻雜的P+多晶矽層。然後，形成多晶矽層36的圖案，構成互連環38和射極場板40，如第4H圖所示。進一步形成多晶矽層36的圖案，構成隔離結構場板42。然後，透過與上述第1K圖相同的方式，在電介質層上方，製備金屬互連，從而製成橫向PNP雙極電晶體。在第4A圖至第4H圖所示的製備流程中，製備溝槽並植入P+離子之後，除去氧化物硬掩膜，僅保留氮化層，覆蓋外延層。因此，所製成的橫向PNP電晶體具有很高的性能。
(2)利用溝槽射極和集極的隔離結構，在溝槽中自動摻雜P+的橫向PNP。
在本發明的第二實施例中，透過用重摻雜多晶矽填充半導體層中的溝槽，並且從摻雜的多晶矽填充物向外擴散摻雜物，自動摻雜溝槽側壁，製備溝槽射極和溝槽集極。在沉積多晶矽之前，在溝槽底部製備一個氧化層。氧化層提供絕緣，並防止在溝槽的底部拐角處發生射極到基極的擊穿。
請參閱第5A圖至第5J圖，它們將詳細介紹本發明所述的橫向PNP電晶體的製備流程及結構。請參閱第5A圖至第5J圖，橫向PNP電晶體形成在P-型矽襯底10上。在離子植入流程之前，緩衝氧化層12形成在襯底10的頂面上，然後形成P+掩埋層14和N+緩衝層16。利用各自的掩膜和離子植入流程，製備P+掩埋層14和N+掩埋層16。透過一次或多次退火，驅動植入摻雜物，從而構成掩埋層，如第5A圖所示。
然後，除去緩衝氧化層12，並且在襯底10上形成N-型外延層18，如第5B圖所示。在一些實施例中，製備緩衝氧化物，透過掩膜和高劑量的磷離子植入流程，製備N+沉降片20，N+沉降片20為重摻雜的N-型區，以便接觸N+掩埋層。在一個可選實施例中，將N-型外延層18摻雜到N-阱通常使用的摻雜水準。
製備N-外延層18之後，在外延層上製備一個厚的氧化物硬掩膜22。形成氧化物硬掩膜22的圖案，限定溝槽在外延層中形成的位置。氧化物硬掩膜22向下蝕刻到外延層的矽表面。然後，透過溝槽蝕刻，蝕刻裸露的襯底，構成窄溝槽24，用於形成溝槽射極和集極，構成較寬的 溝槽26，用於形成溝槽隔離結構，如第5C圖所示。透過這種方式，利用單獨的溝槽蝕刻流程，製備射極/集極溝槽和隔離溝槽。溝槽隔離結構的溝槽開口26較寬，因此在外延層中蝕刻的溝槽比溝槽24更深。在一些實施例中，可以選擇圓孔蝕刻，使溝槽的底部平滑。
然後，除去氧化物硬掩膜22，在矽表面上沉積第二氧化層84。也就是說，外延層的頂部，溝槽的側壁及底部都用第二氧化層84覆蓋，如第5D圖所示。在一個實施例中，第二氧化層84都是高密度等離子(HDP)氧化物。HDP氧化物的沉積使厚氧化層位於溝槽的底部以及外延層上方，而薄氧化層沿溝槽的側壁。然後，透過增稠流程，使HDP氧化物緻密。
然後，透過短濕氧化物蝕刻，除去溝槽側壁上的薄氧化層，如第5E圖所示。透過氧化物蝕刻，外延層上方和溝槽底部的氧化層84仍然保留，但溝槽側壁的氧化層84被除去。然後，可以選擇進行掩膜和蝕刻流程，除去溝槽26底部的氧化層84，用於形成隔離結構，如第5F圖所示。
沉積多晶矽層86，填充溝槽24、26，並且在氧化層84上方製備一個多晶矽層，如第5G圖所示。在本實施例中，多晶矽層86可以是P+重摻雜多晶矽層。然後，形成多晶矽層86的圖案，以製備集極互連環38以及射極場板40，如第5H圖所示。進一步形成多晶矽層86的圖案，以製備隔離結構場板42。然後，對整個元件退火，使P+重摻雜多晶矽層86的P+摻雜物向外擴散到溝槽24的側壁中，以及溝槽26的側壁及底部，如第5I圖所示。在窄溝槽24處，由於氧化層84僅保留在溝槽底部，防止窄 溝槽底部的摻雜物向外擴散，因此P+區28僅沿溝槽側壁形成。然而，在除去底部氧化物的寬溝槽26處，P+摻雜物從多晶矽層86開始，向外擴散到溝槽的側壁和底部附近。隔離溝槽26的P+擴散區28延伸到外延層中，與P+掩埋層14合併，構成隔離結構，如第5I圖所示。
第5J圖表示利用上述製備流程含有可選的N+沉降片20的橫向PNP雙極電晶體的一個實施例。到PNP電晶體的射極、集極以及基極端的金屬接頭，形成在電介質層(例如BPSG層)44的接觸開口上方。更確切地說，集極接頭46用於電連接到集極互連環38，射極接頭48用於電連接到射極場板40，基極接頭50用於電連接到N+沉降片20。在這種方式下，橫向PNP雙極電晶體的射極形成在P+擴散區28a中，集極形成在P+擴散區28b中，基極形成在N-外延層18中。在本實施例中，集極作為環結構包圍著射極。基極為P+擴散區28a和P+擴散區28b之間的距離。如上所述，N+沉降片20電連接N+掩埋層的作用是，降低基極電阻，從而使元件中的垂直寄生PNP電晶體無效。因此，製備的橫向PNP電晶體更加穩固，並且不受不良的寄生襯底傳導的影響。此外，射極場板40覆蓋著基極區，作為基極區的靜電屏蔽，可以提高電晶體的電流增益。橫向PNP雙極電晶體更加耐用，同時具有很高的性能。
第6圖表示橫向PNP雙極電晶體的一個可選實施例，其製備方式與第5J圖所示的橫向PNP電晶體相同，但是添加了包圍著射極和集極擴散區的橫向擴散的基極區。請參閱第6圖，利用與上述第5A圖至第5J圖相同的製備流程，製備橫向PNP電晶體90。然而，使用摻雜水準低於標準的基極摻雜水準的N-外延層68，製備橫向PNP電晶體90。也就是 說，N-外延層68的摻雜水準低於上述實施例中N-外延層18所用的摻雜水準。然後，製備溝槽並且沉積和蝕刻氧化層84之後，如第5F圖所示，透過額外的N-基極植入流程，在所有的溝槽附近製備N-基極區62。N-基極植入不需要避開窄溝槽的底部。驅動流程之後，在所有的溝槽周圍製備N-基極區62。N-基極區62的摻雜水準高於N-外延層68的摻雜水準。雖然，寬溝槽中製備隔離結構的地方也引入了N-基極植入物，但後續的P+自動摻雜和驅動，以及重摻雜P+掩埋層將克服N-基極植入物。因此，隔離溝槽的N-基極植入不需要掩膜流程。N-基極植入和驅動之後，沉積多晶矽等後續的流程流程可以參照上述第5G圖至第5J圖所示的方式進行。因此，所製成的橫向PNP電晶體90包括一個橫向擴散的窄基極，以獲得更高的性能。
在橫向PNP電晶體90中，基極包括部分N-外延層68，用兩個鄰近的N-基極區62之間的距離“d”表示。在這種情況下，窄溝槽之間指定的距離尺寸，保留了N-基極區之間的N-外延層。在第7圖所示的一個可選實施例中，窄溝槽之間可以使用較小的間距，使N-基極區62相互靠近，橫向PNP電晶體的基極中不保留N-外延層。橫向PNP電晶體100憑藉橫向擴散的窄基極，獲得高性能。
可選實施例--氮化物掩膜
在上述實施例中，HDP氧化層84形成在外延層上方，掩膜用於製備溝槽。在外延層上保留氧化層84，用於後續的製備流程，氧化層84作為外延層的絕緣層。依據本發明的一個可選實施例，所用的氮化物掩膜附加了HDP氧化層。使用氮化物掩膜的作用是，保護溝槽的頂部 邊緣，使覆蓋著的多晶矽層中的P-型摻雜物自動擴散最小化。第8A圖至第8J圖表示依據本發明的一個可選實施例，用於橫向PNP雙極電晶體的製備流程的剖面圖。
請參閱第8A圖至第8J圖，橫向PNP電晶體形成在P-型矽襯底10上。在離子植入流程之前，緩衝氧化層12形成在襯底10的頂面上，以製備P+掩埋層14和N+掩埋層16。利用各自的掩膜和離子植入流程，製備P+掩埋層14和N+掩埋層16。進行一次或多次退火，驅動植入的摻雜物，從而製成掩埋層，如第8A圖所示。
然後，除去緩衝氧化層12，在襯底10上製備N-型外延層18，如第8B圖所示。在一個可選實施例中，N-型外延層18的摻雜水準與N-阱通常使用的摻雜水準相同。在N-外延層18上製備緩衝氧化物。在一些實施例中，如上所述，進行N+沉降片植入流程，以便形成接觸N+掩埋層的N+沉降片。
製備N-外延層18之後，在外延層的緩衝氧化物上沉積一個氮化層102。然後，在氮化層上製備一個厚的氧化物硬掩膜22。首先，形成氧化物硬掩膜22以及氮化層102的圖案，限定溝槽在外延層中形成的位置。將氧化物硬掩膜22、氮化層82以及襯墊氧化物向下蝕刻到外延層的矽表面。然後，透過溝槽蝕刻，蝕刻裸露的襯底，構成窄溝槽24，用於形成溝槽射極和集極，構成較寬的溝槽26，用於形成溝槽隔離結構，如第8C圖所示。
然後，除去氧化物硬掩膜22，在矽表面(包括氮化層的頂部以及溝槽的側壁和底部)上沉積第二氧化層84，如第8D圖所示。在一 個實施例中，第二氧化層84都是高密度等離子(HDP)氧化物。HDP氧化物的沉積使厚氧化層位於溝槽的底部以及外延層上方，而薄氧化層沿溝槽的側壁。然後，透過增稠流程，使HDP氧化物緻密。
然後，透過短濕氧化物蝕刻，除去溝槽側壁上的薄氧化層，如第8E圖所示。透過氧化物蝕刻，氮化層上方和溝槽底部的氧化層84仍然保留，但溝槽側壁的氧化層84被除去。然後，可以選擇進行掩膜和蝕刻流程，除去溝槽26底部的氧化層84，用於形成隔離結構，如第8F圖所示。沒有被氧化物蝕刻所影響的氮化層102，完整地保留在外延層上方。在這種情況下，氮化層102保護溝槽的頂部邊緣，不受多晶矽層後續的自動摻雜影響，從而使滲透到溝槽頂部拐角的過量摻雜物最少。更確切地說，當外延層僅被HDP氧化物覆蓋時，氧化物蝕刻會使外延層上方的氧化層從溝槽的頂部拐角開始凹陷，如第5E圖所示。然後，當在氧化層上方形成重摻雜多晶矽層並且進行自動摻雜時，P+擴散區將進一步延伸到與溝槽側壁相對的溝槽頂部拐角處的外延層中，如第5I圖所示。在外延層上方使用氮化層可以避免過量的摻雜物在溝槽的頂部拐角處滲透，這將在下文中詳細介紹。
蝕刻HDP氧化層84之後，沉積多晶矽層86，填充溝槽24、26，並且在氧化層84上方製備多晶矽層，如第8G圖所示。在本實施例中，多晶矽層86為P+重摻雜多晶矽層。然後，形成多晶矽層86的圖案，以製備集極互連環38以及射極場板40，如第8H圖所示。進一步形成多晶矽層86的圖案，以製備隔離結構場板42。然後，對整個元件退火，使P+摻雜物從P+重摻雜多晶矽層86開始向外擴散到溝槽24的側壁及溝槽26的側 壁和底部中，如第8I圖所示。在窄溝槽24處，由於氧化層84仍然在溝槽的底部，阻止摻雜物在窄溝槽底部向外擴散，因此P+區28僅沿溝槽的側壁形成。然而，在除去了底部氧化物的寬溝槽26處，P+摻雜物從多晶矽層86開始向外擴散到溝槽的側壁和底部附近。隔離溝槽26的P+擴散區28延伸到外延層中，與P+掩埋層14合併，構成隔離結構，如第8I圖所示。
製備P+擴散區28的退火流程之後，進行橫向PNP電晶體的剩餘處理流程。例如，在多晶矽層上沉積一個電介質層(例如BPSG層)44，形成集極、射極以及襯底接觸開口的圖案。透過金屬沉積和形成圖案，製備到PNP電晶體的射極、集極以及基極的接頭。因此，所形成的橫向PNP電晶體更加耐用，並且免受不必要的寄生襯底傳導的影響。此外，射極場板40覆蓋著基極區，作為基極區的靜電屏蔽，有提高電晶體電流增益的作用。因此，所製備的橫向PNP雙極電晶體很穩固，同時具有很高的性能。
(3)多個外延層中的橫向PNP
依據本發明的另一個方面，利用相同導電類型的多個外延層，製備帶有深射極和深集極區的橫向雙極電晶體。第9A圖至第9D圖表示依據本發明的可選實施例，製備橫向PNP電晶體的流程流程的剖面圖。請參閱見第9A圖至第9D圖，橫向PNP電晶體形成在P-型矽襯底200上。在離子植入之前，緩衝氧化層202形成在襯底200的頂面上，以製備P+緩衝層204和N+緩衝層206。P+掩埋層204，也稱為“上ISO”(上隔離)區，參見隔離結構的掩埋層擴散，並與重疊的擴散區合併。利用各自的掩膜及離子植入流程，製備P+上ISO層204以及N+掩埋層206。通過一次 或多次退火，驅動植入的摻雜物，從而構成P+上ISO(P+ISO UP)及N+掩埋層，如第9A圖所示。
然後，除去緩衝氧化層202，並且在襯底200上製備第一N-型外延層210，如第9B圖所示。襯墊氧化層212生長在第一外延層210上。然後，透過掩膜流程，限定P+掩埋層214的區域。利用P-型摻雜物(例如硼)進行離子植入流程，製備P+掩埋層214，如第9B圖所示。一個或多個P+掩埋層214在垂直方向上與P+上ISO層204對齊。可以選擇進行退火。在一些實施例中，透過掩膜和高劑量的磷離子植入流程，製備重摻雜N-型區的N+沉降片(圖中沒有繪示出)，以便接觸N+掩埋層206，如上所述。N+沉降片是可選的，在本發明的一些實施例中，可以省略。
然後，除去襯墊氧化層212，並且在第一外延層210上製備第二N-型外延層220，如第9C圖所示。在第二外延層220上生長一個襯墊氧化層222。然後，透過另一次掩膜流程，限定P+沉降區(P+Sinker)224的區域。利用P-型摻雜物(例如硼)進行離子植入流程。對於很深的離子植入，要用高劑量的P+沉降片植入流程，如第9C圖所示。P+沉降區224在垂直方向上與P+掩埋層214對準。在一些實施例中，透過掩膜和高劑量的磷離子植入流程，製備N+沉降片(圖中沒有繪示出)，以便接觸形成在第一外延層中的N+沉降片。N+沉降片是可選的，在本發明的一些實施例中，可以省略。
然後，將含有第一和第二外延層210、220的半導體元件退火，並將從P+上ISO層204、P+掩埋層214以及P+沉降區224植入的摻雜物擴散，使垂直方向上對準的植入區相互合併，如第9D圖所示。更確切 地說，P+沉降區224a與P+掩埋層214a合併，以構成連續的P+區，用於製備橫向PNP電晶體的射極230。P+沉降區224b與P+掩埋層214b合併，以構成連續的P+區，用於製備橫向PNP電晶體的集極232。當集極作為射極周圍的環時，P+沉降區224c和P+掩埋層214c可以連接到或作為P+沉降區224a和P+掩埋層214a周圍的一個環區。最終，P+沉降區224d與P+掩埋層214d合併，並且進一步與P+上ISO區204d合併，以構成一個連續的P+區，可以用於製備橫向PNP電晶體的隔離結構234。
然後透過電介質沉積、接觸掩膜和蝕刻，以及接頭金屬化等後續的處理流程，完成橫向PNP電晶體。
因此，無需使用溝槽，就可以製備帶有深射極和深集極區的橫向PNP電晶體。在本實施例中，利用兩個N-型外延層，製備橫向PNP雙極電晶體。在其他實施例中，可以在襯底上連續製備三個或多個N-型外延層，以構成深射極和集極區。每個N-型外延層都包括重摻雜P+區，在垂直方向上與形成在鄰近的外延層中的P+區對齊，使所有的垂直對齊的P+區都在退火後合併到單獨的垂直擴散區中。以這種方式，形成了帶有深射極和深集極區的橫向PNP電晶體。
(4)帶有柵極結的溝槽PNP
第10圖表示依據本發明的一個實施例，橫向溝槽雙極電晶體的剖面圖。請參閱第10圖，橫向雙極電晶體300形成在P-型襯底302上，N-型掩埋層(NBL)304形成在上面。N-型外延層306形成在P-型襯底302上。溝槽308、310形成在外延層306中，並用P+摻雜多晶矽或金屬填充。當溝槽被P+摻雜多晶矽填充時，後續退火過程中向外擴散的P-型 摻雜物，在溝槽附近構成P+擴散區312和314。柵極多晶矽316，被柵極氧化層與N-外延層306分開，形成在兩個溝槽之間的N-外延層上方。電介質層形成在柵極多晶矽上方，並且製成到溝槽的接頭。
這樣一來，溝槽308、310構成橫向PNP電晶體的射極和集極端。更確切地說，射極形成在溝槽308中，而集極形成在溝槽310中。基極形成在N-外延層306中，到基極的接頭可以穿過N+沉降片到N+掩埋層304。
在一個實施例中，柵極多晶矽316短接至射極，使柵極多晶矽作為基極區的場板。在另一個實施例中，用作柵極控制器的柵極多晶矽316提供擊穿電壓調諧。更確切地說，可利用柵極控制器改變射極到柵極的擊穿電壓。
(5)合併的橫向PNP和LDMOS
第11圖表示依據本發明的一個實施例，帶有LDMOS電晶體的合併橫向PNP雙極電晶體的剖面圖。請參閱第11圖，橫向雙極電晶體400形成在P-型襯底402上，N-型掩埋層404形成在上面。N-外延層406形成在P-型襯底402上。高壓P-阱(HVPW)420形成在N-外延層406中，以構成LDMOS電晶體的漂流區。高壓P-阱420的摻雜濃度低於標準的P-阱，使P-阱能夠承受高電壓。場氧化層418形成在N-外延層的頂面上，以及P-阱410中。
溝槽408形成在外延層406中，而另一個溝槽410形成在高壓P-阱420中，在場氧化層418的遠端。然後，都用P+摻雜多晶矽或金屬填充這兩個溝槽。
當溝槽被P+摻雜多晶矽填充時，後續退火過程中向外擴散的P-型摻雜物，在溝槽附近構成P+擴散區412和414。柵極多晶矽416，被柵極氧化層與N-外延層406分開，形成在溝槽408開始的N-外延層上方、P-阱420上方以及場氧化層418上方。電介質層形成在柵極多晶矽上方，並且製成到溝槽的接頭。
這樣一來，溝槽408、410構成橫向PNP電晶體的射極和集極端。更確切地說，射極形成在溝槽408中，而集極形成在溝槽410中。基極形成在N-外延層406中，到基極的接頭可以穿過N+沉降片到N+掩埋層404。LDMOS電晶體通過柵極多晶矽416構成，射極端作為源極，集極端作為漏極。LDMOS電晶體的作用是提高射極/源極到柵極的擊穿電壓。
上述詳細說明用於解釋說明本發明的典型實施例，並不作為局限。本發明範圍內可能存在各種修正和變化。本發明的範圍應由所附的申請專利範圍限定。
10‧‧‧襯底
16‧‧‧N+掩埋層
18‧‧‧N-型外延層
20‧‧‧N+沉降片
28a‧‧‧P+擴散區
28b‧‧‧P+擴散區
30‧‧‧N+區
44‧‧‧電介質層
46‧‧‧集極接頭
48‧‧‧射極接頭
50‧‧‧基極接頭

Claims (34)

  1. 一種橫向雙極電晶體包括：一個第一導電類型的半導體襯底；一個形成在該半導體襯底上的第二導電類型的一外延層，該第二導電類型與該第一導電類型相反；一第一導電類型的一第一掩埋層以及一第二導電類型的一第二掩埋層，都形成在該半導體襯底和該外延層之間，該第一掩埋層位於溝槽絕緣結構下方，該第二掩埋層位於一基極區下方；一個形成在該外延層上方的一電介質層；形成在該電介質層和該外延層中的一第一溝槽和一第二溝槽，該溝槽至少用一個多晶矽層填充，該多晶矽層透過該電介質層，至少與每個溝槽的底部絕緣，該多晶矽層摻雜該第一導電類型的摻雜物；第一導電類型的一第一擴散區和一第二擴散區，形成在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，每個溝槽的該多晶矽層都與各自溝槽側壁周圍各自的擴散區電接觸；以及其中一射極區形成在該第一溝槽和該第一擴散區中，一集極區形成在該第二溝槽和該第二擴散區中，該基極區形成在該第一擴散區和該第二擴散區之間的外延層中，該第一擴散區和該第二擴散區與該第一溝槽和該第二溝槽相連，該第一溝槽中的該多晶矽層形成在該電介質層上方，並且延伸到一部分 該基極區上方，該第一溝槽的該多晶矽層延伸部分作為該基極區的一個場板；其中該第一溝槽和該第二溝槽在每個溝槽下部都用該第一多晶矽層填充，在每個溝槽上部都用該第二多晶矽層填充，透過一個薄氧化層，該第一多晶矽層與該溝槽的側壁和底部絕緣，該第二多晶矽層重摻雜該第一導電類型的摻雜物。
  2. 如申請專利範圍第1項所述之橫向雙極電晶體，其中形成在該外延層上方的該電介質層是由一氧化物硬掩膜構成的。
  3. 如申請專利範圍第1項所述之橫向雙極電晶體，其中形成在該外延層上方的該電介質層是由一個氮化層構成的。
  4. 如申請專利範圍第1項所述之橫向雙極電晶體，其中，還包括：該第二導電類型的一第一溝槽底部擴散區和一第二溝槽底部擴散區，每個溝槽底部擴散區都形成在各自的該第一溝槽或該第二溝槽底部下方。
  5. 如申請專利範圍第1項所述之橫向雙極電晶體，其中，還包括：一個射極接頭，接觸形成在該第一溝槽中的該多晶矽層；以及一個集極接頭，接觸形成在該第二溝槽中的該多晶矽層。
  6. 如申請專利範圍第1項所述之橫向雙極電晶體，其中，還包括：一個第二導電類型的一沉降擴散區，形成在該外延層中，延伸到該第二掩埋層，並與該第二掩埋層電接觸。
  7. 如申請專利範圍第6項所述之橫向雙極電晶體，其中，還包括：一個基極接頭，接觸該沉降擴散區。
  8. 如申請專利範圍第1項所述之橫向雙極電晶體，其中該第一導電類型為P-型，該第二導電類型為N-型。
  9. 一種橫向雙極電晶體，其包括：一個第一導電類型的半導體襯底；一個形成在該半導體襯底上的第二導電類型的一外延層，該第二導電類型與該第一導電類型相反；一第一導電類型的一第一掩埋層以及一第二導電類型的一第二掩埋層，都形成在該半導體襯底和該外延層之間，該第一掩埋層位於溝槽絕緣結構下方，該第二掩埋層位於一基極區下方；一個形成在該外延層上方的一電介質層；形成在該電介質層和該外延層中的一第一溝槽和一第二溝槽，該溝槽至少用一個多晶矽層填充，該多晶矽層透過該電介質層，至少與每個溝槽的底部絕緣，該多晶矽層摻雜該第一導電類型的摻雜物；第一導電類型的一第一擴散區和一第二擴散區，形成在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，每個溝槽的該多晶矽層都與各自溝槽側壁周圍各自的擴散區電接觸；以及 其中一射極區形成在該第一溝槽和該第一擴散區中，一集極區形成在該第二溝槽和該第二擴散區中，該基極區形成在該第一擴散區和該第二擴散區之間的外延層中，該第一擴散區和該第二擴散區與該第一溝槽和該第二溝槽相連，該第一溝槽中的該多晶矽層形成在該電介質層上方，並且延伸到一部分該基極區上方，該第一溝槽的該多晶矽層延伸部分作為該基極區的一個場板；其中該第一溝槽和該第二溝槽都用形成在每個溝槽底部的氧化層填充，該溝槽的剩餘部分用該多晶矽層進一步填充，該多晶矽層用該第一導電類型的摻雜物重摻雜，透過重摻雜的該多晶矽層向外擴散的摻雜物，形成該第一擴散區和該第二擴散區。
  10. 如申請專利範圍第9項所述之橫向雙極電晶體，其中形成在該外延層上方的該電介質層是由一個氧化層構成的。
  11. 如申請專利範圍第9項所述之橫向雙極電晶體，其中形成在該外延層上方的該電介質層是由一個覆蓋著氮化層的氧化層構成的。
  12. 一種橫向雙極電晶體，其包括：一個第一導電類型的半導體襯底；一個形成在該半導體襯底上的第二導電類型的一外延層，該第二導電類型與該第一導電類型相反；一第一導電類型的一第一掩埋層以及一第二導電類型的一第二掩埋層，都形成在該半導體襯底和該外延層之間，該第一掩 埋層位於溝槽絕緣結構下方，該第二掩埋層位於一基極區下方；一個形成在該外延層上方的一電介質層；形成在該電介質層和該外延層中的一第一溝槽和一第二溝槽，該溝槽至少用一個多晶矽層填充，該多晶矽層透過該電介質層，至少與每個溝槽的底部絕緣，該多晶矽層摻雜該第一導電類型的摻雜物；第一導電類型的一第一擴散區和一第二擴散區，形成在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，每個溝槽的該多晶矽層都與各自溝槽側壁周圍各自的擴散區電接觸；以及其中一射極區形成在該第一溝槽和該第一擴散區中，一集極區形成在該第二溝槽和該第二擴散區中，該基極區形成在該第一擴散區和該第二擴散區之間的外延層中，該第一擴散區和該第二擴散區與該第一溝槽和該第二溝槽相連，該第一溝槽中的該多晶矽層形成在該電介質層上方，並且延伸到一部分該基極區上方，該第一溝槽的該多晶矽層延伸部分作為該基極區的一個場板；一個第三溝槽，形成在該電介質層和該外延層中，至少用一個多晶矽層填充該第三溝槽，透過該電介質層，該多晶矽層至少與該第三溝槽的底部絕緣；該多晶矽層摻雜該第一導電類型的摻雜物；以及一個第一導電類型的一第三擴散區，形成在該第三溝槽的側壁周圍，該第三溝槽的該多晶矽層與該第三溝槽側壁周圍的該 第三擴散區電接觸，其中溝槽隔離結構形成在該第三溝槽中，該第三溝槽的寬度大於該第一溝槽和該第二溝槽，並且其深度也大於該第一溝槽和該第二溝槽，該第三擴散區延伸到該第一掩埋層，並與該第一掩埋層電接觸。
  13. 一種橫向雙極電晶體，其包括：一個第一導電類型的半導體襯底；一個形成在該半導體襯底上的第二導電類型的一外延層，該第二導電類型與該第一導電類型相反；一第一導電類型的一第一掩埋層以及一第二導電類型的一第二掩埋層，都形成在該半導體襯底和該外延層之間，該第一掩埋層位於溝槽絕緣結構下方，該第二掩埋層位於一基極區下方；一個形成在該外延層上方的一電介質層；形成在該電介質層和該外延層中的一第一溝槽和一第二溝槽，該溝槽至少用一個多晶矽層填充，該多晶矽層透過該電介質層，至少與每個溝槽的底部絕緣，該多晶矽層摻雜該第一導電類型的摻雜物；第一導電類型的一第一擴散區和一第二擴散區，形成在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，每個溝槽的該多晶矽層都與各自溝槽側壁周圍各自的擴散區電接觸；以及其中一射極區形成在該第一溝槽和該第一擴散區中，一集極區形成在該第二溝槽和該第二擴散區中，該基極區形成在該第一擴散區和該第二擴散區之間的外延層中，該第一擴散區和 該第二擴散區與該第一溝槽和該第二溝槽相連，該第一溝槽中的該多晶矽層形成在該電介質層上方，並且延伸到一部分該基極區上方，該第一溝槽的該多晶矽層延伸部分作為該基極區的一個場板；一個第二導電類型的一第四擴散區，形成在該第一溝槽的該第一擴散區周圍；以及一個第二導電類型的一第五擴散區，形成在該第二溝槽的該第二擴散區周圍，其中該第四擴散區和該第五擴散區的摻雜水準都高於該外延層的摻雜水準。
  14. 如申請專利範圍第13項所述之橫向雙極電晶體，其中該第四擴散區與該第一溝槽相連，該第五擴散區與該第二溝槽相連，該第四擴散區和該第五擴散區被該外延層中的橫向距離分開。
  15. 如申請專利範圍第13項所述之橫向雙極電晶體，其中與該第一溝槽相連的該第四擴散區，毗鄰與該第二溝槽相連的該第五擴散區。
  16. 一種用於製備橫向雙極電晶體的方法，包括：製備一個第一導電類型的半導體襯底；在該半導體襯底中，製備一個第一導電類型的一第一掩埋層以及一第二導電類型的一第二掩埋層，該第二導電類型與該第一導電類型相反，該第一掩埋層位於溝槽隔離結構下方，該第二掩埋層位於一基極區下方； 在該半導體襯底上，製備一個第二導電類型的一外延層；在該外延層上方，製備一個電介質層；在該電介質層和該外延層中，製備一第一溝槽和一第二溝槽；在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，製備該第一導電類型的一第一擴散區和一第二擴散區；在每個溝槽的下部，製備一個襯裏氧化層和一個第一多晶矽層，透過該襯裏氧化層，該第一多晶矽層與該溝槽的側壁絕緣；在每個溝槽的上部，製備一個第二多晶矽層，該第二多晶矽層重摻雜該第一導電類型，每個溝槽的該第二多晶矽層與各自溝槽側壁周圍各自的擴散區電接觸；並且在該電介質層上方，製備該第一溝槽的該第二多晶矽層的延伸部分，延伸到一部分基極上方，該第一溝槽的該第二多晶矽層的延伸部分作為該基極區的場板，其中一射極區形成在該第一溝槽和該第一擴散區中，該集極區形成在該第二溝槽和該第二擴散區中，基極區形成在與該第一溝槽和該第二溝槽相連的該第一擴散區和該第二擴散區之間的該外延層中。
  17. 如申請專利範圍第16項所述之方法，其中，還包括：製備該第二導電類型的一第一溝槽底部擴散區和一第二溝槽底部擴散區，每個溝槽底部擴散區都形成在各自的該第一溝槽底部下方和該第二溝槽底部下方。
  18. 如申請專利範圍第16項所述之方法，其中，還包括： 在該外延層中，製備一個第二導電類型的一沉降擴散區，延伸到該第二掩埋層，並與該第二掩埋層電接觸。
  19. 如申請專利範圍第16項所述之方法，其中，還包括：在該電介質層和該外延層中，製備一個第三溝槽；在該第三溝槽側壁周圍的該外延層中，製備一個第一導電類型的一第三擴散區；在該第三溝槽的下部，製備一個襯裏氧化層和一個第一多晶矽層，透通過該襯裏氧化層，該第一多晶矽層與該第三溝槽的側壁絕緣；並且在該第三溝槽的上部，製備一個第二多晶矽層，該第二多晶矽層重摻雜該第一導電類型，該第三溝槽的該第二多晶矽層與該第三溝槽側壁周圍各自的擴散區電接觸；其中，溝槽隔離結構形成在該第三溝槽中，該第三溝槽的寬度大於該第一溝槽和該第二溝槽，其深度也大於該第一溝槽和該第二溝槽，該第三擴散區延伸到該第一掩埋層，並與該第一掩埋層電接觸。
  20. 如申請專利範圍第16項所述之方法，其中，還包括：在該第一溝槽的該第一擴散區周圍，製備一個第二導電類型的一第四擴散區；並且在該第二溝槽的該第二擴散區周圍，製備一個第二導電類型的一第五擴散區，其中該第四擴散區和該第五擴散區的摻雜水準都高於該外延層的摻雜水準。
  21. 如申請專利範圍第20項所述之方法，其中與該第一溝槽相連的該第四擴散區，以及與該第二溝槽相連的該第五擴散區，被該外延層中的一段橫向距離分隔開。
  22. 如申請專利範圍第20項所述之方法，其中與該第一溝槽相連的該第四擴散區，毗鄰與該第二溝槽相連的該第五擴散區。
  23. 如申請專利範圍第16項所述之方法，其中該第一導電類型為P-型，該第二導電類型為N-型。
  24. 如申請專利範圍第16項所述之方法，其中在該外延層上方製備一個電介質層，包括在該外延層上方製備一個氧化物硬掩膜。
  25. 如申請專利範圍第16項所述之方法，其中在該外延層上方製備一個電介質層，包括在外延層上方製備一個氮化層，並且在該氮化層上方製備一個氧化物硬掩膜，該方法還包括：在製備該襯裏氧化層和該第一多晶矽層之前，除去該氧化物硬掩膜。
  26. 如申請專利範圍第16項所述之方法，其中製備該第一導電類型的該第一擴散區和該第二擴散區，在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，包括：在該第一溝槽和該第二溝槽中，植入該第一導電類型的摻雜物，利用帶旋轉的多傾斜角進行植入。
  27. 一種用於製備橫向雙極電晶體的方法，其中，包括：製備一個第一導電類型的半導體襯底； 在該半導體襯底中，製備一個第一導電類型的一第一掩埋層以及一個第二導電類型的一第二掩埋層，該第二導電類型與該第一導電類型相反，該第一掩埋層位於一溝槽隔離結構下方，該第二掩埋層位於一基極區下方；在該半導體襯底上，製備一個第二導電類型的一外延層；在該外延層上方，製備一個電介質掩膜層；在該電介質掩膜層和該外延層中，製備一第一溝槽和一第二溝槽；除去該電介質掩膜層；在該外延層上方以及該第一溝槽和該第二溝槽中，製備一個第二電介質層；各向同性地蝕刻該第二電介質層，在該外延層的頂面上以及每個溝槽的底部，保留該第二電介質層；在該第二電介質層上方和每個溝槽中，製備一個多晶矽層，該多晶矽層重摻雜該第一導電類型；形成該多晶矽層的圖案，以製備與每個溝槽相連的多晶矽區，並且在該第二電介質層上方，製備該第一溝槽的該多晶矽層延伸部分，延伸到一部分該基極區上方，該第一溝槽的該多晶矽層延伸部分作為該基極區的場板；使該外延層和該多晶矽層退火，透過該第一導電類型的一第一擴散區和一第二擴散區的摻雜物向外擴散，在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，每個溝槽的該多晶矽層都與各自溝槽側壁周圍的擴散區電接觸， 其中一射極區形成在該第一溝槽和該第一擴散區中，一集極區形成在該第二溝槽和該第二擴散區中，該基極區形成在與該第一溝槽和該第二溝槽相連的該第一擴散區和該第二擴散區之間的該外延層中；在一絕緣層和該外延層中，製備一個第三溝槽；在該第三溝槽的底部，製備該第二電介質層；在該第三溝槽中，製備該多晶矽層；並且使該外延層和該多晶矽層退火，透過該第一導電類型的該第三擴散區的摻雜物向外擴散，在各自的該第三溝槽側壁周圍的該外延層中，該第三溝槽的該多晶矽層與該第三溝槽側壁周圍的該第三擴散區電接觸，其中該溝槽隔離結構形成在該第三溝槽中，該第三溝槽的寬度大於該第一溝槽和該第二溝槽，其深度也大於該第一溝槽和該第二溝槽，該第三擴散區延伸到該第一掩埋層，並且與該第一掩埋層電接觸。
  28. 如申請專利範圍第27項所述之方法，其中，還包括：在該外延層中，製備一個第二導電類型的一沉降擴散區，延伸到該第二掩埋層，並且與該第二掩埋層電接觸。
  29. 如申請專利範圍第28項所述之方法，其中該第一導電類型為P-型，該第二導電類型為N-型。
  30. 一種用於製備橫向雙極電晶體的方法，其中，包括：製備一個第一導電類型的半導體襯底； 在該半導體襯底中，製備一個第一導電類型的一第一掩埋層以及一個第二導電類型的一第二掩埋層，該第二導電類型與該第一導電類型相反，該第一掩埋層位於一溝槽隔離結構下方，該第二掩埋層位於一基極區下方；在該半導體襯底上，製備一個第二導電類型的一外延層；在該外延層上方，製備一個電介質掩膜層；在該電介質掩膜層和該外延層中，製備一第一溝槽和一第二溝槽；除去該電介質掩膜層；在該外延層上方以及該第一溝槽和該第二溝槽中，製備一個第二電介質層；各向同性地蝕刻該第二電介質層，在該外延層的頂面上以及每個溝槽的底部，保留該第二電介質層；在該第二電介質層上方和每個溝槽中，製備一個多晶矽層，該多晶矽層重摻雜該第一導電類型；形成該多晶矽層的圖案，以製備與每個溝槽相連的多晶矽區，並且在該第二電介質層上方，製備該第一溝槽的該多晶矽層延伸部分，延伸到一部分該基極區上方，該第一溝槽的該多晶矽層延伸部分作為該基極區的場板；使該外延層和該多晶矽層退火，透過該第一導電類型的一第一擴散區和一第二擴散區的摻雜物向外擴散，在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，每個溝槽的該多晶矽層都與各自溝槽側壁周圍的擴散區電接觸， 其中一射極區形成在該第一溝槽和該第一擴散區中，一集極區形成在該第二溝槽和該第二擴散區中，該基極區形成在與該第一溝槽和該第二溝槽相連的該第一擴散區和該第二擴散區之間的該外延層中；在該第一溝槽的該第一擴散區周圍，製備一個第二導電類型的一第四擴散區；並且在該第二溝槽的該第二擴散區周圍，製備一個第二導電類型的一第五擴散區，其中該第四擴散區和該第五擴散區的摻雜水準都高於該外延層的摻雜水準。
  31. 如申請專利範圍第30項所述之方法，其中與該第一溝槽相連的該第四擴散區，以及與該第二溝槽相連的該第五擴散區，被該外延層中的一段橫向距離分隔開。
  32. 如申請專利範圍第30項所述之方法，其中與該第一溝槽相連的該第四擴散區，毗鄰與該第二溝槽相連的該第五擴散區。
  33. 一種用於製備橫向雙極電晶體的方法，其中，包括：製備一個第一導電類型的半導體襯底；在該半導體襯底中，製備一個第一導電類型的一第一掩埋層以及一個第二導電類型的一第二掩埋層，該第二導電類型與該第一導電類型相反，該第一掩埋層位於一溝槽隔離結構下方，該第二掩埋層位於一基極區下方；在該半導體襯底上，製備一個第二導電類型的一外延層； 在該外延層上方，製備一個電介質掩膜層；在該電介質掩膜層和該外延層中，製備一第一溝槽和一第二溝槽；除去該電介質掩膜層；在該外延層上方以及該第一溝槽和該第二溝槽中，製備一個第二電介質層；各向同性地蝕刻該第二電介質層，在該外延層的頂面上以及每個溝槽的底部，保留該第二電介質層；在該第二電介質層上方和每個溝槽中，製備一個多晶矽層，該多晶矽層重摻雜該第一導電類型；形成該多晶矽層的圖案，以製備與每個溝槽相連的多晶矽區，並且在該第二電介質層上方，製備該第一溝槽的該多晶矽層延伸部分，延伸到一部分該基極區上方，該第一溝槽的該多晶矽層延伸部分作為該基極區的場板；並且使該外延層和該多晶矽層退火，透過該第一導電類型的一第一擴散區和一第二擴散區的摻雜物向外擴散，在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，每個溝槽的該多晶矽層都與各自溝槽側壁周圍的擴散區電接觸，其中一射極區形成在該第一溝槽和該第一擴散區中，一集極區形成在該第二溝槽和該第二擴散區中，該基極區形成在與該第一溝槽和該第二溝槽相連的該第一擴散區和該第二擴散區之間的該外延層中； 其中在該外延層上方製備一個電介質掩膜層，包括在該外延層上方製備一個氧化物硬掩膜。
  34. 一種用於製備橫向雙極電晶體的方法，其中，包括：製備一個第一導電類型的半導體襯底；在該半導體襯底中，製備一個第一導電類型的一第一掩埋層以及一個第二導電類型的一第二掩埋層，該第二導電類型與該第一導電類型相反，該第一掩埋層位於一溝槽隔離結構下方，該第二掩埋層位於一基極區下方；在該半導體襯底上，製備一個第二導電類型的一外延層；在該外延層上方，製備一個電介質掩膜層；在該電介質掩膜層和該外延層中，製備一第一溝槽和一第二溝槽；除去該電介質掩膜層；在該外延層上方以及該第一溝槽和該第二溝槽中，製備一個第二電介質層；各向同性地蝕刻該第二電介質層，在該外延層的頂面上以及每個溝槽的底部，保留該第二電介質層；在該第二電介質層上方和每個溝槽中，製備一個多晶矽層，該多晶矽層重摻雜該第一導電類型；形成該多晶矽層的圖案，以製備與每個溝槽相連的多晶矽區，並且在該第二電介質層上方，製備該第一溝槽的該多晶矽層延伸部分，延伸到一部分該基極區上方，該第一溝槽的該多晶矽層延伸部分作為該基極區的場板；並且 使該外延層和該多晶矽層退火，透過該第一導電類型的一第一擴散區和一第二擴散區的摻雜物向外擴散，在各自的該第一溝槽和該第二溝槽側壁周圍的該外延層中，每個溝槽的該多晶矽層都與各自溝槽側壁周圍的擴散區電接觸，其中一射極區形成在該第一溝槽和該第一擴散區中，一集極區形成在該第二溝槽和該第二擴散區中，該基極區形成在與該第一溝槽和該第二溝槽相連的該第一擴散區和該第二擴散區之間的該外延層中；其中在該外延層上方製備一個電介質掩膜層，包括在該外延層上方製備一個氮化層，並且在該氮化層上方製備一個氧化物硬掩膜。
TW101134564A 2011-09-23 2012-09-20 帶有窄溝槽射極的橫向pnp雙極電晶體 TWI520328B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/242,970 US9312335B2 (en) 2011-09-23 2011-09-23 Lateral PNP bipolar transistor with narrow trench emitter

Publications (2)

Publication Number Publication Date
TW201318163A TW201318163A (zh) 2013-05-01
TWI520328B true TWI520328B (zh) 2016-02-01

Family

ID=47910274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134564A TWI520328B (zh) 2011-09-23 2012-09-20 帶有窄溝槽射極的橫向pnp雙極電晶體

Country Status (3)

Country Link
US (3) US9312335B2 (zh)
CN (1) CN103022091B (zh)
TW (1) TWI520328B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613712B (zh) * 2016-12-23 2018-02-01 新唐科技股份有限公司 半導體裝置及其製造方法

Families Citing this family (260)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2383587T3 (es) 2002-06-20 2012-06-22 Becton, Dickinson And Company Catéter y conjunto de aguja de introductor con protección de aguja
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN103117300B (zh) * 2011-11-16 2015-08-19 上海华虹宏力半导体制造有限公司 寄生横向型pnp器件及制造方法
TWI446459B (zh) * 2012-02-14 2014-07-21 Anpec Electronics Corp 具有超級介面之功率電晶體元件之製作方法
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6295444B2 (ja) * 2013-07-16 2018-03-20 パナソニックＩｐマネジメント株式会社 半導体装置
EP2919272B1 (en) * 2014-03-12 2020-05-27 Nxp B.V. Bipolar transistor device and method of fabrication
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
FR3020060B1 (fr) * 2014-04-18 2016-04-01 Arkema France Preparation d'imides contenant un groupement fluorosulfonyle
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
US9105712B1 (en) * 2014-09-02 2015-08-11 Tower Semiconductors Ltd. Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9324846B1 (en) * 2015-01-08 2016-04-26 Globalfoundries Inc. Field plate in heterojunction bipolar transistor with improved break-down voltage
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9431205B1 (en) * 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9754779B1 (en) * 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US20170373142A1 (en) * 2016-06-23 2017-12-28 Littelfuse, Inc. Semiconductor device having side-diffused trench plug
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10978869B2 (en) 2016-08-23 2021-04-13 Alpha And Omega Semiconductor Incorporated USB type-C load switch ESD protection
TWI601295B (zh) * 2016-08-25 2017-10-01 綠星電子股份有限公司 斷閘極金氧半場效電晶體
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
EP3324442A1 (en) * 2016-11-21 2018-05-23 Nexperia B.V. Vertical bipolar transistor with integrated collector resistor
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US10068965B1 (en) * 2017-06-26 2018-09-04 University Of Electronic Science And Technology Of China Lateral high-voltage device
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN108231583B (zh) * 2017-12-29 2020-07-10 深圳市金誉半导体有限公司 双极晶体管及其制作方法
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10714580B2 (en) * 2018-02-07 2020-07-14 Alpha And Omega Semiconductor (Cayman) Ltd. Source ballasting for p-channel trench MOSFET
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
CN108511340A (zh) * 2018-03-27 2018-09-07 刘自奇 一种横向晶体管及其制作方法
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
CN109103187B (zh) * 2018-08-21 2021-12-10 电子科技大学 一种具有复合埋层结构的bcd器件
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
KR20200038184A (ko) 2018-10-01 2020-04-10 에이에스엠 아이피 홀딩 비.브이. 기판 유지 장치, 장치를 포함하는 시스템, 및 이를 이용하는 방법
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
CN110400840B (zh) * 2019-08-06 2020-12-29 电子科技大学 一种抑制电压回折现象的rc-ligbt器件
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN110534560B (zh) * 2019-09-16 2023-04-07 江苏丽隽功率半导体有限公司 一种静电感应晶体管的制造方法
CN112531026B (zh) * 2019-09-17 2022-06-21 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
JP2021057552A (ja) * 2019-10-02 2021-04-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202142733A (zh) 2020-01-06 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 反應器系統、抬升銷、及處理方法
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
US11527528B2 (en) 2020-04-21 2022-12-13 Globalfoundries Singapore Pte. Ltd. Electrostatic discharge protection devices and methods of forming electrostatic discharge protection devices
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
US11637181B2 (en) 2021-08-20 2023-04-25 Globalfoundries U.S. Inc. Lateral bipolar transistors with polysilicon terminals
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
US11824125B2 (en) 2021-10-27 2023-11-21 Globalfoundries Singapore Pte. Ltd. Electrostatic discharge protection devices for bi-directional current protection

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573571A (en) 1967-10-13 1971-04-06 Gen Electric Surface-diffused transistor with isolated field plate
US4005451A (en) 1975-05-05 1977-01-25 Rca Corporation Lateral current device
US4283236A (en) 1979-09-19 1981-08-11 Harris Corporation Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping
DE3586341T2 (de) * 1984-02-03 1993-02-04 Advanced Micro Devices Inc Bipolartransistor mit in schlitzen gebildeten aktiven elementen.
JPH02114645A (ja) 1988-10-25 1990-04-26 Fuji Electric Co Ltd バイポーラトランジスタ
US5153697A (en) 1989-02-10 1992-10-06 Texas Instruments Incorporated Integrated circuit that combines multi-epitaxial power transistors with logic/analog devices, and a process to produce same
US5034337A (en) 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US5397912A (en) 1991-12-02 1995-03-14 Motorola, Inc. Lateral bipolar transistor
US5273913A (en) 1992-07-07 1993-12-28 International Business Machines Corporation High performance lateral PNP transistor with buried base contact
US5326710A (en) 1992-09-10 1994-07-05 National Semiconductor Corporation Process for fabricating lateral PNP transistor structure and BICMOS IC
US5488003A (en) 1993-03-31 1996-01-30 Intel Corporation Method of making emitter trench BiCMOS using integrated dual layer emitter mask
FR2703831A1 (fr) * 1993-04-07 1994-10-14 Philips Composants Dispositif semiconducteur comprenant un transistor latéral.
US5420457A (en) 1993-11-12 1995-05-30 At&T Corp. Lateral high-voltage PNP transistor
US5614424A (en) 1996-01-16 1997-03-25 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating an accumulated-base bipolar junction transistor
US6365447B1 (en) 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
US6093613A (en) 1998-02-09 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
JP2003158178A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
SE0200414D0 (sv) * 2002-02-13 2002-02-13 Ericsson Telefon Ab L M Semiconductor fabrication process lateral pnp transistor, and integrated circuit
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7064407B1 (en) * 2005-02-04 2006-06-20 Micrel, Inc. JFET controlled schottky barrier diode
JP2007005509A (ja) 2005-06-23 2007-01-11 Rohm Co Ltd 半導体集積回路装置及びこれを用いたレギュレータ
JP2007180242A (ja) 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
JP5112648B2 (ja) * 2006-05-29 2013-01-09 セイコーインスツル株式会社 半導体装置
KR101375035B1 (ko) * 2006-09-27 2014-03-14 맥스파워 세미컨덕터 인크. Ｍｏｓｆｅｔ 및 그 제조 방법
US7859082B2 (en) * 2007-05-23 2010-12-28 Infineon Technologies Ag Lateral bipolar transistor and method of production
US7968936B2 (en) * 2007-12-31 2011-06-28 Texas Instruments Incorporated Quasi-vertical gated NPN-PNP ESD protection device
JP2009194301A (ja) 2008-02-18 2009-08-27 Sanyo Electric Co Ltd 半導体装置
US20110115047A1 (en) * 2009-11-13 2011-05-19 Francois Hebert Semiconductor process using mask openings of varying widths to form two or more device structures
US8575695B2 (en) * 2009-11-30 2013-11-05 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
CN102104064B (zh) 2009-12-21 2012-10-03 上海华虹Nec电子有限公司 SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613712B (zh) * 2016-12-23 2018-02-01 新唐科技股份有限公司 半導體裝置及其製造方法
US10546944B2 (en) 2016-12-23 2020-01-28 Nuvoton Technology Corporation Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
CN103022091B (zh) 2015-06-10
US10224411B2 (en) 2019-03-05
US9312335B2 (en) 2016-04-12
US20130075746A1 (en) 2013-03-28
US20170263727A1 (en) 2017-09-14
CN103022091A (zh) 2013-04-03
US9698237B2 (en) 2017-07-04
TW201318163A (zh) 2013-05-01
US20160247895A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
TWI520328B (zh) 帶有窄溝槽射極的橫向pnp雙極電晶體
TWI604608B (zh) 帶有多個外延層的橫向pnp雙極電晶體
US7915155B2 (en) Double trench for isolation of semiconductor devices
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
US7410891B2 (en) Method of manufacturing a superjunction device
US20060125045A1 (en) Process of fabricating semiconductor devices with isolation and sinker regions containing trenches filled with conductive material
US7723190B2 (en) Method of manufacturing a semiconductor device
US20190096744A1 (en) Sinker to buried layer connection region for narrow deep trenches
JP2004522319A (ja) ショットキー障壁を持つ半導体デバイスの製造
US20110159659A1 (en) Novel Manufacturing Approach for Collector and N Type Buried Layer Of Bipolar Transistor
US20090315103A1 (en) Trench mosfet with shallow trench for gate charge reduction
CA2425289A1 (en) Semiconductor structure and method for processing such a structure
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
EP1040517B1 (en) Semiconductor component and manufacturing method for semiconductor component
US20130307064A1 (en) Power transistor device and fabricating method thereof
US11075292B2 (en) Insulated gate bipolar transistor, and manufacturing method therefor
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
JP2009224495A (ja) 絶縁ゲート型半導体装置およびその製造方法
US6689672B2 (en) Buried layer manufacturing method
KR102154451B1 (ko) 반도체 소자 및 그 제조 방법
US20220130969A1 (en) Power device with a contact hole on a sloped ild region
JP2007059722A (ja) 半導体装置及びその製造方法
CN104701365B (zh) 半导体器件及其形成方法