KR102249592B1 - 쇼트키 배리어 다이오드 및 그 제조 방법 - Google Patents

쇼트키 배리어 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR102249592B1
KR102249592B1 KR1020150171002A KR20150171002A KR102249592B1 KR 102249592 B1 KR102249592 B1 KR 102249592B1 KR 1020150171002 A KR1020150171002 A KR 1020150171002A KR 20150171002 A KR20150171002 A KR 20150171002A KR 102249592 B1 KR102249592 B1 KR 102249592B1
Authority
KR
South Korea
Prior art keywords
trench
trenches
alignment key
termination
energization
Prior art date
Application number
KR1020150171002A
Other languages
English (en)
Other versions
KR20170064948A (ko
Inventor
박정희
정영균
주낙용
이종석
천대환
Original Assignee
현대자동차 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사 filed Critical 현대자동차 주식회사
Priority to KR1020150171002A priority Critical patent/KR102249592B1/ko
Publication of KR20170064948A publication Critical patent/KR20170064948A/ko
Application granted granted Critical
Publication of KR102249592B1 publication Critical patent/KR102249592B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H01L27/1087—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판의 제1면에 위치하는 n- 형 에피층, 상기 n- 형 에피층에 위치하며, 서로 이격되어 있는 제1 종단 트렌치, 제2 종단 트렌치, 복수의 통전 트렌치 및 정렬키 트렌치, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치 아래에 각각 위치하는 p 영역, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 정렬키 트렌치에 위치하는 절연막, 상기 복수의 통전 트렌치 및 상기 n- 형 에피층 위에 위치하는 쇼트키 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 복수의 통전 트렌치는 상기 제1 종단 트렌치 및 상기 제2 종단 트렌치 사이에 위치하고, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치의 깊이는 동일하고, 상기 정렬키 트렌치의 깊이는 상기 제1 종단 트렌치의 깊이보다 깊다.

Description

쇼트키 배리어 다이오드 및 그 제조 방법{SCHOTTKY BARRIER DIODE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 쇼트키 배리어 다이오드 및 그 제조 방법에 관한 것이다.
최근 응용 기기의 대형화 대용량화 추세에 따라 높은 항복전압과 높은 전류 및 고속 스위칭 특성을 갖는 전력용 반도체 소자의 필요성이 대두되고 있다. 이러한 전력용 반도체 소자는 특히 매우 큰 전류를 흐르게 하면서도 도통 상태에서의 전력 손실을 적게 하기 위하여 낮은 온 저항 또는 낮은 포화 전압이 요구된다. 또한, 오프 상태 또는 스위치가 오프되는 순간에 전력용 반도체 소자의 양단에 인가되는 PN 접합의 역방향 고전압에 견딜 수 있는 특성, 즉 높은 항복전압특성이 기본적으로 요구된다.
쇼트키 배리어 다이오드(schottky barrier diode, SBD)는 일반적인 PN 다이오드와 달리 PN 접합을 이용하지 않고, 금속과 반도체가 접합된 쇼트키 접합을 이용하는 것으로, 빠른 스위칭 특성을 나타내며, PN 다이오드 보다 낮은 턴 온 전압 특성을 갖는다.
또한, 쇼트키 배리어 다이오드는 높은 항복 전압을 구현하기 위해 통전 영역에 베리어를 형성한다. 하지만, 이러한 경우, 통전 면적이 좁아져 도통 전류가 낮아질 수 있다.
본 발명이 해결하고자 하는 과제는 쇼트키 배리어 다이오드에서, 쇼트키 접합 면적을 크게 하는 것이다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판의 제1면에 위치하는 n- 형 에피층, 상기 n- 형 에피층에 위치하며, 서로 이격되어 있는 제1 종단 트렌치, 제2 종단 트렌치, 복수의 통전 트렌치 및 정렬키 트렌치, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치 아래에 각각 위치하는 p 영역, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 정렬키 트렌치에 위치하는 절연막, 상기 복수의 통전 트렌치 및 상기 n- 형 에피층 위에 위치하는 쇼트키 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 복수의 통전 트렌치는 상기 제1 종단 트렌치 및 상기 제2 종단 트렌치 사이에 위치하고, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치의 깊이는 동일하고, 상기 정렬키 트렌치의 깊이는 상기 제1 종단 트렌치의 깊이보다 깊다.
상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치의 폭은 동일하고, 상기 정렬키 트렌치의 폭은 상기 제1 종단 트렌치의 폭보다 좁을 수 있다.
상기 정렬키 트렌치는 상기 제2 종단 트렌치와 인접하게 위치하고, 상기 정렬키 트렌치와 상기 제2 종단 트렌치 사이의 간격은 서로 인접한 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치 사이의 간격보다 넓을 수 있다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 상기 제1 종단 트렌치와 상기 복수의 통전 트렌치 사이 및 상기 제2 종단 트렌치와 상기 복수의 통전 트렌치 사이에 각각 위치하는 외곽 트렌치를 더 포함할 수 있다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 외곽 트렌치의 양측면에 각각 위치하는 p+ 영역을 더 포함할 수 있다.
상기 외곽 트렌치의 아래에는 상기 p 영역이 위치할 수 있다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법은 n+ 형 탄화 규소 기판의 제1면에 n- 형 에피층을 형성하는 단계, 상기 n- 형 에피층에 서로 이격되는 제1 종단 트렌치, 제2 종단 트렌치, 복수의 통전 트렌치 및 정렬키 트렌치를 동시에 형성하는 단계, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치에 이온을 주입하여 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치 아래에 각각 p 영역을 형성하는 단계, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 정렬키 트렌치에 절연막을 형성하는 단계, 상기 복수의 통전 트렌치 및 상기 n- 형 에피층 위에 쇼트키 전극을 형성하는 단계, 그리고 상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 포함하고, 상기 복수의 통전 트렌치는 상기 제1 종단 트렌치 및 상기 제2 종단 트렌치 사이에 형성되고, 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치의 깊이는 동일하고, 상기 정렬키 트렌치의 깊이는 상기 제1 종단 트렌치의 깊이보다 깊다.
상기 제1 종단 트렌치, 상기 제2 종단 트렌치, 상기 복수의 통전 트렌치 및 상기 정렬키 트렌치를 동시에 형성하는 단계는 상기 제1 종단 트렌치와 상기 복수의 통전 트렌치 사이 및 상기 제2 종단 트렌치와 상기 복수의 통전 트렌치 사이에 각각 외곽 트렌치를 형성하는 단계를 포함할 수 있다.
상기 외곽 트렌치는 상기 제1 종단 트렌치와 동시에 형성될 수 있다.
상기 절연막의 형성하는 단계 전에 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 외곽 트렌치의 양측면에 각각 p+ 영역을 형성하는 단계를 더 포함할 수 있다.
상기 p 영역을 형성하는 단계는 상기 외곽 트렌치 아래에 상기 p 영역을 형성하는 단계를 포함할 수 있다.
이와 같이 본 발명의 한 실시예에 따르면, 통전 트렌치를 복수개로 형성하고, 쇼트키 전극을 복수의 통전 트렌치에 형성하여 쇼트키 접합 면적을 크게 할 수 있다. 이에 따라, 순방향 전압 인가 시 온 저항을 크게 감소 시켜, 쇼트키 배리어 다이오드의 전류 밀도를 향상 시킬 수 있다.
또한, 통전 트렌치의 형성 시에, 정렬키 역할을 하는 정렬키 트렌치를 동시에 형성하여 공정을 단순화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 단면도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판(100)의 제1면에 n- 형 에피층(200)이 배치되어 있고, n- 형 에피층(200)에는 서로 이격되어 있는 제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330), 복수의 통전 트렌치(340), 그리고 정렬키 트렌치(350)가 배치되어 있다.
복수의 통전 트렌치(340)는 제1 종단 트렌치(310) 및 제2 종단 트렌치(320) 사이에 배치되어 있고, 외곽 트렌치(330)는 제1 종단 트렌치(310)와 통전 트렌치(340) 사이 및 제2 종단 트렌치(320)와 통전 트렌치(340) 사이에 배치되어 있다.
정렬키 트렌치(350)는 제2 종단 트렌치(320)에 인접하고, 정렬키 트렌치(350)와 제2 종단 트렌치(320) 사이의 간격은 서로 인접한 제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330) 및 복수의 통전 트렌치(340) 사이의 간격보다 넓다.
제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330) 및 복수의 통전 트렌치(340)는 폭과 깊이가 서로 동일하다. 정렬키 트렌치(350)의 깊이는 제1 종단 트렌치(310)의 깊이보다 더 깊다. 정렬키 트렌치(350)의 폭은 제1 종단 트렌치(310)의 폭보다 좁다.
제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330) 및 복수의 통전 트렌치(340) 하부에는 각각 p 영역(400)이 배치되어 있다.
제1 종단 트렌치(310), 제2 종단 트렌치(320) 및 외곽 트렌치(330)의 양측면에는 각각 p+ 영역(500)이 배치되어 있다.
제1 종단 트렌치(310), 제2 종단 트렌치(320) 및 정렬키 트렌치(350)에는 절연막(600)이 배치되어 있고, 외곽 트렌치(330) 및 복수의 통전 트렌치(340)에는 쇼트키 전극(700)이 배치되어 있다. 또한, 쇼트키 전극(700)은 n- 형 에피층(200) 및 절연막(600) 위에도 배치되어 있다.
n+ 형 탄화 규소 기판(100)의 제2면에 드레인 전극(800)이 배치되어 있다.
이와 같이, 통전 트렌치(340)가 복수 개 형성됨에 따라, 쇼트키 전극(700)과 n- 형 에피층(200)의 접촉 면적이 늘어나므로, 쇼트키 접합 면적이 증가한다. 이에 따라, 순방향 전압 인가 시 온 저항을 크게 감소 시켜, 쇼트키 배리어 다이오드의 전류 밀도를 향상 시킬 수 있다.
또한, 역 바이어스 인가 시 p 영역(400)과 n- 형 에피층(200)의 접합 영역에 역 바이어스가 인가되어 p 영역(400) 사이에 공핍층이 형성되어 누설 전류가 감소된다.
그러면, 도 2 내지 도 4 및 도 1을 참고하여, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법에 대해 상세하게 설명한다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 도시한 도면이다.
도 2를 참고하면, n+ 형 탄화 규소 기판(100)을 준비하고, n+ 형 탄화 규소 기판(100)의 제1면에 에피택셜 성장으로 n- 형 에피층(200)을 형성한다.
도 3를 참고하면, n- 형 에피층(200)에 제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330), 복수의 통전 트렌치(340), 그리고 정렬키 트렌치(350)를 형성한다.
제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330), 복수의 통전 트렌치(340), 그리고 정렬키 트렌치(350)는 각각 서로 이격되어 형성된다.
복수의 통전 트렌치(340)는 제1 종단 트렌치(310) 및 제2 종단 트렌치(320) 사이에 형성되고, 외곽 트렌치(330)는 제1 종단 트렌치(310)와 통전 트렌치(340) 사이 및 제2 종단 트렌치(320)와 통전 트렌치(340) 사이에 형성된다. 정렬키 트렌치(350)는 제2 종단 트렌치(320)에 인접하게 형성된다.
이 때, 정렬키 트렌치(350)와 제2 종단 트렌치(320) 사이의 간격은 서로 인접한 제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330) 및 복수의 통전 트렌치(340) 사이의 간격보다 더 넓게 형성된다.
제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330) 및 복수의 통전 트렌치(340)는 폭과 깊이가 서로 동일하다. 정렬키 트렌치(350)의 깊이는 제1 종단 트렌치(310)의 깊이보다 더 깊다. 정렬키 트렌치(350)의 폭은 제1 종단 트렌치(310)의 폭보다 좁다.
제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330), 복수의 통전 트렌치(340), 그리고 정렬키 트렌치(350)는 동일한 마스크를 사용하여 동일한 공정으로 형성한다. 정렬키 트렌치(350)의 폭이 제1 종단 트렌치(310)의 폭보다 좁기 때문에, 동일한 마스크를 사용한 동일한 공정으로 제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330), 복수의 통전 트렌치(340), 그리고 정렬키 트렌치(350)을 형성할 때, 정렬키 트렌치(350)의 깊이가 제1 종단 트렌치(310)의 깊이보다 깊게 형성된다.
정렬키 트렌치(350)는 후속 공정에서 정렬의 기준이 되는 것으로, 정렬 오차를 확인하는 역할을 한다. 정렬키 트렌치(350)가 정렬키 트렌치(350)의 깊이가 제1 종단 트렌치(310)의 깊이보다 깊기 때문에 후속 공정에서도 단차가 형성되어 정렬키 역할을 계속할 수 있다.
이와 같이, 정렬키 역할을 하는 정렬키 트렌치(350)를 제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330) 및 복수의 통전 트렌치(340)와 동시에 형성함에 따라, 공정을 단순화할 수 있다.
도 4를 참고하면, 제1 종단 트렌치(310), 제2 종단 트렌치(320), 외곽 트렌치(330) 및 복수의 통전 트렌치(340) 아래에 각각 이온을 주입하여 p 영역(400)을 형성한다. 이 때, 정렬키 트렌치(350)로 이온 주입 시 정렬 오차를 확인할 수 있다.
이어서, 제1 종단 트렌치(310), 제2 종단 트렌치(320) 및 외곽 트렌치(330)의 양측면에 각각 이온을 주입하여 p+ 영역(500)을 형성한다. 이 때, 정렬키 트렌치(350)로 이온 주입 시 정렬 오차를 확인할 수 있다.
이어서, 제1 종단 트렌치(310), 제2 종단 트렌치(320) 및 정렬키 트렌치(350)에 절연막(600)을 형성한다.
도 1을 참고하면, 복수의 통전 트렌치(340) 및 및 외곽 트렌치(330)에 쇼트키 전극(700)을 형성하고, n+ 형 탄화 규소 기판(100)의 제2면에 드레인 전극(800)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: n+ 형 탄화 규소 기판 200: n- 형 에피층
310, 320: 제1 및 제2 종단 트렌치
330: 외곽 트렌치 340: 통전 트렌치
350: 정렬키 트렌치 400: p 영역
500: p+ 영역 600: 절연막
700: 쇼트키 전극 800: 드레인 전극

Claims (13)

  1. n+ 형 탄화 규소 기판의 제1면에 위치하는 n- 형 에피층,
    상기 n- 형 에피층에 위치하며, 서로 이격되어 있는 제1 종단 트렌치, 제2 종단 트렌치, 복수의 통전 트렌치 및 정렬키 트렌치,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치 아래에 각각 위치하는 p 영역,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 정렬키 트렌치에 위치하는 절연막,
    상기 복수의 통전 트렌치 및 상기 n- 형 에피층 위에 위치하는 쇼트키 전극, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고,
    상기 복수의 통전 트렌치는 상기 제1 종단 트렌치 및 상기 제2 종단 트렌치 사이에 위치하고,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치의 깊이는 동일하고,
    상기 정렬키 트렌치의 깊이는 상기 제1 종단 트렌치의 깊이보다 깊고,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치의 폭은 동일하고,
    상기 정렬키 트렌치의 폭은 상기 제1 종단 트렌치의 폭보다 좁은 쇼트키 배리어 다이오드.
  2. 삭제
  3. 제1항에서,
    상기 정렬키 트렌치는 상기 제2 종단 트렌치와 인접하게 위치하고,
    상기 정렬키 트렌치와 상기 제2 종단 트렌치 사이의 간격은 서로 인접한 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치 사이의 간격보다 넓은 쇼트키 배리어 다이오드.
  4. 제1항에서,
    상기 제1 종단 트렌치와 상기 복수의 통전 트렌치 사이 및 상기 제2 종단 트렌치와 상기 복수의 통전 트렌치 사이에 각각 위치하는 외곽 트렌치를 더 포함하는 쇼트키 배리어 다이오드.
  5. 제4항에서,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 외곽 트렌치의 양측면에 각각 위치하는 p+ 영역을 더 포함하는 쇼트키 배리어 다이오드.
  6. 제5항에서,
    상기 외곽 트렌치의 아래에는 상기 p 영역이 위치하는 쇼트키 배리어 다이오드.
  7. n+ 형 탄화 규소 기판의 제1면에 n- 형 에피층을 형성하는 단계,
    상기 n- 형 에피층에 서로 이격되는 제1 종단 트렌치, 제2 종단 트렌치, 복수의 통전 트렌치 및 정렬키 트렌치를 동시에 형성하는 단계,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치에 이온을 주입하여 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치 아래에 각각 p 영역을 형성하는 단계,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 정렬키 트렌치에 절연막을 형성하는 단계,
    상기 복수의 통전 트렌치 및 상기 n- 형 에피층 위에 쇼트키 전극을 형성하는 단계, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 포함하고,
    상기 복수의 통전 트렌치는 상기 제1 종단 트렌치 및 상기 제2 종단 트렌치 사이에 형성되고,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치의 깊이는 동일하고,
    상기 정렬키 트렌치의 깊이는 상기 제1 종단 트렌치의 깊이보다 깊고,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치의 폭은 동일하고,
    상기 정렬키 트렌치의 폭은 상기 제1 종단 트렌치의 폭보다 좁은 쇼트키 배리어 다이오드의 제조 방법.
  8. 삭제
  9. 제7항에서,
    상기 정렬키 트렌치는 상기 제2 종단 트렌치와 인접하게 형성되고,
    상기 정렬키 트렌치와 상기 제2 종단 트렌치 사이의 간격은 서로 인접한 상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 복수의 통전 트렌치 사이의 간격보다 넓은 쇼트키 배리어 다이오드의 제조 방법.
  10. 제7항에서,
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치, 상기 복수의 통전 트렌치 및 상기 정렬키 트렌치를 동시에 형성하는 단계는
    상기 제1 종단 트렌치와 상기 복수의 통전 트렌치 사이 및 상기 제2 종단 트렌치와 상기 복수의 통전 트렌치 사이에 각각 외곽 트렌치를 형성하는 단계를 포함하는 쇼트키 배리어 다이오드의 제조 방법.
  11. 제10항에서,
    상기 외곽 트렌치는 상기 제1 종단 트렌치와 동시에 형성되는 쇼트키 배리어 다이오드의 제조 방법.
  12. 제11항에서,
    상기 절연막의 형성하는 단계 전에
    상기 제1 종단 트렌치, 상기 제2 종단 트렌치 및 상기 외곽 트렌치의 양측면에 각각 p+ 영역을 형성하는 단계를 더 포함하는 쇼트키 배리어 다이오드의 제조 방법.
  13. 제12항에서,
    상기 p 영역을 형성하는 단계는
    상기 외곽 트렌치 아래에 상기 p 영역을 형성하는 단계를 포함하는 쇼트키 배리어 다이오드의 제조 방법.
KR1020150171002A 2015-12-02 2015-12-02 쇼트키 배리어 다이오드 및 그 제조 방법 KR102249592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150171002A KR102249592B1 (ko) 2015-12-02 2015-12-02 쇼트키 배리어 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150171002A KR102249592B1 (ko) 2015-12-02 2015-12-02 쇼트키 배리어 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170064948A KR20170064948A (ko) 2017-06-12
KR102249592B1 true KR102249592B1 (ko) 2021-05-07

Family

ID=59219413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150171002A KR102249592B1 (ko) 2015-12-02 2015-12-02 쇼트키 배리어 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102249592B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003522413A (ja) 2000-02-02 2003-07-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチ形ショットキー整流器
US20030224260A1 (en) 2002-06-03 2003-12-04 Infineon Technologies North America Corp. Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
KR100567062B1 (ko) * 2004-01-08 2006-04-04 주식회사 하이닉스반도체 정렬패턴 형성방법
JP2008244371A (ja) * 2007-03-29 2008-10-09 Matsushita Electric Ind Co Ltd ショットキバリア半導体装置とその製造方法
JP2013115394A (ja) * 2011-12-01 2013-06-10 Hitachi Ltd ジャンクションバリアショットキーダイオード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299519B1 (ko) * 1999-06-24 2001-11-01 박종섭 반도체 소자의 정렬 키 형성방법
US9018698B2 (en) * 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003522413A (ja) 2000-02-02 2003-07-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチ形ショットキー整流器
US20030224260A1 (en) 2002-06-03 2003-12-04 Infineon Technologies North America Corp. Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
KR100567062B1 (ko) * 2004-01-08 2006-04-04 주식회사 하이닉스반도체 정렬패턴 형성방법
JP2008244371A (ja) * 2007-03-29 2008-10-09 Matsushita Electric Ind Co Ltd ショットキバリア半導体装置とその製造方法
JP2013115394A (ja) * 2011-12-01 2013-06-10 Hitachi Ltd ジャンクションバリアショットキーダイオード

Also Published As

Publication number Publication date
KR20170064948A (ko) 2017-06-12

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
US10950719B2 (en) Seminconductor device with spreading layer
US10840238B2 (en) Semiconductor device
CN103208531B (zh) 一种快恢复二极管frd芯片及其制作方法
JP2019071313A (ja) 半導体装置
JP2010147405A (ja) 半導体装置およびその製造方法
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP6606007B2 (ja) スイッチング素子
JP2013021240A (ja) ダイオードおよび半導体装置
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
JP5822032B2 (ja) 半導体装置の製造方法
JP2014060376A (ja) ショットキーバリアダイオードおよびその製造方法
JP6160216B2 (ja) 半導体装置
US10121862B2 (en) Switching device and method of manufacturing the same
JP2018093067A (ja) 半導体装置および半導体装置の製造方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
JP5865860B2 (ja) 半導体装置
US10319851B2 (en) Semiconductor device and method for manufacturing same
KR102249592B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
SE541291C2 (en) Feeder design with high current capability
JP2014154849A (ja) 半導体装置
KR102335490B1 (ko) 반도체 소자 및 그 제조 방법
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP2016532298A (ja) バイポーラノンパンチスルーパワー半導体デバイス
KR20150078454A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant