KR100299519B1 - 반도체 소자의 정렬 키 형성방법 - Google Patents
반도체 소자의 정렬 키 형성방법 Download PDFInfo
- Publication number
- KR100299519B1 KR100299519B1 KR1019990024044A KR19990024044A KR100299519B1 KR 100299519 B1 KR100299519 B1 KR 100299519B1 KR 1019990024044 A KR1019990024044 A KR 1019990024044A KR 19990024044 A KR19990024044 A KR 19990024044A KR 100299519 B1 KR100299519 B1 KR 100299519B1
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- cell region
- scribe line
- forming
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000005498 polishing Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000007517 polishing process Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000002253 acid Substances 0.000 claims description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 4
- 238000004132 cross linking Methods 0.000 claims description 3
- 229920002125 Sokalan® Polymers 0.000 claims description 2
- 230000002378 acidificating effect Effects 0.000 claims description 2
- 229920001577 copolymer Polymers 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 239000004584 polyacrylic acid Substances 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 229920002554 vinyl polymer Polymers 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000376 reactant Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000003021 water soluble solvent Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 정렬 키(Alignment Key) 형성방법에 관한 것으로, 본 발명의 반도체 소자의 정렬 키 형성방법은, 스크라이브 라인에 의해 셀 영역들이 구획되어진 웨이퍼를 제공하는 단계; 상기 웨이퍼의 셀 영역 및 스크라이브 라인 상에 소자분리 마스크를 형성하는 단계; 상기 소자분리 마스크를 이용한 식각 공정을 수행하여, 상기 웨이퍼의 셀 영역 및 스크라이브 라인 각각에 트렌치들을 형성하는 단계; 상기 트렌치들이 매립될 정도의 충분한 두께로 상기 결과물 상에 제1레지스트를 도포하는 단계; 상기 제1레지스트 상에 그와 다른 물질 특성을 갖는 제2레지스트를 도포하는 단계; 상기 스크라이브 라인 상에 도포된 제2 및 제1레지스트 부분에 대하여 노광 또는 베이크 공정을 수행하여, 상기 제2레지스트와 제1레지스트간의 접촉 부위에 반응 물질층을 형성시키는 단계; 상기 반응 물질층을 현상 장벽층으로 하는 현상 공정을 수행하여, 상기 제2레지스트와 상기 셀 영역 상에 도포되어 있는 제1레지스트를 제거하는 단계; 상기 결과물의 상부에 상기 셀 영역 상에 형성된 트렌치들을 매립시킬 수 있을 정도의 충분한 두께로 산화막을 증착하는 단계; 화학적기계연마 공정으로, 상기 산화막을 연마하여 셀 영역에 트렌치형 소자분리막을 형성함과 동시에 상기 반응 물질층을 제거하는 단계; 및 현상 공정으로 잔류되어 있는 제1레지스트를 제거하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 정렬 키(Alignment Key) 형성방법에 관한 것으로, 보다 상세하게는, 제조 공정의 단순화를 얻을 수 있는 반도체 소자의 정렬 키 형성방법에 관한 것이다.
일반적으로, 소자들간을 분리시키는 소자분리막의 형성은 로코스 공정 및 이의 변형 공정을 통해 수행되어 왔다. 그러나, 이러한 로코스 공정은 소자 영역을 감소시킨다는 단점이 있기 때문에, 근래에는 얕은 트랜치 분리(Shallow Trench Isolation : 이하, STI) 공정이 주목되고 있다.
이러한 STI 공정은, 주지된 바와 같이, 소자분리 산화막(Isolation Oxide : 이하, ISO) 마스크를 형성하는 단계와, 상기 ISO 마스크를 이용하여 웨이퍼에 트렌치를 형성하는 단계, 상기 트렌치 내에 산화막을 매립시키는 단계, 및 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 상기 산화막을 연마하는 단계를 포함하여 이루어진다.
한편, 상기한 STI 공정시에는 후속 공정에서 웨이퍼의 정렬을 위한 정렬 키가 함께 형성된다. 이러한 정렬 키는 웨이퍼 상에 소정의 패턴을 형성하고자 할때, 소위, 레티클(Reticle)이라 불리우는 노광 마스크를 정확한 위치에 정렬시키기 위하여 형성시키는 일종의 패턴으로서, 셀 영역의 패턴과 동시에 형성되며, 아울러, 셀 영역에 영향을 주지 않는 스크라이브 라인에 형성된다.
그러나, STI 공정시에 형성되는 정렬 키는 상기 STI 공정중의 하나인 연마 공정이 진행되는 동안, 이웃하는 부분과 단차가 제거되기 때문에, 이러한 정렬 키로는 시그널을 제대로 인식할 수 없으며, 이에 따라, 후속 공정시에 노광 마스크의 정확한 정렬을 수행할 수 없게 된다.
한편, 종래에는 정렬 키의 신뢰성을 향상시키기 위하여, 즉, 정렬 키 부분에매립된 산화막을 제거하기 위하여, “키 오픈 마스크(Key Open Mask)”를 추가적으로 사용하고 있으나, 이러한 키 오픈 마스크를 형성하기 위해서는 또 다른 공정들이 추가되어야 하기 때문에, 결과적으로, 전체적인 반도체 제조 공정 수 및 시간이 증가되는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 키 오픈 마스크의 사용없이 정렬 키의 신뢰성을 확보할 수 있는 반도체 소자의 정렬 키 형성방법을 제공하는데, 그 목적이 있다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 정렬 키 형성방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 웨이퍼 2 : 패드 질화막
3 : 트랜치 4 : 정렬 키
5 : 제1레지스트 6 : 제2레지스트
7 : 반응 물질층 8 : 산화막
9 : 트렌치형 소자분리막 10 : 레티클
A : 셀 영역 B : 스크라이브 라인
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 정렬 키 형성방법은, 스크라이브 라인에 의해 셀 영역들이 구획되어진 웨이퍼를 제공하는 단계; 상기 웨이퍼의 셀 영역 및 스크라이브 라인 상에 소자분리 마스크를 형성하는 단계; 상기 소자분리 마스크를 이용한 식각 공정을 수행하여, 상기 웨이퍼의 셀 영역 및 스크라이브 라인 각각에 트렌치들을 형성하는 단계; 상기 트렌치들이 매립될 정도의 충분한 두께로 상기 결과물 상에 제1레지스트를 도포하는 단계; 상기 제1레지스트 상에 그와 다른 물질 특성을 갖는 제2레지스트를 도포하는 단계; 상기 스크라이브 라인 상에 도포된 제2 및 제1레지스트 부분에 대하여 노광 또는 베이크 공정을 수행하여, 상기 제2레지스트와 제1레지스트간의 접촉 부위에 반응 물질층을 형성시키는 단계; 상기 반응 물질층을 현상 장벽층으로 하는 현상 공정을 수행하여, 상기 제2레지스트와 상기 셀 영역 상에 도포되어 있는 제1레지스트를 제거하는 단계; 상기 결과물의 상부에 상기 셀 영역 상에 형성된 트렌치들을 매립시킬 수 있을정도의 충분한 두께로 산화막을 증착하는 단계; 화학적기계연마 공정으로, 상기 산화막을 연마하여 셀 영역에 트렌치형 소자분리막을 형성함과 동시에 상기 반응 물질층을 제거하는 단계; 및 현상 공정으로 잔류되어 있는 제1레지스트를 제거하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 키 오픈 마스크의 사용없이 현상 공정만으로 정렬 키를 노출시킬 수 있기 때문에, 제조 공정의 단순화를 얻을 수 있고, 이에 따라, 정렬 키의 신뢰성을 향상시킬 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 보다 자세하게 설명하도록 한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 정렬 키 형성방법을 설명하기 위한 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 스크라이브 라인(B)에 의해 셀 영역(A)이 구획된 웨이퍼(1)를 마련하고, 상기 웨이퍼(1) 상에 패드 산화막(도시안됨)과 패드 질화막(2)으로 이루어진 ISO 마스크(2)를 형성한다. 그런다음, 상기 ISO 마스크(2)를 이용한 식각 공정을 수행하여, 상기 웨이퍼(1)의 셀 영역(A)에 트렌치형의 소자분리막을 형성하기 위한 얕은 깊이의 트렌치들(3)을 형성하고, 동시에, 상기 웨이퍼(1)의 스크라이브 라인(B) 상에 후속의 마스크 공정에서 상기 웨이퍼(1)의 정렬을 위한 요철 형태의 정렬 키(4)를 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 웨이퍼(1) 상에 그의 셀 영역(A)에 형성된 트렌치들(3)과 스크라이브 라인(B)에 형성된 정렬 키(4)의 요부들을 완전히매립될 정도의 충분한 두께로, 네가티브형(Negative Type)의 제1레지스트(5)를 도포하고, 이어서, 상기 제1레지스트(5) 상에 그와는 다른 물질 특성을 갖는 제2레지스트(6)를 소정의 두께로 도포한다.
여기서, 상기 제1레지스트(5)는 노광 또는 베이크 공정에 의해 산을 발생시키는 특성을 갖는 네가티브형의 감광성 물질이거나, 또는, 산을 함유하는 네가티브형의 감광성 물질, 혹은, 일반적인 레지스트의 표면을 산성 액체 또는 산성 가스로 표면 처리해 준 네가티브형의 감광성 물질이다. 그리고, 상기 제2레지스트(6)는 수용성 수지류의 공중합물이 주성분을 이루고, 특히, 산의 존재로 가교 반응을 일으키는 특성을 갖는 감광성 물질, 예컨데, 폴리아크릴산, 폴리비닐아세톤 또는 폴리비닐아민 중에서 선택되는 하나의 감광성 물질이며, 제1레지스트(5)를 용해하지 않는 수용성 용제에 녹는 특성을 갖는다.
계속해서, 도 1c에 도시된 바와 같이, 웨이퍼(1)의 상부에 그의 셀 영역(A)을 가리는 레티클(10)을 배치시킨 상태에서, 스크라이브 라인(B) 상에 도포된 제2 및 제1레지스트 부분에 대해서만 선택적으로 노광 공정을 수행하고, 연이어서, 노광된 제2및 제1레지스트 부분에 대한 베이킹(Baking) 공정을 수행하여, 스크라이브 라인(B) 상에 도포된 상기 제2레지스트(6)와 제1레지스트(5)의 접촉부위에 반응 물질층(7)을 형성한다. 여기서, 상기 반응 물질층(7)은 서로 다른 물질 특성을 갖는 제2레지스트(6)와 제1레지스트(5)가 가교 반응을 일으켜 생성된 것으로서, 이러한 반응 물질층(7)은 후속의 현상 공정시에, 스크라이브 라인(B) 상에 도포된 제1레지스트 부분이 현상되는 것을 방지하는 장벽 기능을 수행한다.
다음으로, 도 1d에 도시된 바와 같이, 제1현상 공정을 수행하여, 반응 물질층(7) 상에 잔류되어 있는 제2레지스트와 셀 영역(A)에 도포되어 있는 제2레지스트를 제거하고, 연속적으로, 제2현상 공정을 수행하여 노광되지 않은 셀 영역(A) 상의 제1레지스트를 제거한다. 이때, 반응 물질층(7)은 그 하부에 배치된 제1레지스트(5)에 대한 현상 억제 기능을 하기 때문에, 스크라이브 라인(B) 상에 도포되어 있는 제1레지스트는 제거되지 않고 잔류되는 반면, 반응 물질층(7)에 의해 가려지지 않은 셀 영역(A) 상의 제1레지스트는 제거된다. 따라서, 셀 영역(A)에 형성된 트렌치들(3)은 노출되지만, 스크라이브 라인(B)에 형성된 정렬 키(4)는 노출되지 않는다.
그 다음, 도 1e에 도시된 바와 같이, 상기 결과물의 상부에 셀 영역(A)에 형성된 트렌치들(3)을 완전히 매립시킬 수 있을 정도의 충분한 두께로 산화막(8), 예컨데, 트렌치 매립 특성이 우수한 고밀도 플라즈마 산화막을 증착한다.
그리고나서, 도 1f에 도시된 바와 같이, 산화막에 대한 CMP 공정을 수행하여, 셀 영역(A)에 트렌치형의 소자 분리막(9)을 형성한다. 이때, 상기 산화막의 CMP 시에는 반응 물질층이 제거되며, 아울러, 정렬 키(4) 부분에 잔류되어 있는 제1레지스트(5)의 일부가 함께 제거된다.
이후, 도 1g에 도시된 바와 같이, 제3현상 공정을 수행하여 스크라이브 라인(B) 상에 잔류되어 있는 제1레지스트를 제거시킴으로써, 상기 스크라이브 라인(B)에 형성되어 있는 정렬 키(4)를 노출시킨다. 이때, 정렬 키(4)는 마스크, 즉, 키 오픈 마스크의 사용없이 현상 공정만으로 노출시킬 수 있기 때문에, 상기키 오픈 마스크를 형성하기 위한 추가 공정을 삭제시킬 수 있다.
이상에서와 같이, 본 발명은 서로 다른 물질 특성을 갖는 제1 및 제2레지스트를 반응시켜, 정렬 키 부분에 현상 공정에 대한 장벽 기능을 하는 반응 물질층을 형성시키고, 이러한 반응 물질층에 의해 정렬 키 부분에 산화막에 의해 매립되는 것을 방지함으로써, 후속에서 키 오픈 마스크의 사용없이도 현상 공정만으로 정렬 키의 노출을 용이하게 수행할 수 있다.
따라서, 키 오픈 마스크를 형성하기 위한 추가 공정이 필요없기 때문에, 전체적인 반도체 제조 공정의 단순화를 얻을 수 있으며, 아울러, 제조 비용의 절감 효과를 얻을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 스크라이브 라인에 의해 셀 영역들이 구획되어진 웨이퍼를 제공하는 단계;상기 웨이퍼의 셀 영역 및 스크라이브 라인 상에 소자분리 마스크를 형성하는 단계;상기 소자분리 마스크를 이용한 식각 공정을 수행하여, 상기 웨이퍼의 셀 영역 및 스크라이브 라인 각각에 트렌치들을 형성하는 단계;상기 트렌치들이 매립될 정도의 충분한 두께로 상기 결과물 상에 제1레지스트를 도포하는 단계;상기 제1레지스트 상에 그와 다른 물질 특성을 갖는 제2레지스트를 도포하는 단계;상기 스크라이브 라인 상에 도포된 제2 및 제1레지스트 부분에 대하여 노광 또는 베이크 공정을 수행하여, 상기 제2레지스트와 제1레지스트간의 접촉 부위에 반응 물질층을 형성시키는 단계;상기 반응 물질층을 현상 장벽층으로 하는 현상 공정을 수행하여, 상기 제2레지스트와 상기 셀 영역 상에 도포되어 있는 제1레지스트를 제거하는 단계;상기 결과물의 상부에 상기 셀 영역 상에 형성된 트렌치들을 매립시킬 수 있을 정도의 충분한 두께로 산화막을 증착하는 단계;화학적기계연마 공정으로, 상기 산화막을 연마하여 셀 영역에 트렌치형 소자분리막을 형성함과 동시에 상기 반응 물질층을 제거하는 단계; 및현상 공정으로 잔류되어 있는 제1레지스트를 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 정렬 키 형성방법.
- 제 1 항에 있어서, 상기 제1레지스트는 노광 또는 베이크 공정에 의해 산을 발생시키는 특성을 갖는 네가티브형의 감광성 물질, 산을 함유하는 네가티브형의 감광성 물질, 또는, 산성 액체 또는 산성 가스로 표면 처리해 준 네가티브형의 감광성 물질 중에서 선택된 하나인 것을 특징으로 하는 반도체 소자의 정렬 키 형성방법.
- 제 1 항에 있어서, 상기 제2레지스트는, 수용성 수지류의 공중합물이 주성분을 이루고, 산의 존재로 가교 반응을 일으키는 감광성 물질인 것을 특징으로 하는 반도체 소자의 정렬 키 형성방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 제2레지스트는, 폴리아크릴산, 폴리비닐아세톤 또는 폴리비닐아민 중에서 선택되는 하나의 감광성 물질인 것을 특징으로 하는 반도체 소자의 정렬 키 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024044A KR100299519B1 (ko) | 1999-06-24 | 1999-06-24 | 반도체 소자의 정렬 키 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024044A KR100299519B1 (ko) | 1999-06-24 | 1999-06-24 | 반도체 소자의 정렬 키 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003669A KR20010003669A (ko) | 2001-01-15 |
| KR100299519B1 true KR100299519B1 (ko) | 2001-11-01 |
Family
ID=19595043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024044A KR100299519B1 (ko) | 1999-06-24 | 1999-06-24 | 반도체 소자의 정렬 키 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100299519B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699860B1 (ko) * | 2005-08-12 | 2007-03-27 | 삼성전자주식회사 | 웰 구조 형성 과정에서 정렬 키를 형성하는 방법 및 이를이용한 소자 분리 형성 방법 |
| KR102249592B1 (ko) * | 2015-12-02 | 2021-05-07 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
-
1999
- 1999-06-24 KR KR1019990024044A patent/KR100299519B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003669A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0212149B1 (en) | Planarization process for semiconductor structures | |
| US6271602B1 (en) | Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate | |
| US7611961B2 (en) | Method for fabricating semiconductor wafer with enhanced alignment performance | |
| WO2006108007A2 (en) | Method for polysilicon-1 definition of flash memory device | |
| KR100567059B1 (ko) | 반도체 소자의 정렬 패턴 형성방법 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| KR100299519B1 (ko) | 반도체 소자의 정렬 키 형성방법 | |
| US6391737B1 (en) | Method of simultaneously forming patterns on a die of an alignment mark and other dies | |
| US20040033689A1 (en) | Method for defining a dummy pattern around an alignment mark on a wafer | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| KR100505414B1 (ko) | 정렬 키 형성 방법 | |
| KR100395908B1 (ko) | 반도체 소자의 얼라인먼트 키 제조방법 | |
| KR100447257B1 (ko) | 중첩도측정마크제조방법 | |
| CN113611596B (zh) | 形成对准标记的方法 | |
| US20030040174A1 (en) | Method for preventing photoresist poisoning in semiconductor fabrication | |
| JP2006148003A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20060054681A (ko) | 포토레지스트 패턴 및 박막 패턴 형성방법 | |
| KR100440523B1 (ko) | 반도체장치의 평탄화방법 | |
| KR100576445B1 (ko) | 반도체 소자의 트렌치 소자 분리막 제조 공정에서 필드산화막의 두께 및 평탄화 두께를 추정하는 방법 | |
| KR100576444B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| KR20050035361A (ko) | 정렬키 형성방법 | |
| KR19980045163A (ko) | 반도체장치의 제조방법 | |
| KR20050073048A (ko) | 정렬패턴 형성방법 | |
| KR20020005389A (ko) | 트렌치 분리를 갖는 반도체 장치의 제조 방법 | |
| KR100261178B1 (ko) | 파인드타겟 감도향상방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |