CN115602679A - 低压带栅单向可控硅静电防护器件及其制作方法 - Google Patents
低压带栅单向可控硅静电防护器件及其制作方法 Download PDFInfo
- Publication number
- CN115602679A CN115602679A CN202110775154.8A CN202110775154A CN115602679A CN 115602679 A CN115602679 A CN 115602679A CN 202110775154 A CN202110775154 A CN 202110775154A CN 115602679 A CN115602679 A CN 115602679A
- Authority
- CN
- China
- Prior art keywords
- well
- type deep
- deep well
- injection
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 20
- 239000010703 silicon Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000002347 injection Methods 0.000 claims abstract description 96
- 239000007924 injection Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims description 64
- 239000007943 implant Substances 0.000 claims description 51
- 230000003071 parasitic effect Effects 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 14
- 101100299614 Homo sapiens PTPN13 gene Proteins 0.000 claims description 11
- 101100352663 Mus musculus Pnp gene Proteins 0.000 claims description 11
- 102000004207 Neuropilin-1 Human genes 0.000 claims description 11
- 108090000772 Neuropilin-1 Proteins 0.000 claims description 11
- 101150069896 PNP1 gene Proteins 0.000 claims description 11
- 102100033014 Tyrosine-protein phosphatase non-receptor type 13 Human genes 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 10
- 102000004213 Neuropilin-2 Human genes 0.000 claims description 9
- 108090000770 Neuropilin-2 Proteins 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 230000005012 migration Effects 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract 2
- 230000005684 electric field Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明实施例提供一种低压带栅单向可控硅静电防护器件及其制备方法，包括：P型衬底；P型衬底中设有N型埋层、N型深阱区和P型深阱区；N型深阱包括第一N阱，P型深阱包括第二P阱，N型深阱和第一N阱不等宽，P型深阱和第二P阱不等宽；第一N阱上有第一N+注入、第二P+注入、第三N+注入；N型深阱上有第四P+注入；P型深阱上设有第二P阱；第五N+注入的左部在N型深阱上，右部在P型深阱上和第二P阱上；第六N+注入的左部在第二P阱上，右部在P型深阱上；P型深阱上有第七P+注入；多晶硅栅极在第二P阱上；P型深阱的两个电极和第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，第一N阱里的两个电极均连接在一起作为器件的阳极。
Description
技术领域
本发明涉及静电防护领域，尤其涉及一种低压带栅单向可控硅静电防护器件及其制作方法。
背景技术
随着半导体制程工艺的进步，ESD造成集成电路芯片以及电子产品失效的情况愈加严重了。对电子产品以及集成电路芯片进行ESD防护成为了产品工程师们面临的主要难题之一。
ESD引起失效的模式分别有硬失效、软失效、潜在失效。而引起这些失效的原因又可以分为电失效以及热失效。其中热失效指的是当ESD脉冲来临的时候，在芯片局部产生了几安培至几十安培的电流，持续时间短但是会产生大量的热量使得局部的金属连线熔化或者会使得芯片产生热斑，从而导致了二次击穿。电失效指的是加在栅氧化层的电压形成的电场强度大于了介电强度，使得表面产生击穿或者是介质的击穿。由于ESD对芯片造成的威胁越来越严重，其物理机制研究越来越受到重视。
传统的可控硅器件与其他ESD器件相比，其自身具有双电导调制机构，单位面积泄放效率高，单位寄生电容小，鲁棒性最好。但是由于其触发电压高，维持电压低容易造成闩锁，需要在设计的时候重点考虑。
传统的低压可控硅静电防护器件的剖面图见图1，其等效电路图见图2。当ESD脉冲加在SCR阳极时，N+注入与P阱形成反偏PN结。当这个脉冲电压高于这个PN结的雪崩击穿电压的时候，器件的内部就会产生大量的雪崩电流，电流流经P阱，通过寄生电阻流向阴极。P阱的寄生电阻两端压降相当于三极管NPN的基极压降，当这个电压高于纵向NPN三极管的正向的导通电压的时候，此三极管开启。此三极管开通后，为纵向PNP三极管提供基极电流，纵向PNP三极管也开启后，也进一步为横向NPN三极管提供基极电流，形成一种正反馈机制，使SCR路径完全开启。所以就算之后没有雪崩电流，由于三极管导通，也可以泄放大电流。低压单向可控硅能够为工作信号只有正电压的电路提供静电防护，由于大电流经过器件表面路径，所以特别容易造成器件热失效，导致低压单向可控硅静电器件的防护能力大大降低。
发明内容
本发明提供了结构简单的低压带栅单向可控硅静电防护器件及其制作方法。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供的一种低压带栅单向可控硅静电防护器件，包括：
P型衬底；所述P型衬底中设有N型埋层；所述N型埋层上方为N型深阱区和P型深阱区；
所述N型深阱包括第一N阱，所述P型深阱包括第二P阱，所述N型深阱和所述第一N阱不等宽，所述P型深阱和所述第二P阱不等宽；所述第一N阱上有第一N+注入、第二P+注入、第三N+注入；所述N型深阱上有第四P+注入；
所述P型深阱上设有第二P阱；第五N+注入的左部在所述N型深阱上，右部在所述P型深阱上和所述第二P阱上；所述第六N+注入的左部在所述第二P阱上，右部在所述P型深阱上；所述P型深阱上有第七P+注入；多晶硅栅极在所述第二P阱上；
所述P型深阱的两个电极和所述第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，所述第一N阱里的两个电极均连接在一起作为器件的阳极。
其中，包括五个场氧隔离区；其中，第一场氧隔离区在所述第一N+注入的左边，第二场氧隔离区在所述第一N+注入和所述第二P+注入之间，第三场氧隔离区在所述第三N+注入和所述第四P+注入之间，第四场氧隔离区在所述第六N+注入和所述第七P+注入之间，第五场氧隔离区在所述第七P+注入右边。
其中，所述第一场氧隔离区的左侧位于所述P型衬底表面，右侧位于所述N型深阱表面；所述第二场氧隔离区在所述第一N阱表面；所述第三场氧隔离区的左侧在所述第一N阱表面，右侧位于所述N型深阱表面；所述第四场氧隔离区在所述P型深阱表面；所述第五场氧左侧在所述P型深阱表面，右侧在所述P型衬底表面。
其中，当ESD脉冲到达器件的阳极，器件的阴极接低电位时，所述第二P+注入、所述第一N阱/所述N型深阱、所述P型深阱构成一个纵向寄生三极管PNP1，所述第一N阱/所述N型深阱、所述P型深阱/所述第二P阱、所述第六N+注入构成一个横向寄生三极管NPN1，所述第一N阱/所述N型深阱/所述N型埋层、所述P型深阱/所述第二P阱、所述第六N+注入构成一个纵向寄生三极管NPN2，当所述PNP1和所述NPN1、所述NPN2开启后，构成正向SCR路径，其击穿面为所述第五N+注入与所述第二P阱构成的反向PN结。
其中，所述第三场氧隔离区和所述第五N+注入之间植入第四P+注入。
其中，所述第三场氧隔离区和所述第二P+注入之间植入第三N+注入。
本发明实施例还提供了一种低压带栅单向可控硅静电防护器件的制作方法，所述方法包括：
步骤一：在P型衬底中形成N型埋层；
步骤二：在所述N型埋层上方生成N型深阱、P型深阱；
步骤三：在所述N型深阱里生成第一N阱，所述P型深阱里生成第二P阱；
步骤四：在所述第一N阱上形成第一N+注入区、第二P+注入区、第三N+注入区、第四P+注入区，所述N型深阱、所述P型深阱、所述第二P阱上生成第五N+注入区；所述第二P阱上形成多晶硅栅极；所述第二P阱、所述P型深阱上形成第六P+注入；所述P型深阱上生成第七P+注入区；
步骤五：在所述P型衬底和所述N型深阱上形成第一场氧隔离区，所述第一N阱上的所述第一N+注入与所述第二P+注入之间形成第二场氧隔离区，所述第一N阱上的所述第三N+注入与所述第四P+注入之间形成第三场氧隔离区，所述P型深阱上的所述第六N+注入与所述第七P+注入之间生成第四场氧隔离区，所述P型深阱和所述P型衬底上生成第五场氧隔离区；
步骤六：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤七：将所述第六N+注入、所述第七P+注入与所述多晶硅栅极连接在一起并作为器件的阴极，将所述第一N+注入、所述第二P+注入连接在一起并作为器件的阳极。
其中，，所述方法之前还包括：
在所述P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层。
本发明实施例提供了一种低压带栅单向可控硅静电防护器件及其制作方法，有益效果在于：
1、为了降低器件的触发电压和提高维持电压，在P型深阱中植入第一P阱，增加该区域的掺杂浓度，降低触发电压，同时增大了寄生三极管NPN1的基区载流子浓度，从而降低寄生三极管的电流增益，削弱三极管的正反馈效应，提高维持电压。
2、为了更好发挥低压带栅单向可控硅的性能，本发明引入一个栅极并且接阴极，阴极多晶硅栅能产生垂直向上的电场力，促使载流子在正负极的P阱中移动，以减小导通电阻；
3、本发明第五N+注入与第二P阱重叠区域的距离S2，S2调节正向触发电压，当距离增加时，器件触发电压增加。
4、本发明的多晶硅栅的宽度S1可调，当S1增大时，栅下电场宽度增加，调动有效载流子数量增加；S1增大，器件导通电阻减小。
5、为了进一步提高器件的维持电压，植入浮空的第三N+注入和第四P+注入，植入的浮空第三N+注入与阳极电流中的空穴复合，降低流入第一N阱中的空穴浓度，从而降低寄生三极管PNP1的发射极的载流子注入效率，维持电压增加；第三场氧隔离区和第五N+注入之间植入第四P+注入，使该区域附近的空穴浓度增加，阻断电流的表面路径，使电流流经器件深层，器件的维持电压增加。
附图说明
图1为目前已知的单向LVTSCR静电防护器件的剖面图；
图2为目前已知的单向LVTSCR静电防护器件的等效电路图；
图3为本发明一实施例提供的低压带栅单向可控硅静电防护器件的剖面图；
图4为本发明一实施例提供的低压带栅单向可控硅静电防护器件的等效电路图。
具体实施方式
以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
如图3所示，一种低压带栅单向可控硅静电防护器件，包括P型衬底101；所述衬底中设有N型埋层201；所述N型埋层201上方为一个N型深阱区301和一个P型深阱区302；所述N型深阱301包括第一N阱401；所述P型深阱302包括第二P阱402；所述N型深阱301和第一N阱401均不等宽；所述P型深阱302和第一P阱402均不等宽；所述第一N阱401上有第一N+注入501、第二P+注入502、第三N+注入503；所述N型深阱301上有第四P+注入504；所述P型深阱302上有第六N+注入506、第七P+注入507；所述P型深阱302上设有一个第二P阱402；第五N+注入505的左部在N型深阱301上，右部在P型深阱302上；所述栅极701在第二P阱402上；
所述的低压带栅单向可控硅静电防护器件有五个场氧隔离区；第一场氧隔离区601在第一N+注入501的左边，第二场氧隔离区602在第一N+注入501和第二P+注入502之间，第三场氧隔离区603在第三N+注入503和第四P+注入504之间，第四场氧隔离区604在第六N+注入506和第七P+注入507之间，第五场氧隔离区605在第七P+注入507右边；
所述第一场氧隔离区601的左部位于P型衬底101表面，右部位于N型深阱301表面；第二场氧隔离区602在第一N阱401表面；第三场氧隔离区603的左部在第一N阱401表面，右部位于N型深阱301表面；第四场氧隔离区604在P型深阱302表面；第五场氧隔离区605左部在P型深阱302表面，右部在P型衬底101表面；
如图4所示，当ESD脉冲到达器件的阳极，器件的阴极接低电位时，第二P+注入502、第一N阱401/N型深阱301、P型深阱302构成一个纵向寄生三极管PNP1，第一N阱401/N型深阱301、P型深阱302/第二P阱402、第六N+注入506构成一个横向寄生三极管NPN1，第一N阱401/N型深阱301/N型埋层201、P型深阱302/第二P阱402、第六N+注入506构成一个纵向寄生三极管NPN2，当PNP1和NPN1、NPN2开启后，构成正向SCR路径，其击穿面为第五N+注入505与第二P阱402构成的反向PN结。
本器件可根据不同应用场景下ESD设计窗口的要求，通过控制第二P阱402与第五N+注入505重叠区域的距离S2，S2调节正向触发电压，当距离增加时，器件触发电压增加。多晶硅栅的宽度S1可调，当S1增大时，栅下电场宽度增加，调动有效载流子数量增加；S1增大，器件导通电阻减小。
这里，当ESD脉冲到达器件的阳极时，器件阴极接地电位时，内嵌的GGNMOS的漏极第五N+注入505与第二P阱402形成反偏的PN结发生雪崩击穿从而使寄生三极管导通，第一N阱401和N型深阱301、第二P阱402和P型深阱302中有电流流过，当在第一N阱401和N型深阱301、P型深阱302上的阱电阻Rnw1、Rpw1产生0.7V的压降时，寄生三极管PNP1、NPN1、NPN2会导通，此时以PNP1和NPN1构成的SCR构成主要泄放路径P1，导通电阻较大，由于寄生三极管NPN1的电流放大倍数大于寄生三极管NPN2，完全开启后，此时以PNP1和NPN2构成的SCR构成主要泄放路径P2，导通电阻较小。
这里，第二P阱402与N型深阱301之间的距离S2，S2调节触发电压，当距离增加时，器件触发电压增加。
这里，所述多晶硅栅的宽度S1可调，当S1增大时，栅下电场宽度增加，调动有效载流子数量增加；S1增大，器件导通电阻减小。
这里，第三场氧隔离区和第五N+注入505之间植入第四P+注入，使该区域附近的空穴浓度增加，阻断电流的表面路径，使电流流经器件深层，器件的维持电压增加。
这里，第三场氧隔离区和阳极第二P+注入502之间植入第三N+注入，第三N+注入会与阳极第二P+注入502的少数载流子空穴复合，降低流入第一N阱401中的空穴浓度，从而降低寄生三极管PNP1的发射极的载流子注入效率，维持电压增加。
这里，在P型深阱302中植入第一P阱，增加该区域的掺杂浓度，降低第五N+注入505和第二P阱402的构成的反向二极管的击穿电压。
本发明实施例还提供了一种低压带栅单向可控硅静电防护器件的制作方法，包括以下步骤：
步骤一：在P型衬底中形成N型埋层；
步骤二：在N型埋层上方生成N型深阱、P型深阱；
步骤三：在N型深阱里生成第一N阱，P型深阱里生成第二P阱；
步骤四：在第一N阱上形成第一N+注入区、第二P+注入区、第三N+注入区、第四P+注入区，N型深阱、P型深阱、第二P阱上生成第五N+注入区；第二P阱上形成多晶硅栅极；第二P阱、P型深阱上形成第六P+注入；P型深阱上生成第七P+注入区；
步骤五：在P型衬底和N型深阱上形成第一场氧隔离区，第一N阱上的第一N+注入与第二P+注入之间形成第二场氧隔离区，第一N阱上的第三N+注入与第四P+注入之间形成第三场氧隔离区，P型深阱上的第六N+注入与第七P+注入之间生成第四场氧第一N阱上的第一N+注入与第二P+注入之间形成第二场氧隔离区，P型深阱和P型衬底上生成第五场氧隔离区；
步骤六：对第所有注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤七：将第六N+注入、第七P+注入与多晶硅栅极连接在一起并作为器件的阴极，将第一N+注入、第二P+注入连接在一起并作为器件的阳极。
在一实施方式中，所述步骤一之前还包括如下步骤：在P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层。
本发明上述实施例中低压带栅单向可控硅静电防护器件的制作方法过程简单、操作方便。本发明通过调节击穿面的大小，调节器件的触发电压。通过植入第二P阱降低触发电压、提高维持电压。植入第三N+注入和第四P+注入，进一步提高器件的维持电压。本发明实例器件采用0.25μm的BCDMOS工艺。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (8)
1.一种低压带栅单向可控硅静电防护器件，其特征在于，包括：
P型衬底；所述P型衬底中设有N型埋层；所述N型埋层上方为N型深阱区和P型深阱区；
所述N型深阱包括第一N阱，所述P型深阱包括第二P阱，所述N型深阱和所述第一N阱不等宽，所述P型深阱和所述第二P阱不等宽；所述第一N阱上有第一N+注入、第二P+注入、第三N+注入；所述N型深阱上有第四P+注入；
所述P型深阱上设有第二P阱；第五N+注入的左部在所述N型深阱上，右部在所述P型深阱上和所述第二P阱上；所述第六N+注入的左部在所述第二P阱上，右部在所述P型深阱上；所述P型深阱上有第七P+注入；多晶硅栅极在所述第二P阱上；
所述P型深阱的两个电极和所述第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，所述第一N阱里的两个电极均连接在一起作为器件的阳极。
2.根据权利要求1所述的低压带栅单向可控硅静电防护器件，其特征在于，包括五个场氧隔离区；其中，第一场氧隔离区在所述第一N+注入的左边，第二场氧隔离区在所述第一N+注入和所述第二P+注入之间，第三场氧隔离区在所述第三N+注入和所述第四P+注入之间，第四场氧隔离区在所述第六N+注入和所述第七P+注入之间，第五场氧隔离区在所述第七P+注入右边。
3.根据权利要求2所述的场氧隔离区，其特征在于，所述第一场氧隔离区的左侧位于所述P型衬底表面，右侧位于所述N型深阱表面；所述第二场氧隔离区在所述第一N阱表面；所述第三场氧隔离区的左侧在所述第一N阱表面，右侧位于所述N型深阱表面；所述第四场氧隔离区在所述P型深阱表面；所述第五场氧左侧在所述P型深阱表面，右侧在所述P型衬底表面。
4.根据权利要求1所述的低压带栅单向可控硅静电防护器件，其特征在于，当ESD脉冲到达器件的阳极，器件的阴极接低电位时，所述第二P+注入、所述第一N阱/所述N型深阱、所述P型深阱构成一个纵向寄生三极管PNP1，所述第一N阱/所述N型深阱、所述P型深阱/所述第二P阱、所述第六N+注入构成一个横向寄生三极管NPN1，所述第一N阱/所述N型深阱/所述N型埋层、所述P型深阱/所述第二P阱、所述第六N+注入构成一个纵向寄生三极管NPN2，当所述PNP1和所述NPN1、所述NPN2开启后，构成正向SCR路径，其击穿面为所述第五N+注入与所述第二P阱构成的反向PN结。
5.根据权利要求1所述的低压带栅单向可控硅静电防护器件，其特征在于，所述第三场氧隔离区和所述第五N+注入之间植入第四P+注入。
6.根据权利要求1所述的低压带栅单向可控硅静电防护器件，其特征在于，所述第三场氧隔离区和所述第二P+注入之间植入第三N+注入。
7.一种低压带栅单向可控硅静电防护器件的制作方法，其特征在于，所述方法包括：
步骤一：在P型衬底中形成N型埋层；
步骤二：在所述N型埋层上方生成N型深阱、P型深阱；
步骤三：在所述N型深阱里生成第一N阱，所述P型深阱里生成第二P阱；
步骤四：在所述第一N阱上形成第一N+注入区、第二P+注入区、第三N+注入区、第四P+注入区，所述N型深阱、所述P型深阱、所述第二P阱上生成第五N+注入区；所述第二P阱上形成多晶硅栅极；所述第二P阱、所述P型深阱上形成第六P+注入；所述P型深阱上生成第七P+注入区；
步骤五：在所述P型衬底和所述N型深阱上形成第一场氧隔离区，所述第一N阱上的所述第一N+注入与所述第二P+注入之间形成第二场氧隔离区，所述第一N阱上的所述第三N+注入与所述第四P+注入之间形成第三场氧隔离区，所述P型深阱上的所述第六N+注入与所述第七P+注入之间生成第四场氧隔离区，所述P型深阱和所述P型衬底上生成第五场氧隔离区；
步骤六：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
步骤七：将所述第六N+注入、所述第七P+注入与所述多晶硅栅极连接在一起并作为器件的阴极，将所述第一N+注入、所述第二P+注入连接在一起并作为器件的阳极。
8.根据权利要求7所述的低压带栅单向可控硅静电防护器件的制作方法，其特征在于，所述方法之前还包括：
在所述P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110775154.8A CN115602679A (zh) | 2021-07-08 | 2021-07-08 | 低压带栅单向可控硅静电防护器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110775154.8A CN115602679A (zh) | 2021-07-08 | 2021-07-08 | 低压带栅单向可控硅静电防护器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115602679A true CN115602679A (zh) | 2023-01-13 |
Family
ID=84841192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110775154.8A Pending CN115602679A (zh) | 2021-07-08 | 2021-07-08 | 低压带栅单向可控硅静电防护器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115602679A (zh) |
-
2021
- 2021-07-08 CN CN202110775154.8A patent/CN115602679A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN110649016B (zh) | 无回滞效应硅控整流器型esd保护结构及其实现方法 | |
| CN108336085B (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN103872097B (zh) | 功率半导体设备及其制造方法 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN113140627A (zh) | 一种低触发电压的scr器件及其制备方法 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| CN110289257B (zh) | 一种双向增强型栅控可控硅静电保护器件及其制作方法 | |
| CN115799250A (zh) | Nmos触发的高维持电压单向可控硅静电防护器件及其方法 | |
| CN108766964B (zh) | Ldmos静电保护器件 | |
| CN116013922A (zh) | 低触发电压高维持电压单向可控硅静电防护器件及方法 | |
| CN112928113B (zh) | 一种隧穿电流触发的scr器件 | |
| CN214848632U (zh) | 低触发高维持电压的双向可控硅静电防护器件 | |
| US6919588B1 (en) | High-voltage silicon controlled rectifier structure with improved punch through resistance | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN115602679A (zh) | 低压带栅单向可控硅静电防护器件及其制作方法 | |
| CN111584481B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN212485325U (zh) | 一种非对称带栅双向可控硅静电防护器件 | |
| CN115513201B (zh) | 高维持低阻均匀导通双向可控硅静电防护器件及制作方法 | |
| CN113764401A (zh) | 一种非对称带栅双向可控硅静电防护器件及其制作方法 | |
| CN115763476A (zh) | 一种内嵌pmos的双向可控硅静电防护器件及其制作方法 | |
| CN115602676A (zh) | 高维持高失效双向可控硅静电防护器件及其制作方法 | |
| CN115513201A (zh) | 高维持低阻均匀导通双向可控硅静电防护器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |