CN101834181A - 一种nmos管辅助触发的可控硅电路 - Google Patents

一种nmos管辅助触发的可控硅电路 Download PDF

Info

Publication number
CN101834181A
CN101834181A CN 201010130833 CN201010130833A CN101834181A CN 101834181 A CN101834181 A CN 101834181A CN 201010130833 CN201010130833 CN 201010130833 CN 201010130833 A CN201010130833 A CN 201010130833A CN 101834181 A CN101834181 A CN 101834181A
Authority
CN
China
Prior art keywords
injection region
circuit
nmos
nmos pipe
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010130833
Other languages
English (en)
Other versions
CN101834181B (zh
Inventor
宋波
韩雁
董树荣
马飞
黄大海
李明亮
苗萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN 201010130833 priority Critical patent/CN101834181B/zh
Publication of CN101834181A publication Critical patent/CN101834181A/zh
Application granted granted Critical
Publication of CN101834181B publication Critical patent/CN101834181B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种NMOS管辅助触发的可控硅电路，用于核心电路的ESD防护，包括内嵌NMOS管的可控硅以及由NMOS管和PMOS管组成的反相器；反相器的输入端接核心电路的VDD电源线。在ESD情况下，由于本发明电路内嵌的NMOS能够导通，可以提供大的电流，从而触发可控硅，因此内嵌的NMOS管的尺寸可以做的比较小。这样该防护电路不仅能够在较低的电压下触发泄放静电，也能在电路正常工作时具有小的漏电。

Description

一种NMOS管辅助触发的可控硅电路
技术领域
本发明涉及集成电路技术领域，尤其涉及一种NMOS管辅助触发的可控硅电路。
背景技术
静电放电(ESD)是在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电时会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧化层。随着集成电路特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电荷以保护栅极氧化层不受损害是十分必要的。
静电放电现象的模式主要有四种：人体放电模式(HBM)、机械放电模式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路产品来说，一般要经过人体放电模式，机械放电模式以及器件充电模式的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。
为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件被提出，比如二极管，栅极接地的NMOS管，其中公认效果比较好的防护器件是可控硅(silicon controlled rectifier，SCR)。
如图1所示，一种基础可控硅，包括P型衬底11，P型衬底11上为阱区，阱区包括P阱12和N阱16，P阱12中有一个P+注入区14a和一个N+注入区15a，其中P+注入区14a又称为G1，N阱16中有一个N+注入区15b和一个P+注入区14b，其中N阱16的N+注入区15b设置在远离P阱12的一端，P+注入区14b设置在靠近P阱12的一端；N阱16中N+注入区15b又被称为G2。所有注入区用浅沟槽隔离(STI)13。使用时，N+注入区15b和P+注入区14b接电学输入端Input，N+注入区15a和P+注入区14a接地。
图2为上述SCR相对应的电原理图，在集成电路的正常操作下，静电放电保护器件是处于关闭的状态，不会影响集成电路输入输出压焊盘上的电位。而在外部的静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速地排放掉静电电流。但是该可控硅SCR触发电压一般较高，而且不易调整，这大大限制了其应用范围。针对于此，一种行之有效的解决方案就是通过N阱16中的N+注入区15b连接辅助触发电路。
如图3所示，将G2与NMOS管M1的漏极连接，该NMOS管M1的源极和衬底接地。PMOS管Mp的漏极和NMOS管Mn的漏极连接作为反向器的输入端，PMOS管Mp的漏极和NMOS管Mn的漏极连接作为反向器的输出端。NMOS管M1的栅极与由PMOS管Mp和NMOS管Mn构成的反相器的输出端连接，反相器的输入端通过一个电阻Rg连接到VDD。PMOS管Mp的源极和衬底连接VDD，NMOS管Mn的源极和衬底接到GND。但是这种方案电路的触发电压还是较高，同时作为触发的NMOS管M1的尺寸较大，因为M1管工作相当于是栅电压浮空的NMOS管，在实际电路中栅电压会比地电位稍微高一点，所以M1管此时所能提供的电流有限。需要较大的尺寸来提供足够大的触发电流。这一方面增加了面积，增大了成本，另一方面造成了器件在正常工作时漏电较大。
发明内容
本发明提供了一种可控硅辅助触发电路，解决了现有可控硅触发电压较大以及漏电较大的问题。
一种NMOS管辅助触发的可控硅电路，用于核心电路的ESD防护，包括内嵌NMOS管的可控硅以及由NMOS管和PMOS管组成的反相器；
所述的内嵌NMOS管的可控硅包括P型衬底，P型衬底上注有P阱和N阱，P阱上从外向内依次设有第一P+注入区、第四N+注入区、第三N+注入区、第三P+注入区以及第一N+注入区，N阱上依次设有第二N+注入区和第二P+注入区，除第四N+注入区和第三N+注入区之间外，所有注入区通过浅沟槽隔离，第四N+注入区和第三N+注入区之间的P阱上设有层叠的SiO2氧化层和多晶硅层；
NMOS管和PMOS管的栅极连接核心电路的正电源线，NMOS管和PMOS管的漏极连接多晶硅层，第一P+注入区、第一N+注入区、NMOS管的源极和衬底接地，第二P+注入区、PMOS管的源极和衬底连接核心电路的输入端；第四N+注入区与第二N+注入区相连接，第三N+注入区与第三P+注入区相连接。
本发明电路PMOS管的源极和衬底接到核心电路的输入端，NMOS管的源极和衬底接地，PMOS管和NMOS管组成反相器，NMOS和PMOS的漏极接到一起，组成反相器的输出端。NMOS管和PMOS管的栅极接到一起，组成反相器的输入端。
将反相器的输入端连接到VDD，内嵌的NMOS管的栅极连接到反相器的输出端，源极通过第三P+注入区连接到可控硅的衬底。在ESD情况下由于内嵌的NMOS能够导通，可以提供大的电流，从而触发可控硅，因此内嵌的NMOS管的尺寸可以做的比较小。这样该防护电路不仅能够在较低的电压下触发泄放静电，也能在电路正常工作时具有小的漏电。
附图说明
图1为现有可控硅的纵向剖面图；
图2为图1所示可控硅的等效电路图；
图3为现有可控硅辅助触发电路的电路原理图；
图4为本发明可控硅辅助触发电路的电路原理图；
图5为本发明可控硅的纵向剖面图。
具体实施方式
如图5所示，一种NMOS管辅助触发的可控硅电路，用于核心电路的ESD防护，包括内嵌NMOS管的可控硅和由NMOS管Mn和PMOS管Mp组成的反相器；
内嵌NMOS管的可控硅包括P型衬底21，P型衬底21上注有P阱22和N阱26，P阱22中从外向内依次设有P+注入区24a、N+注入区25d、N+注入区25c、P+注入区24c以及N+注入区25a，N阱上从外向内依次设有N+注入区25b和P+注入区24b，除N+注入区25d和N+注入区25c之间外，所有注入区通过浅沟槽23隔离，N+注入区25d和N+注入区25c之间的P阱22上设有层叠的SiO2氧化层27和多晶硅层28。
NMOS管Mn和PMOS管Mp的栅极连接核心电路的正电源线，NMOS管Mn和PMOS管Mp的漏极连接多晶硅层28，P+注入区24a、N+注入区25a、NMOS管Mn的源极和衬底接地，P+注入区24b、PMOS管Mp的源极和衬底连接核心电路的输入端；N+注入区25d与N+注入区25b相连接，N+注入区25c与P+注入区24c相连接。
P+注入区24c、N+注入区25c、N+注入区25d以及两者之间对应区域上的SiO2氧化层27和多晶硅层28构成了内嵌的NMOS管。
如图4所示，该电路为上述可控硅电路的电路原理图，它包括可控硅、NMOS管M1、NMOS管Mn以及PMOS管Mp，其连接关系和图5所示的器件纵向剖面图相同，其中NMOS管M1就相当于内嵌的NMOS管。
其工作原理如下：
如图4，当核心正常工作时，VDD高电平，PMOS管Mp管截止，NMOS管Mn导通，将NMOS管M1的栅极电位拉到地，NMOS管M1管关闭，整个防护电路没有电流通路，因而不干扰内部芯片的正常工作。
在ESD条件下，当核心电路的输入端Input对地有ESD脉冲时，相对于VDD，PMOS管Mp的源极有很高的ESD脉冲电压，PMOS管栅极与源极两端的电压高于PMOS管的阈值电压，PMOS管Mp开启，从而抬高NMOS管M1栅极电压，使得NMOS管M1开启。
如此，电流通过N阱中的P+注入区24b、N阱26、N+注入区25b、N+注入区25d、SiO2氧化层27下面的反型层沟道、N+注入区25c、P+注入区24c、P阱22和P+注入区24a到地。电流使得P阱22的电位提高，当P阱22和N+注入区25a构成的二极管导通时，则SCR触发。
SCR触发后，电流主要从P+注入区24b、N阱26、P阱22和N+注入区25a到地，静电电荷主要通过该电流通路泄放掉，从而使静电电荷不至于危害到内部芯片，保护了内部芯片的安全。

Claims (1)

1.一种NMOS管辅助触发的可控硅电路，用于核心电路的ESD防护，其特征在于：包括内嵌NMOS管的可控硅以及由NMOS管(Mn)和PMOS管(Mp)组成的反相器；
所述的内嵌NMOS管的可控硅包括P型衬底(21)，P型衬底(21)上注有P阱(22)和N阱(26)，P阱(22)中从外向内依次设有第一P+注入区(24a)、第四N+注入区(25d)、第三N+注入区(25c)、第三P+注入区(24c)以及第一N+注入区(25a)，N阱上从外向内依次设有第二N+注入区(25b)和第二P+注入区(24b)，除第四N+注入区(25d)和第三N+注入区(25c)之间外，所有注入区通过浅沟槽(23)隔离，第四N+注入区(25d)和第三N+注入区(25c)之间的P阱(22)上设有层叠的SiO2氧化层(27)和多晶硅层(28)；
NMOS管(Mn)和PMOS管(MP)的栅极连接核心电路的VDD电源线，NMOS管(Mn)和PMOS管(MP)的漏极连接多晶硅层(28)，第一P+注入区(24a)、第一N+注入区(25a)、NMOS管(Mn)的源极和衬底接地，第二P+注入区(24b)、PMOS管(Mp)的源极和衬底连接核心电路的输入端；第四N+注入区(25d)与第二N+注入区(25b)相连接，第三N+注入区(25c)与第三P+注入区(24c)相连接。
CN 201010130833 2010-03-23 2010-03-23 一种nmos管辅助触发的可控硅电路 Expired - Fee Related CN101834181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010130833 CN101834181B (zh) 2010-03-23 2010-03-23 一种nmos管辅助触发的可控硅电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010130833 CN101834181B (zh) 2010-03-23 2010-03-23 一种nmos管辅助触发的可控硅电路

Publications (2)

Publication Number Publication Date
CN101834181A true CN101834181A (zh) 2010-09-15
CN101834181B CN101834181B (zh) 2011-06-29

Family

ID=42718203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010130833 Expired - Fee Related CN101834181B (zh) 2010-03-23 2010-03-23 一种nmos管辅助触发的可控硅电路

Country Status (1)

Country Link
CN (1) CN101834181B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034857A (zh) * 2010-10-28 2011-04-27 浙江大学 一种pmos场效应晶体管辅助触发的双向可控硅
CN102222669A (zh) * 2011-04-28 2011-10-19 浙江大学 一种用于静电防护的可控硅
CN102244105A (zh) * 2011-06-20 2011-11-16 北京大学 具有高维持电压低触发电压esd特性的晶闸管
CN103716036A (zh) * 2013-12-05 2014-04-09 中国航天科技集团公司第九研究院第七七一研究所 高速高输出幅值的驱动电路
CN105390491A (zh) * 2015-12-17 2016-03-09 江南大学 一种具有源端内嵌叉指nmos的ldmos-scr器件
WO2017101228A1 (zh) * 2015-12-17 2017-06-22 江南大学 一种具有内嵌叉指 nmos 双向 scr 结构的 esd 保护器件
CN111668209A (zh) * 2020-06-10 2020-09-15 电子科技大学 一种低漏电的用于低压esd防护的可控硅整流器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544067B (zh) * 2012-03-09 2014-01-29 浙江大学 一种基于nmos管辅助触发的双向可控硅器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903420A (en) * 1996-11-02 1999-05-11 Samsung Electronics, Co., Ltd Electrostatic discharge protecting circuit having a plurality of current paths in both directions
CN101640411A (zh) * 2009-09-07 2010-02-03 北京时代民芯科技有限公司 基于rc触发的双通道静电放电保护电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903420A (en) * 1996-11-02 1999-05-11 Samsung Electronics, Co., Ltd Electrostatic discharge protecting circuit having a plurality of current paths in both directions
CN101640411A (zh) * 2009-09-07 2010-02-03 北京时代民芯科技有限公司 基于rc触发的双通道静电放电保护电路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034857A (zh) * 2010-10-28 2011-04-27 浙江大学 一种pmos场效应晶体管辅助触发的双向可控硅
CN102034857B (zh) * 2010-10-28 2011-12-14 浙江大学 一种pmos场效应晶体管辅助触发的双向可控硅
CN102222669A (zh) * 2011-04-28 2011-10-19 浙江大学 一种用于静电防护的可控硅
CN102244105A (zh) * 2011-06-20 2011-11-16 北京大学 具有高维持电压低触发电压esd特性的晶闸管
CN102244105B (zh) * 2011-06-20 2013-07-03 北京大学 具有高维持电压低触发电压esd特性的晶闸管
CN103716036A (zh) * 2013-12-05 2014-04-09 中国航天科技集团公司第九研究院第七七一研究所 高速高输出幅值的驱动电路
CN103716036B (zh) * 2013-12-05 2016-05-11 中国航天科技集团公司第九研究院第七七一研究所 高速高输出幅值的驱动电路
CN105390491A (zh) * 2015-12-17 2016-03-09 江南大学 一种具有源端内嵌叉指nmos的ldmos-scr器件
WO2017101228A1 (zh) * 2015-12-17 2017-06-22 江南大学 一种具有内嵌叉指 nmos 双向 scr 结构的 esd 保护器件
CN105390491B (zh) * 2015-12-17 2018-01-02 江南大学 一种具有源端内嵌叉指nmos的ldmos‑scr器件
CN111668209A (zh) * 2020-06-10 2020-09-15 电子科技大学 一种低漏电的用于低压esd防护的可控硅整流器
CN111668209B (zh) * 2020-06-10 2022-03-15 电子科技大学 一种低漏电的用于低压esd防护的可控硅整流器

Also Published As

Publication number Publication date
CN101834181B (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
CN101834181B (zh) 一种nmos管辅助触发的可控硅电路
CN102034858A (zh) 一种用于射频集成电路静电放电防护的双向可控硅
CN108701693A (zh) 用于静电放电(esd)保护的具有抑制环的嵌入式pmos-触发可控硅整流器(scr)
CN101834433B (zh) 一种基于互补型scr的静电放电防护电路
CN100590875C (zh) 多晶硅级连二极管
CN109742071A (zh) 一种soi功率开关的esd保护器件
CN102956632A (zh) 一种低寄生电容的双向scr静电放电保护结构
CN100470803C (zh) 一种增大静电电流有效流通面积的esd防护电路
CN102263102A (zh) 一种用于静电防护的反向二极管触发可控硅
CN102034857B (zh) 一种pmos场效应晶体管辅助触发的双向可控硅
CN101399264A (zh) 集成电路的cdm esd保护
CN100470804C (zh) 一种利用多晶硅构建esd泄放通道的防护电路
CN104319271A (zh) Cdm静电保护电路
CN100530652C (zh) 一种用于静电放电保护的可控硅
CN102034814B (zh) 一种静电放电防护器件
CN102064173B (zh) 一种可控硅整流器静电防护器件
CN103094278B (zh) Pmos嵌入的低压触发用于esd保护的scr器件
CN111129006B (zh) 用于soi智能功率集成电路的双向低触发电压的esd保护结构
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN108987393B (zh) 用于功率集成电路输出ldmos器件保护的双向esd结构
KR101068569B1 (ko) 반도체 소자의 보호회로
CN102222669B (zh) 一种用于静电防护的可控硅
CN102938403B (zh) 一种用于esd保护的低压触发scr器件
CN109786374A (zh) 一种soi功率开关的esd保护器件
CN101859767A (zh) 一种用于完全硅金属化工艺的高压静电保护器件及其相应的生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110629

Termination date: 20140323