CN107731811A - 一种用于esd防护的依靠纵向bjt触发的scr器件 - Google Patents
一种用于esd防护的依靠纵向bjt触发的scr器件 Download PDFInfo
- Publication number
- CN107731811A CN107731811A CN201710795123.2A CN201710795123A CN107731811A CN 107731811 A CN107731811 A CN 107731811A CN 201710795123 A CN201710795123 A CN 201710795123A CN 107731811 A CN107731811 A CN 107731811A
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- conduction type
- doped region
- well region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001960 triggered effect Effects 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000013461 design Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 9
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 9
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 9
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 9
- 101150092599 Padi2 gene Proteins 0.000 description 9
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 9
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- 238000012423 maintenance Methods 0.000 description 5
- 230000005516 deep trap Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008713 feedback mechanism Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于电子技术领域，具体提供一种用于ESD防护的依靠纵向BJT触发的SCR器件。本发明依靠纵向BJT触发的SCR器件(VBTSCR)在传统LSCR器件基础上引入了一条额外的触发通路：通过在第一种导电类型阱区内引入ESD注入层，构成一个纵向结构的基区浮空NPN晶体管；ESD注入层为一种中等掺杂浓度的P型掺杂区，其掺杂浓度介于漏/源重掺杂有源区浓度和阱区掺杂浓度之间；纵向结构的基区浮空NPN晶体管的共发射极集电结雪崩击穿电压BVCEO很小，将其用作SCR的触发器件，可实现SCR器件触发电压的大幅降低，从而实现对先进纳米工艺下的电路提供有效ESD防护。
Description
技术领域
本发明属于电子技术领域，具体涉及静电释放(ESD：Electro-Static discharge)保护电路的设计，尤指一种横向可控硅整流器SCR(Silicon-Controlled-Rectifier简称SCR)，具体为一种用于ESD防护的依靠纵向BJT触发的SCR器件。
背景技术
静电放电(Electro-Static Discharge，简称ESD)是有限的电荷在两个不同电势的物体之间转移的事件。在人们日常生活中，ESD现象随处可见；例如，在10％的相对湿度下，人在地毯上行走可以产生高达35000伏的静电电压。对于集成电路来说，从生产到运输，系统集成以及用户使用，所有过程都有可能在集成电路的引脚上产生静电放电现象。ESD所产生的瞬间高压静电脉冲通过芯片管脚流经芯片内部，从而导致芯片内部线路损伤而无法正常工作；而有些芯片所受到的ESD损伤是潜伏的，通常无法在测试阶段发现，它带来的后果是最终产品交付到终端用户手中时，产品的使用寿命将会大大减少。在过去三十年的研究中发现，70％的芯片失效是由ESD事件引起的；据美国静电放电协会(ElectrostaticDischarge Association,EDSA)报道，全球每年因ESD对电子设备和系统所造成的损失高达450亿美金；因此，集成电路中ESD防护的设计及应用极其重要。
对于片上(on-chip)ESD防护，要在一个特定半导体工艺上实现ESD器件的设计和优化，首先要确定该工艺的ESD设计窗口，ESD设计窗口就是ESD器件的安全工作区域。ESD设计窗口由两个边界确定，窗口的下限为1.1*VDD(VDD为芯片I/O端信号峰值或电源管脚的工作电压)，保护器件的箝位电压要高于此边界电压以避免闩锁效应的发生；设计窗口的上限为芯片内部核心电路能正常承受而不损坏的最大电压，保护器件要在该边界电压之前触发，一般来讲这个边界电压值为0.9*BVox(BVox是栅氧化层的击穿电压)；设计窗口上下限的乘积因子1.1和0.9表示为避免噪声影响各留出10％的安全余量。如图1所示为一个SCR器件的ESD设计窗口，其中，Vt1和It1是SCR器件的触发电压和触发电流，Vh和Ih是SCR器件的维持电压和维持电流，Vt2和It2是SCR器件的二次击穿电压和二次击穿电流；从图1可以看出，SCR器件的触发电压、维持电压和二次击穿电压一定要在该ESD设计窗口范围之内，即1.1*VDD～0.9*BVox之间，才能对内部电路起到有效的静电防护。
基于可控硅整流器(Silicon-Controlled-Rectifier,简称SCR)的ESD保护结构因其具有极高的效率并可以提供很高的ESD保护水平已成为ESD保护方案中的重要选择，但过高的触发电压和较低的维持电压是制约其发展应用的重要因素。如图2所示为常用的LSCR(Latera l-SCR)器件结构及等效电路，图3为该LSCR器件的一种版图实现结构；该LSCR器件是由一个寄生的PNP晶体管Q1和一个寄生的NPN晶体管Q2构成；其中，p型重掺杂区122、n型阱区120、p型阱区130、p型重掺杂区132构成寄生PNP晶体管Q1；n型重掺杂区131、p型阱区130、n型阱区120、n型重掺杂区121构成寄生NPN晶体管Q2；RNW为n型阱区120电阻，RPW为p型阱区130电阻；阴影区域代表由二氧化硅形成的浅沟槽隔离(Shallow T rench Isolation,简称STI)；整个LSCR器件由n型深阱区140将其与p型衬底110隔绝开；所述n型重掺杂区121和p型重掺杂区122与PAD1相连，作为LSCR器件的阳极；所述n型重掺杂区131和p型重掺杂区132与PAD2相连，作为LSCR器件的阴极。
当给LSCR器件的PAD1施加一个正脉冲时(PAD2接地)，由n型阱区120与p型阱区130构成的p-n结反偏，继续增大偏压，该p-n结最终发生雪崩击穿，产生大量的电子-空穴对；产生的电子经n型阱区120、n型重掺杂区121到达PAD1，在n型阱区120的电阻RNW上产生压降，最终导致由p型重掺杂区122和n型阱区120构成的p-n结正偏，寄生PNP管开启；与此同时，雪崩产生的空穴经p型阱区130、p型重掺杂区132到达PAD2，在p型阱区130的电阻RPW上产生压降，最终导致由p型阱区130和n型重掺杂区131构成的p-n结正偏，寄生NPN管开启；此后寄生PNP管的集电极电流为寄生NPN管提供基极电流，同时寄生NPN管的集电极电流为寄生PNP管提供基极电流，两管形成电流正反馈机制，LSCR导通。当给LSCR器件的PAD2施加正脉冲(PAD1接地)时，此时LSCR内部由p型重掺杂区132、p型阱区130、n型阱区120和n型重掺杂区121构成的二极管正向偏置，因此在这种情况下，LSCR依靠内部的正向偏置二极管泄放ESD电流。
随着集成电路工艺的不断进步，特征尺寸不断缩小；MOSFET栅极氧化层厚度的不断变薄使得栅极氧化层击穿电压BVox不断减小，大大降低了ESD设计窗口的上限，这使得很多传统的ESD防护器件不再适用；与此同时，为实现低功耗，芯片的工作电压整体也呈下降趋势，而这将降低了SCR器件发生latch-up的几率。因而，对于先进工艺下的ESD防护，如何降低SCR器件的触发电压是ESD器件优化的一个重要研究方向。
发明内容
本发明的目的在于提供一种用于ESD防护的依靠纵向BJT触发的SCR器件(Vertical-B JT-Triggered-SCR，简称VBTSCR)；该结构与现有的LSCR结构相比，通过引入ESD注入层，构成一个纵向的基区浮空NPN晶体管，将该晶体管用作SCR的触发器件，可实现SCR器件触发电压的大幅降低，从而实现对先进纳米工艺下的电路提供有效ESD防护。
为实现上述目的，本发明采用的技术方案为：
一种用于ESD防护的依靠纵向BJT触发的SCR器件，包含第二种导电类型硅衬底(110)，所述衬底上形成第一种导电类型深阱区(140)，所述深阱区上形成相邻接的一个第一种导电类型阱区(120)和一个第二种导电类型阱区(130)，所述第一种导电类型阱区内设有均与阳极相连的第一种导电类型重掺杂区B(123)和第二种导电类型重掺杂区A(124)，所述第二种导电类型阱区内设有均与阴极相连的第一种导电类型重掺杂C(132)和第二种导电类型重掺杂区C(133)；其特征在于，所述第二种导电类型阱区(130)内还设有第二种导电类型重掺杂区B(131)，所述第一种导电类型阱区(120)内还设有第一种导电类型重掺杂区A(122)、以及位于第一种导电类型重掺杂区A下方的一个ESD注入层(121)，所述ESD注入层(121)将所述第一种导电类型重掺杂区A(122)和所述第一种导电类型阱区(120)完全隔离开；所述ESD注入层为第二种导电类型掺杂区、其掺杂浓度介于所述第一种导电类型重掺杂区A(122)和所述第一种导电类型阱区(120)之间；所述第一种导电类型重掺杂区A(122)与第二种导电类型重掺杂区B(131)相连。
需要说明的是，所述第二种导电类型重掺杂区B(131)位于第二种导电类型阱区内靠近第一种导电类型阱区(120)和第二种导电类型阱区(130)交界处一侧；而所述第一种导电类型重掺杂区A(122)则即可以位于第一种导电类型阱区内靠近第一种导电类型阱区(120)和第二种导电类型阱区(130)交界处一侧，又可以位于第一种导电类型阱区内远离第一种导电类型阱区(120)和第二种导电类型阱区(130)交界处一侧。
本发明的有益效果在于：
本发明依靠纵向BJT触发的新型SCR器件，如图4所示，其中左图为器件结构图、右图为其等效电路图；本发明VBTSCR器件在传统LSCR器件基础上引入了一条额外的触发通路：通过在n型阱区120内的n型重掺杂区122下方引入ESD注入层121，构成一个纵向结构的NPN晶体管Q3，ESD注入层是一种中等掺杂浓度的P型掺杂区，其掺杂浓度介于漏/源重掺杂有源区浓度和阱区掺杂浓度之间；由于所形成的纵向NPN晶体管Q3基区很薄(即ESD注入层的厚度很薄)且基极处于浮空状态，使得该晶体管的共发射极集电结雪崩击穿电压BVCEO很小，因而通过该模块的率先导通来触发主SCR结构，可实现SCR器件触发电压的大幅降低。
从工作原理上讲：当给本发明VBTSCR器件的PAD1施加一个正脉冲时(PAD2接地)，由于纵向基区浮空NPN管Q3的BVCEO远小于SCR内部由n型阱区120与p型阱区130构成p-n结的反向雪崩电压，因而随着所加偏压的增大，纵向NPN晶体管Q3率先导通，产生大量的电子-空穴对；产生的电子经n型阱区120、n型重掺杂区123到达PAD1；与此同时，产生的空穴经p型ESD注入层121、n型重掺杂区122、p型重掺杂区131、p型阱区130和p型重掺杂区133到达PAD2，在p型阱区130的电阻RPW上产生压降，最终导致由p型阱区130和n型重掺杂区132构成的p-n结正偏，至此SCR器件内部寄生的NPN管Q2开启；Q2开启后从PAD2注入的大量电子经n型重掺杂区132、p型阱区130后到达n型阱区120，最终经n型重掺杂区123到达PAD1，在n型阱区120的电阻RNW上产生压降，最终导致由p型重掺杂区124和n型阱区120构成的p-n结正偏，至此SCR器件内部寄生的PNP管Q1开启；此后Q1的集电极电流为Q2提供基极电流，同时Q2的集电极电流为Q1提供基极电流，两管形成电流正反馈机制，SCR导通。当SCR导通后，由于器件内部强烈的电导调制效应，SCR路径成为了一条接近理想的低阻通道，其导通电阻低于由纵向基区浮空NPN构成的触发通路，因此当SCR导通后所述改进型SCR器件主要依靠SCR通道来泄放ESD电流。
附图说明
图1为ESD设计窗口。
图2为现有LSCR器件结构及等效电路示意图。
图3为现有LSCR器件的一种版图实现结构示意图。
图4本发明实施例1提出的依靠纵向BJT触发的SCR器件结构及等效电路示意图。
图5本发明实施例1提出的依靠纵向BJT触发的SCR器件的一种版图实现结构示意图。
图6本发明实施例2提出的依靠纵向BJT触发的SCR器件结构及等效电路示意图。
图7本发明实施例2提出的依靠纵向BJT触发的SCR器件的一种版图实现结构示意图。
图8为现有LSCR器件、实施例1中依靠纵向BJT触发的SCR器件(VBTSCR_type1)和实施例2中依靠纵向BJT触发的SCR器件(VBTSCR_type2)的正向I-V特性模拟结果图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
实施例1
本实施例提供一种用于ESD防护的依靠纵向BJT触发的SCR器件，其结构如图4所示，左图为结构示意图、右图是该结构的等效电路图；其一种版图实现方式如图5所示。所述依靠纵向BJT触发的SCR器件(VBTSCR_type1)结构包含p型硅衬底110；所述衬底上形成n型深阱140，其作用是将其上方的SCR器件与p型硅衬底相隔离；所述n型深阱140上形成阱区，所述阱区包括一个n型阱区120和一个p型阱区130，所述两个阱区邻接；其中，所述n型阱区120内从左向右依次设有第一n型重掺杂区122、第二n型重掺杂区123和第一p型重掺杂区124，以及一个p型中等掺杂区121(即ESD注入层)、位于第一n型重掺杂区122的下方；所述p型阱区130内从左向右依次设有第二p型重掺杂区131、第三n型重掺杂区132和第三p型重掺杂区133；所述n型重掺杂区122、n型重掺杂区123、p型重掺杂区124、p型重掺杂区131、n型重掺杂区132和p型重掺杂区133之间均设有浅沟槽隔离(Shallow Trench Isolation,简称STI)，如图4中阴影区域所示；所述n型重掺杂区123和p型重掺杂区124与PAD1相连，作为依靠纵向BJT触发的新型SCR器件的阳极；所述n型重掺杂区132和p型重掺杂区133与PAD2相连，作为依靠纵向BJT触发的新型SCR器件的阴极；所述n型重掺杂区122与p型重掺杂区131相连。
实施例2
本实施例提供一种用于ESD防护的依靠纵向BJT触发的SCR器件，其结构如图6所示，左图为结构示意图、右图是该结构的等效电路图；其一种版图实现方式如图7所示。所述依靠纵向BJT触发的SCR器件(VBTSCR_type2)结构包含p型硅衬底110；所述衬底上形成n型深阱140，其作用是将其上方的SCR器件与p型硅衬底相隔离；所述n型深阱140上形成阱区，所述阱区包括一个n型阱区120和一个p型阱区130，所述两个阱区邻接；其中，所述n型阱区120内从左向右依次设有第二n型重掺杂区123、第一p型重掺杂区124和第一n型重掺杂区122，以及一个p型中等掺杂区121(即ESD注入层)、位于第一n型重掺杂区122下方；所述p型阱区130内从左向右依次设有第二p型重掺杂区131、第三n型重掺杂区132和第三p型重掺杂区133；所述n型重掺杂区122、n型重掺杂区123、p型重掺杂区124、p型重掺杂区131、n型重掺杂区132和p型重掺杂区133之间均设有浅沟槽隔离(Shallow Trench Isolation,简称STI)，如图6中阴影区域所示；所述n型重掺杂区123和p型重掺杂区124与PAD1相连，作为依靠纵向BJT触发的新型SCR器件的阳极；所述n型重掺杂区132和p型重掺杂区133与PAD2相连，作为依靠纵向BJT触发的新型SCR器件的阴极；所述n型重掺杂区122与p型重掺杂区131相连。
如图8所示为传统LSCR器件、实施例1中依靠纵向BJT触发的新型SCR器件(VBTSCR_type1)和实施例2中依靠纵向BJT触发的新型SCR器件(VBTSCR_type2)的正向I-V特性模拟结果，可以看出，本发明实施例1中依靠纵向BJT触发的新型SCR器件和实施例2中依靠纵向BJT触发的新型SCR器件的触发电压均约为6.2v，仅约为传统LSCR器件触发电压(～23.6v)的四分之一，实现了触发电压的大幅度优化。另外，相比实施例1中依靠纵向BJT触发的新型SCR器件，实施例2中依靠纵向BJT触发的新型SCR器件的维持电压更大，这是因为将纵向NPN晶体管插入到SCR的主路径中降低了SCR中两寄生BJT的正反馈作用，因而器件的维持电压增大。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (1)
1.一种用于ESD防护的依靠纵向BJT触发的SCR器件，包含第二种导电类型硅衬底(110)，所述衬底上形成第一种导电类型深阱区(140)，所述深阱区上形成相邻接的一个第一种导电类型阱区(120)和一个第二种导电类型阱区(130)，所述第一种导电类型阱区内设有均与阳极相连的第一种导电类型重掺杂区B(123)和第二种导电类型重掺杂区A(124)，所述第二种导电类型阱区内设有均与阴极相连的第一种导电类型重掺杂C(132)和第二种导电类型重掺杂区C(133)；其特征在于，所述第二种导电类型阱区(130)内还设有第二种导电类型重掺杂区B(131)，所述第一种导电类型阱区(120)内还设有第一种导电类型重掺杂区A(122)、以及位于第一种导电类型重掺杂区A下方的一个ESD注入层(121)，所述ESD注入层(121)将所述第一种导电类型重掺杂区A(122)和所述第一种导电类型阱区(120)完全隔离开；所述ESD注入层为第二种导电类型掺杂区、其掺杂浓度介于所述第一种导电类型重掺杂区A(122)和所述第一种导电类型阱区(120)之间；所述第一种导电类型重掺杂区A(122)与第二种导电类型重掺杂区B(131)相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710795123.2A CN107731811B (zh) | 2017-09-06 | 2017-09-06 | 一种用于esd防护的依靠纵向bjt触发的scr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710795123.2A CN107731811B (zh) | 2017-09-06 | 2017-09-06 | 一种用于esd防护的依靠纵向bjt触发的scr器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731811A true CN107731811A (zh) | 2018-02-23 |
| CN107731811B CN107731811B (zh) | 2020-03-27 |
Family
ID=61205768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710795123.2A Active CN107731811B (zh) | 2017-09-06 | 2017-09-06 | 一种用于esd防护的依靠纵向bjt触发的scr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731811B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326590A (zh) * | 2018-07-24 | 2019-02-12 | 晶焱科技股份有限公司 | 垂直式瞬时电压抑制装置 |
| CN110335865A (zh) * | 2019-06-26 | 2019-10-15 | 电子科技大学 | 一种能够抑制电流饱和效应的高鲁棒性双向scr器件 |
| CN111524884A (zh) * | 2020-04-15 | 2020-08-11 | 电子科技大学 | 一种用于高压esd保护的改进型ldmos-scr器件 |
| CN111725203A (zh) * | 2019-03-21 | 2020-09-29 | 旺宏电子股份有限公司 | 静电放电保护元件 |
| CN112864149A (zh) * | 2021-01-08 | 2021-05-28 | 电子科技大学 | 一种用于esd保护的低压scr器件 |
| CN113871382A (zh) * | 2021-09-23 | 2021-12-31 | 电子科技大学 | 一种优化esd防护性能的dcscr器件 |
| CN114664815A (zh) * | 2022-03-18 | 2022-06-24 | 电子科技大学 | 内嵌npn结构的高维持电压tvs分立器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290417A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于dtscr的瞬态电压抑制器 |
| CN102623450A (zh) * | 2012-03-30 | 2012-08-01 | 浙江大学 | 一种基于场限环可控硅结构的瞬态电压抑制器 |
| US20130128399A1 (en) * | 2011-11-22 | 2013-05-23 | Micron Technology, Inc. | Apparatuses, circuits, and methods for protection circuits for dual-direction nodes |
| CN103427407A (zh) * | 2012-05-21 | 2013-12-04 | 南亚科技股份有限公司 | 静电放电保护装置及电路 |
-
2017
- 2017-09-06 CN CN201710795123.2A patent/CN107731811B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290417A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于dtscr的瞬态电压抑制器 |
| US20130128399A1 (en) * | 2011-11-22 | 2013-05-23 | Micron Technology, Inc. | Apparatuses, circuits, and methods for protection circuits for dual-direction nodes |
| CN102623450A (zh) * | 2012-03-30 | 2012-08-01 | 浙江大学 | 一种基于场限环可控硅结构的瞬态电压抑制器 |
| CN103427407A (zh) * | 2012-05-21 | 2013-12-04 | 南亚科技股份有限公司 | 静电放电保护装置及电路 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326590B (zh) * | 2018-07-24 | 2020-11-10 | 晶焱科技股份有限公司 | 垂直式瞬时电压抑制装置 |
| US10923466B2 (en) | 2018-07-24 | 2021-02-16 | Amazing Microelectronic Corp. | Vertical transient voltage suppression device |
| CN109326590A (zh) * | 2018-07-24 | 2019-02-12 | 晶焱科技股份有限公司 | 垂直式瞬时电压抑制装置 |
| CN111725203A (zh) * | 2019-03-21 | 2020-09-29 | 旺宏电子股份有限公司 | 静电放电保护元件 |
| CN110335865A (zh) * | 2019-06-26 | 2019-10-15 | 电子科技大学 | 一种能够抑制电流饱和效应的高鲁棒性双向scr器件 |
| CN110335865B (zh) * | 2019-06-26 | 2021-12-03 | 电子科技大学 | 一种能够抑制电流饱和效应的高鲁棒性双向scr器件 |
| CN111524884B (zh) * | 2020-04-15 | 2022-10-11 | 电子科技大学 | 一种用于高压esd保护的改进型ldmos-scr器件 |
| CN111524884A (zh) * | 2020-04-15 | 2020-08-11 | 电子科技大学 | 一种用于高压esd保护的改进型ldmos-scr器件 |
| CN112864149A (zh) * | 2021-01-08 | 2021-05-28 | 电子科技大学 | 一种用于esd保护的低压scr器件 |
| CN112864149B (zh) * | 2021-01-08 | 2022-08-02 | 电子科技大学 | 一种用于esd保护的低压scr器件 |
| CN113871382A (zh) * | 2021-09-23 | 2021-12-31 | 电子科技大学 | 一种优化esd防护性能的dcscr器件 |
| CN113871382B (zh) * | 2021-09-23 | 2023-05-09 | 电子科技大学 | 一种优化esd防护性能的dcscr器件 |
| CN114664815A (zh) * | 2022-03-18 | 2022-06-24 | 电子科技大学 | 内嵌npn结构的高维持电压tvs分立器件 |
| CN114664815B (zh) * | 2022-03-18 | 2023-10-24 | 电子科技大学 | 内嵌npn结构的高维持电压tvs分立器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731811B (zh) | 2020-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731811A (zh) | 一种用于esd防护的依靠纵向bjt触发的scr器件 | |
| CN106206569B (zh) | 一种基于埋层触发的低触发电压双向scr器件 | |
| CN101807598B (zh) | 一种pnpnp型双向可控硅 | |
| CN107017248A (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| CN107731810A (zh) | 一种用于esd防护的低触发电压mlscr器件 | |
| CN103633087B (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
| CN110335866B (zh) | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| EP3116026B1 (en) | Silicon controlled rectifier | |
| CN110323207B (zh) | 一种用于低压防护的scr器件 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN110190052A (zh) | 一种用于全芯片esd防护的三端紧凑复合型scr器件 | |
| CN109119416B (zh) | 高维持电流esd防护器件 | |
| CN106449733B (zh) | 一种用于esd防护的无闩锁scr | |
| CN113838847B (zh) | 一种用于低压esd防护的双向dcscr器件 | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| CN103972233B (zh) | 一种具有抗闩锁能力的可关断scr器件 | |
| CN109119417B (zh) | 闩锁免疫的双向esd防护器件 | |
| CN109103183B (zh) | 双向高维持电流scr器件 | |
| CN109103182B (zh) | 双向esd防护器件 | |
| CN109065537B (zh) | 用于esd防护的高维持电流scr器件 | |
| Cao et al. | Field effect diode for effective CDM ESD protection in 45 nm SOI technology | |
| CN105405844B (zh) | 一种用于esd保护的自偏置堆栈式scr器件 | |
| CN207250515U (zh) | 一种高维持电压可控硅静电防护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |