CN103904129B - 薄膜晶体管结构 - Google Patents

薄膜晶体管结构 Download PDF

Info

Publication number
CN103904129B
CN103904129B CN201410055699.1A CN201410055699A CN103904129B CN 103904129 B CN103904129 B CN 103904129B CN 201410055699 A CN201410055699 A CN 201410055699A CN 103904129 B CN103904129 B CN 103904129B
Authority
CN
China
Prior art keywords
bending section
source
gap
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410055699.1A
Other languages
English (en)
Other versions
CN103904129A (zh
Inventor
徐正洋
沈柏元
陈家芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103904129A publication Critical patent/CN103904129A/zh
Application granted granted Critical
Publication of CN103904129B publication Critical patent/CN103904129B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明提供一种薄膜晶体管结构，包含基底、栅极结构、半导体主动层、漏极结构与源极结构。栅极结构与半导体主动层皆设置于基底上方。漏极结构与源极结构皆设置于半导体主动层的第一表面上。上述源极结构与漏极结构之间至少形成一间隙，其中间隙沿半导体主动层的第一表面延伸且位于栅极结构的投影面积中。上述间隙的第一部分包含有第一直线段、第一弯曲段与第二弯曲段，其中第一弯曲段与第二弯曲段分别连接至第一直线段的第一端与第二端，且第一弯曲段与第二弯曲段的弯曲方向互为相反。

Description

薄膜晶体管结构
技术领域
本发明涉及一种晶体管结构，特别是涉及一种薄膜晶体管结构。
背景技术
传统的薄膜晶体管液晶显示器（thin-film transistor liquid-crystaldisplay，简称TFT-LCD）结构中，于液晶面板外围焊接多个利用互补金属氧化物半导体（complementary metal oxide semiconductor，简称CMOS）制造工艺所制作的驱动芯片（IC）来完成驱动电路的配置。但如此则会提高了传统TFT-LCD对于驱动IC的依赖性、制作成本，并且无法提高/TFT-LCD的集成度。
目前以及未来的趋势以超大面板与超高分辨率的TFT-LED为主。因此为了提高TFT-LCD的集成度，利用栅极驱动电路基板（gate on array，GOA）技术来制作TFT-LCD则为目前的主流技术。GOA技术直接将栅极驱动电路制作在阵列基板上，来代替外接硅芯片与CMOS制造工艺所制作的驱动芯片的一种技术。如图1所示，为现有技术的TFT-LCD中的GOA电路元件的上视图。请参照图1。现有的TFT-LCD中的GOA电路元件100包括玻璃基板110以及配置于玻璃基板110上方的栅极层120、漏极层130与源极层140。在栅极层120上方，且位于漏极层130与源极层140之间的U形间隙为通道层区域150。此外，漏极层130包括条状部132与多个指状部134，其中条状部132用以连接多个指状部134。且由图1的上视图可看出，条状部132是位于玻璃基板110上方，但并未位于栅极层120上方。
然而当面板尺寸越做越大，相对的GOA电路元件也需扩大增设，以便于提供更大的输出电压。但在超窄边框的定制化需求下，GOA电路元件的扩大将导致边框无法窄化的问题。如何缩减上述GOA电路元件的结构，以改进上述缺失，为发展本发明的主要目的。
发明内容
本发明提出一种薄膜晶体管结构，以缩减整体元件的尺寸。
为达上述优点或其它优点，本发明的一实施例提出一种薄膜晶体管结构，包含基底、栅极结构、半导体主动层、漏极结构与源极结构。上述栅极结构与半导体主动层皆设置于基底上方。上述漏极结构与源极结构皆设置于半导体主动层的第一表面上。上述源极结构与漏极结构之间至少形成一间隙，其中间隙沿半导体主动层的第一表面延伸且位于栅极结构的投影面积中。上述间隙的第一部分包含有第一直线段、第一弯曲段与第二弯曲段，其中第一弯曲段与第二弯曲段分别连接至第一直线段的第一端与第二端，且第一弯曲段与第二弯曲段的弯曲方向互为相反。
本发明另提出一种薄膜晶体管结构，包含基底、栅极结构、半导体主动层、漏极结构与源极结构。上述栅极结构与半导体主动层皆设置于基底上方。上述漏极结构与源极结构皆设置于半导体主动层的第一表面上。上述漏极结构具有朝第一方向延伸的条状部以及多个相互平行的指状部，其中上述多个指状部分别垂直于条状部且由条状部朝外延伸。上述源极结构与上述条状部之间形成多个间隙，其中间隙位于栅极结构的投影面积中。
综上所述，本发明借由使得漏极结构与源极结构之间所形成的间隙，皆位于栅极导体层的投影面积中，以便于让漏极结构与源极结构之间所形成的间隙皆可有效发挥通道层角色的最大效果。如此则可有效缩减电路元件尺寸，提高电路元件的集成度且提供更大的输出电压。因此本发明的薄膜晶体管结构可有效改进现有技术的扩大GOA电路元件的增设数量所导致的边框无法窄化的问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂，以下特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
图1为现有技术的TFT-LCD中的GOA电路元件的上视图；
图2A～图2B为本发明的一实施例的薄膜晶体管结构的上视示意图；
图2C为图2A的沿A-A’切线的部分薄膜晶体管结构的剖面示意图；
图3为本发明的另一个实施例的薄膜晶体管结构的上视示意图；
图4为本发明的另一个实施例的薄膜晶体管结构的上视示意图；
图5为本发明的另一个实施例的薄膜晶体管结构的上视示意图。
附图标记
100：GOA电路元件 110：玻璃基板
120：栅极层 130：漏极层
140：源极层 150：通道层区域
132、256：条状部 134、258：指状部
210：基底 200：薄膜晶体管结构
220、320、420：栅极结构 222：栅极导体层
224：栅极介电层 240：半导体主动层
250、350、450、550：漏极结构 252：漏极半导体接触结构
254：漏极导线结构
260、360、362、364、366、460、560a、560b：源极结构
262：源极半导体接触结构 264：源极导线结构
270：保护层 C1：曲线段
462、466：弯曲部 464：直线部
P1：直线段 562a：第一弯曲部
564a：第一直线部 562b：第二弯曲部
564b：第二直线部 S1：第一表面
G1、G2、G31、G32、G33、G34、G41、G42：间隙
G11：第一部分 G12：第二部分
G112、G312、G412：第一直线段 G114、G414：第一弯曲段
G116、G416：第二弯曲段 G122、G316、G418：第二直线段
G124：第三弯曲段 G126：第四弯曲段
G132、G419：第三直线段 G142：第四直线段
G1124、G1224：第一端 G1126、G1226：第二端
G314：弯曲段 A-A’：切线
D1：第一方向
具体实施方式
图2A～图2B为本发明的一实施例的薄膜晶体管结构的上视示意图。图2C为图2A的沿A-A’切线的部分薄膜晶体管结构的剖面示意图。请合并参照图2A～图2C。本发明的薄膜晶体管结构200包括：基底210、栅极结构220、半导体主动层240、漏极结构250、源极结构260，还可以更进一步包括保护层270。
除此之外，上述图2A以多个呈现马蹄形的源极结构260，以相互连接且两排相互对立的形式为说明范例。上述图2B与图2A的基本结构相同，差别在于，图2A中的源极结构260的曲线部C1被填平成如同图2B的直线部P1，且一般制造工艺中所制作出的薄膜晶体管结构以图2B的形式来呈现，而图2A是为了说明上便于区别出各个源极结构260所示出的结构图。以下皆以图2A与图2C为主要的说明范例图。
请先参照图2C。上述基底210可以为透光基板，例如是玻璃基板。上述栅极结构220与半导体主动层240依序由下而上设置于基底210上方。且上述栅极结构220设置于透光基板表面上。此外，上述栅极结构220可包含栅极导体层222与栅极介电层224。上述栅极导体层222设置于透光基板表面上。上述栅极介电层224位于栅极导体层222与半导体主动层240之间，且位于基底210与半导体主动层240之间。上述漏极结构250、源极结构260皆设置于半导体主动层240的第一表面S1上。上述保护层270覆盖于漏极结构250、源极结构260与半导体主动层240的上方。此外上述漏极结构250包含相互连接的漏极半导体接触结构252以及配置于漏极半导体接触结构252上的漏极导线结构254。上述源极结构260包含相互连接的源极半导体接触结构262以及配置于源极半导体接触结构262上的源极导线结构264。此外，上述半导体主动层240例如是非晶硅层、多晶硅层或氧化铟镓锌。漏极半导体接触结构252与源极半导体接触结构262例如是具有N型掺杂的非晶硅层或多晶硅层。此外，上述漏极导线结构254与源极导线结构264可以例如由透明导体所完成。
请合并参照图2A与图2C。上述漏极结构250具有朝第一方向D1延伸的条状部256以及多个相互平行的指状部258，其中上述多个指状部258可分别垂直或大约垂直于条状部256且由条状部256朝外（相对两侧）延伸，且上述多个指状部258沿第一方向D1平行排列。且上述漏极结构250与源极结构260之间至少形成一间隙G1。详细来说，上述源极结构260与漏极结构250的条状部256、多个指状部258之间形成多个间隙，源极结构260与漏极结构250的条状部256的间隙位于该栅极结构220的投影面积中，此外，源极结构260与漏极结构250的条状部256的间隙大致与多个指状部258垂直。更详细的来说，上述间隙G1为漏极半导体接触结构252与源极半导体接触结构262之间所形成的间隙。上述间隙G1沿半导体主动层240的第一表面S1延伸且位于栅极结构220的投影面积中。
再更详细的来说，间隙G1沿半导体主动层240的第一表面S1延伸且位于栅极结构220的栅极导体层222的投影面积中，如图2A、图2C所示。上述间隙G1包括第一部分G11与第二部分G12，如图2A所示。上述第一部分G11包含有第一直线段G112、第一弯曲段G114与第二弯曲段G116。其中第一弯曲段G114与第二弯曲段G116分别连接至第一直线段G112的第一端G1124与第二端G1126，且第一弯曲段G114与第二弯曲段G116的弯曲方向互为相反。上述间隙G1的第二部分G12包含有第二直线段G122、第三弯曲段G124与第四弯曲段G126。其中第三弯曲段G124与第四弯曲段G126分别连接至第二直线段G122的第一端G1224与第二端G1226。此外，上述第三弯曲段G124与第四弯曲段G126的弯曲方向互为相反，且第三弯曲段G124连接至第一部分G11的第一弯曲段G114。上述提及的第一弯曲段G114、第二弯曲段G116、第三弯曲段G124与第四弯曲段G126实质上皆可为直角弯曲段。
此外，上述第二弯曲段G116与第四弯曲段G126形成于漏极结构250的条状部256与指状部258的连接处。换言之，漏极结构250的条状部256与多个指状部258的连接处形成有多个弧形弯曲间隙（例如第二弯曲段G116与第四弯曲段G126），其中上述多个弯曲间隙位于栅极结构220的投影面积中。此外，上述间隙G1还包含第三直线段G132与第四直线段G142，其中第二弯曲段G116的两端分别连接于第三直线段G132与第一直线段G112的第二端G1126，第四弯曲段G126的两端分别连接于第四直线段G142与第二直线段G122的第二端G1226。
上述皆在于描述形成于漏极结构250与单一源极结构260之间的间隙G1。因此若是两相对的源极结构260、262与漏极结构250之间则可形成两个间隙G1、G2，且漏极结构250呈现十字形状，源极结构260、262分别呈现马蹄形。上述间隙G2沿半导体主动层240的第一表面S1延伸且位于栅极导体层222的投影面积中，且间隙G2的形状为间隙G1形状的镜像，G2的细部结构与G1相同，于此不在赘述。换句话说，亦即两相对的源极结构260、262共享同一漏极结构250，且源极结构260、262与漏极结构250之间所形成的间隙G1、G2皆位于栅极导体层222的投影面积中，如此则可达成缩减源极结构260、262与漏极结构250的尺寸。因此本发明的薄膜晶体管结构可达到缩减电路元件尺寸的目的。除此之外，上述的呈现十字形状的漏极结构250例如可用于输出十字信号。
图3为本发明的另一个实施例的薄膜晶体管结构的上视示意图。请参照图3。图3的漏极结构350的形状与漏极结构250类似，亦为十字形状。于图3的实施例中，本发明的可用于输出十字信号的十字形状的漏极结构350，例如可与四个条状的源极结构360、362、364、366进行配置。亦即十字形状的漏极结构350配置于四个条状的源极结构360、362、364、366之间。并且，漏极结构350与源极结构360、362、364、366之间分别形成间隙G31、G32、G33、G34。上述间隙G31、G32、G33、G34皆位于栅极结构320的投影面积中。详细的来说，间隙G31、G32、G33、G34位于栅极导体层（未图示）的投影面积中。栅极结构320与前述栅极结构220的结构相同，于此不再赘述。此外，上述间隙G31包括第一直线段G312、弯曲段G314与第二直线段G316，其中第一直线段G312与第二直线段G316分别连接于弯曲段G314的两端。此外，上述间隙G32、G33、G34的结构与间隙G31相同，差别在于四个间隙中的弯曲段的弯曲方向不同，但皆为直角弯曲段，于此不再赘述。
图4为本发明的另一个实施例的薄膜晶体管结构的上视示意图。本发明另提供一种具有T字形状的漏极结构450，与前述十字形状的漏极结构250、350皆不相同。请参照图4。本发明的T字形状的漏极结构450，可与源极结构460进行配置。上述源极结构460包含有两相对的具有半U字形的弯曲部462、466与直线部464，其中弯曲部462、466连接于直线部464的两端，以形成一个完整的源极结构460。上述源极结构460的弯曲部462、466位于栅极结构420的投影面积中，直线部464则并未位于栅极结构420的投影面积中。上述漏极结构450与源极结构460的弯曲部462之间形成有间隙G41，且漏极结构450与源极结构460的弯曲部466之间形成有间隙G42，其中间隙G41、G42皆位于栅极结构420的投影面积中。更详细的来说，间隙G41、G42皆位于栅极结构420的栅极导体层（未图示）的投影面积中。上述间隙G41包含有第一直线段G412、第一弯曲段G414、第二弯曲段G416、第二直线段G418与第三直线段G419。其中第一弯曲段G414的两端分别连接于第一直线段G412的一端与第三直线段G419的一端，第二弯曲段G416的两端分别连接于第一直线段G412的另一端与第二直线段G418的一端，并且第一弯曲段G414与第二弯曲段G416的弯曲方向互为相反。上述间隙G42与间隙G41的结构相同，差别在于两个间隙中的各个弯曲段的弯曲方向不同，互为镜像，因此于此不再赘述。
图5为本发明的另一个实施例的薄膜晶体管结构的上视示意图。请参照图5。图5的漏极结构550与漏极结构450的形状相同，亦为T字形状，差别在于源极结构的形状不同。图5的实施例中包含有两个源极结构560a、560b。其中源极结构560a具有半U字形的第一弯曲部562a与第一直线部564a，第一直线部564连接于第一弯曲部562a的一端。上述源极结构560b具有半U字形的第二弯曲部562b与第二直线部564b，第二直线部564连接于第二弯曲部562b的一端，且第一直线部564a与第二直线部564b的延伸方向相反。此外，上述漏极结构550与源极结构560a的第一弯曲部562a之间形成有间隙G41，且漏极结构550与源极结构560b的第二弯曲部562b之间形成有间隙G42，其中间隙G41、G42皆位于栅极结构420的投影面积中。更详细的来说，间隙G41、G42皆位于栅极结构420的栅极导体层（未图示）的投影面积中。上述间隙G42与间隙G41的结构相同，差别在于两个间隙中的各个弯曲段的弯曲方向不同，互为镜像，于此不再赘述。上述图3～图5的各个实施例中的不同的薄膜晶体管结构，可应用于不同的串接电路中。
综上所述，本发明借由使得漏极结构与源极结构之间所形成的间隙，皆位于栅极导体层的投影面积中，以便于让漏极结构与源极结构之间所形成的间隙皆可有效发挥通道层角色的最大效果。如此则可有效缩减电路元件尺寸，提高电路元件的集成度且提供更大的输出电压。因此本发明的薄膜晶体管结构可有效改进现有技术中的扩大GOA电路元件的增设数量所导致的边框无法窄化的问题。

Claims (9)

1.一种薄膜晶体管结构，其特征在于，包含：
一基底；
一栅极结构，设置于该基底上方；
一半导体主动层，设置于该基底上方；
一漏极结构，设置于该半导体主动层的一第一表面上；以及
一源极结构，设置于该半导体主动层的该第一表面上，该源极结构与该漏极结构间至少形成一间隙，该间隙沿该半导体主动层的该第一表面延伸且位于该栅极结构的投影面积中，该间隙的一第一部分包含有第一至三直线段、一第一至四弯曲段；该第一弯曲段与该第二弯曲段的弯曲方向互为相反；该第一弯曲段、该第一直线段、该第二弯曲段、该第二直线段、该第三弯曲段、该第三直线段及该第四弯曲段依序连接，该第三弯曲段与该第四弯曲段的弯曲方向互为相反，该第一弯曲段、该第一直线段、该第二弯曲段、该第二直线段、第三弯曲段、该第三直线段及该第四弯曲段完全位于该栅极结构的投影面积中。
2.根据权利要求1所述的薄膜晶体管结构，其特征在于，该栅极结构包含一栅极介电层以及一栅极导体层，该栅极介电层位于该栅极导体层与该半导体主动层之间。
3.根据权利要求1所述的薄膜晶体管结构，其特征在于，该漏极结构包含相互连接的一漏极半导体接触结构以及一漏极导线结构，该源极结构包含相互连接的一源极半导体接触结构以及一源极导线结构。
4.根据权利要求3所述的薄膜晶体管结构，其特征在于，该间隙为该漏极半导体接触结构与该源极半导体接触结构之间的间隙。
5.根据权利要求3所述的薄膜晶体管结构，其特征在于，该漏极半导体接触结构与该源极半导体接触结构为具有N型掺杂的非晶硅层或多晶硅层。
6.一种薄膜晶体管结构，其特征在于，包含：
一基底；
一栅极结构，设置于该基底上方；
一半导体主动层，设置于该基底上方；
一漏极结构，设置于该半导体主动层的一第一表面上，具有一朝一第一方向延伸的条状部以及多个相互平行的指状部，该些指状部与该条状部垂直且由该条状部朝外延伸；以及
一源极结构，设置于该半导体主动层的该第一表面上，该源极结构与该条状部之间形成多个间隙，该些间隙完全位于该栅极结构的投影面积中；
该些指状部的末端与该源极结构之间的间隙完全位于该栅极结构的投影面积中。
7.根据权利要求6所述的薄膜晶体管结构，其特征在于，该条状部与该指状部连接处形成多个弯曲间隙，且该弯曲间隙完全位于该栅极结构的投影面积中。
8.根据权利要求6或7所述的薄膜晶体管结构，其特征在于，该些指状部沿该第一方向平行排列。
9.根据权利要求6或7所述的薄膜晶体管结构，其特征在于，该漏极结构包含一漏极半导体接触结构以及一漏极导线结构，该源极结构包含一源极半导体接触结构以及一源极导线结构；该间隙为该漏极半导体接触结构与该源极半导体接触结构之间的间隙。
CN201410055699.1A 2013-12-31 2014-02-19 薄膜晶体管结构 Expired - Fee Related CN103904129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102149309A TWI532191B (zh) 2013-12-31 2013-12-31 薄膜電晶體結構
TW102149309 2013-12-31

Publications (2)

Publication Number Publication Date
CN103904129A CN103904129A (zh) 2014-07-02
CN103904129B true CN103904129B (zh) 2016-10-05

Family

ID=50995369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410055699.1A Expired - Fee Related CN103904129B (zh) 2013-12-31 2014-02-19 薄膜晶体管结构

Country Status (3)

Country Link
US (1) US20150187895A1 (zh)
CN (1) CN103904129B (zh)
TW (1) TWI532191B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105576037B (zh) * 2016-01-08 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制作和测试方法、阵列基板和显示装置
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW579606B (en) * 2003-03-07 2004-03-11 Au Optronics Corp Manufacturing method of low-temperature polysilicon thin film transistor
CN101814501A (zh) * 2009-02-23 2010-08-25 精工电子有限公司 半导体装置
CN102760772A (zh) * 2012-05-21 2012-10-31 友达光电股份有限公司 晶体管结构以及驱动电路结构
CN103135288A (zh) * 2011-11-21 2013-06-05 株式会社日本显示器东 液晶显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652907A (en) * 1970-05-05 1972-03-28 Westinghouse Electric Corp Thin film power fet
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP2005506704A (ja) * 2001-10-11 2005-03-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
KR100918180B1 (ko) * 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
KR100557235B1 (ko) * 2003-12-30 2006-03-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR101048365B1 (ko) * 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
JP2006303449A (ja) * 2005-04-21 2006-11-02 Samsung Sdi Co Ltd アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
TWI372378B (en) * 2007-12-26 2012-09-11 Au Optronics Corp Gate driver-on-array and display panel
CN101946327B (zh) * 2008-02-19 2012-03-28 夏普株式会社 Tft、移位寄存器、扫描信号线驱动电路、开关电路和显示装置
US9070755B2 (en) * 2012-02-17 2015-06-30 International Rectifier Corporation Transistor having elevated drain finger termination
TWI459567B (zh) * 2012-06-08 2014-11-01 Au Optronics Corp 主動元件、驅動電路結構以及顯示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW579606B (en) * 2003-03-07 2004-03-11 Au Optronics Corp Manufacturing method of low-temperature polysilicon thin film transistor
CN101814501A (zh) * 2009-02-23 2010-08-25 精工电子有限公司 半导体装置
CN103135288A (zh) * 2011-11-21 2013-06-05 株式会社日本显示器东 液晶显示装置
CN102760772A (zh) * 2012-05-21 2012-10-31 友达光电股份有限公司 晶体管结构以及驱动电路结构

Also Published As

Publication number Publication date
TWI532191B (zh) 2016-05-01
CN103904129A (zh) 2014-07-02
US20150187895A1 (en) 2015-07-02
TW201526244A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US8890156B2 (en) Active device and active device array substrate
US9535300B2 (en) Pixel structure and liquid crystal panel
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN106653810B (zh) Oled显示面板以及oled显示装置
CN104037225B (zh) 具有延伸的栅极介电层的金属氧化物半导体场效应晶体管
WO2019114349A1 (zh) 阵列基板及显示装置
KR102250759B1 (ko) 표시 장치
US8018399B2 (en) Pixel array
TWI621270B (zh) 薄膜電晶體元件與薄膜電晶體顯示裝置
JP2010272664A (ja) ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター
US9923067B2 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
US11152490B2 (en) Array substrate and method for manufacturing same
CN103904129B (zh) 薄膜晶体管结构
CN110073496A (zh) 薄膜晶体管和显示设备
CN104538409B (zh) 阵列基板
US9373646B2 (en) Polysilicon TFT device and manufacturing method thereof
CN102759832B (zh) 一种液晶显示基板及其制造方法
CN108538861A (zh) 阵列基板及其制造方法、显示面板
CN102522411B (zh) 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
CN202183371U (zh) 阵列基板和液晶显示面板
CN105140300B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105140297A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104460165A (zh) 一种液晶显示器和液晶面板以及阵列基板
CN104867973B (zh) 场效应管的制造方法和场效应管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161005

Termination date: 20210219