JP6640049B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP6640049B2 JP6640049B2 JP2016151794A JP2016151794A JP6640049B2 JP 6640049 B2 JP6640049 B2 JP 6640049B2 JP 2016151794 A JP2016151794 A JP 2016151794A JP 2016151794 A JP2016151794 A JP 2016151794A JP 6640049 B2 JP6640049 B2 JP 6640049B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- protection resistor
- contacts
- protection
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 265
- 238000010586 diagram Methods 0.000 description 39
- 230000000694 effects Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記保護抵抗は、前記長さ方向における抵抗長に対して、前記長さ方向に垂直な幅方向における抵抗幅が長く、
前記第1配線層は、前記保護抵抗の、前記長さ方向における一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の、前記長さ方向における他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続される。
また、上記目的を達成するために、本発明の電子装置は、
内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記第1配線層は、前記保護抵抗の長さ方向の一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の前記長さ方向の他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続され、
前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されており、
前記複数の第1コンタクト及び前記複数の第2コンタクトのピッチは、前記第1コンタクト及び前記第2コンタクトの大きさの3倍以上である。
また、上記目的を達成するために、本発明の電子装置は、
内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記第1配線層は、前記保護抵抗の長さ方向の一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の前記長さ方向の他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続され、
前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されており、
前記保護抵抗は、前記第1配線層における前記パッドが接続される前記一方の端部の側の前記長さ方向における長さ寸法が、前記第1配線層の他方の端部の側の前記長さ方向における長さ寸法よりも大きく、
前記第1配線層と前記第2配線層とは、前記保護抵抗の前記幅方向に沿って、非平行な状態で配置される。
本発明の第1の実施例である電子装置について、図1〜図6を参照して説明する。図1は、実施例1の電子装置の保護回路の構成を示す図である。図2は、実施例1の電子装置の保護回路から配線層3,6を取り除いた構成を示す図である。図3は、図1のA−A’断面を示す図である。図4は、保護抵抗のシート抵抗と抵抗幅の関係を示す図である。図5は、実施例1の電子装置の保護回路のパッド1の配置を変更した構成を示す図である。図6は、実施例1の電子装置の保護回路の等価回路を示す図である。
次に、本発明の第2実施例である電子装置の保護回路について、図7及び図8を参照して説明する。図7は、実施例2の電子装置の保護回路の構成を示す図である。図8は、実施例2の電子装置の保護回路から配線層20,23を取り除いた構成を示す図である。
次に、本発明の第3実施例である電子装置の保護回路について、図9及び図10を参照して説明する。図9は、実施例3の電子装置の保護回路の構成を示す図である。図10は、実施例3の電子装置の保護回路から配線層25,32を取り除いた構成を示す図である。
次に、本発明の第4実施例である電子装置の保護回路について、図11及び図12を参照して説明する。図11は、実施例4の電子装置の保護回路の構成を示す図である。図12は、実施例4の電子装置の保護回路から配線層37,41を取り除いた構成を示す図である。
次に、本発明の第5実施例である電子装置の保護回路について、図13及び図14を参照して説明する。図13は、実施例5の電子装置の保護回路の構成を示す図である。図14は、実施例5の電子装置の保護回路から配線層45,53を取り除いた構成を示す図である。
次に,本発明の第6実施例である電子装置の保護回路について、図15を参照して説明する。図15は、実施例6の電子装置の保護回路の構成を示す図である。
Claims (9)
- 内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記保護抵抗は、前記長さ方向における抵抗長に対して、前記長さ方向に垂直な幅方向における抵抗幅が長く、
前記第1配線層は、前記保護抵抗の、前記長さ方向における一方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の、前記長さ方向における他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続されることを特徴とする電子装置。 - 請求項1に記載の電子装置において,
前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されていることを特徴とする電子装置。 - 請求項2に記載の電子装置において、
前記第1配線層に流れる電流の向きと前記保護抵抗に流れる電流の向きが直角であることを特徴とする電子装置。 - 請求項2に記載の電子装置において、
前記第1配線層又は前記第2配線層の少なくともいずれか一方が櫛歯状に形成されていることを特徴とする電子装置。 - 請求項4に記載の電子装置において、
前記第1配線層及び前記第2配線層の両方が櫛歯状に形成され、櫛歯状を成す一方の配線層の二つの配線部の間に他方の配線層の配線部が配置され、前記他方の配線層の前記配線部の両側に前記保護抵抗を配置したことを特徴とする電子装置。 - 請求項4に記載の電子装置において、
前記保護抵抗に接続される櫛歯構造のMOSトランジスタを設けたことを特徴とする電子装置。 - 請求項6に記載の電子装置において、
前記MOSトランジスタの櫛歯構造の櫛歯のピッチを前記第1配線層及び前記第2配線層の櫛歯構造のピッチの整数倍にしたことを特徴とする電子装置。 - 内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記第1配線層は、前記保護抵抗の長さ方向の一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の前記長さ方向の他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続され、
前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されており、
前記複数の第1コンタクト及び前記複数の第2コンタクトのピッチは、前記第1コンタクト及び前記第2コンタクトの大きさの3倍以上であることを特徴とする電子装置。 - 内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記第1配線層は、前記保護抵抗の長さ方向の一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の前記長さ方向の他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続され、
前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されており、
前記保護抵抗は、前記第1配線層における前記パッドが接続される前記一方の端部の側の前記長さ方向における長さ寸法が、前記第1配線層の他方の端部の側の前記長さ方向における長さ寸法よりも大きく、
前記第1配線層と前記第2配線層とは、前記保護抵抗の前記幅方向に沿って、非平行な状態で配置されたことを特徴とする電子装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016151794A JP6640049B2 (ja) | 2016-08-02 | 2016-08-02 | 電子装置 |
DE112017003160.5T DE112017003160B4 (de) | 2016-08-02 | 2017-07-07 | Elektronische Vorrichtung |
PCT/JP2017/024904 WO2018025577A1 (ja) | 2016-08-02 | 2017-07-07 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016151794A JP6640049B2 (ja) | 2016-08-02 | 2016-08-02 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018022735A JP2018022735A (ja) | 2018-02-08 |
JP6640049B2 true JP6640049B2 (ja) | 2020-02-05 |
Family
ID=61073887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016151794A Active JP6640049B2 (ja) | 2016-08-02 | 2016-08-02 | 電子装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6640049B2 (ja) |
DE (1) | DE112017003160B4 (ja) |
WO (1) | WO2018025577A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7275884B2 (ja) * | 2019-06-13 | 2023-05-18 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03175637A (ja) * | 1989-12-04 | 1991-07-30 | Seiko Epson Corp | 静電気保護装置 |
JP2002008901A (ja) * | 2000-08-08 | 2002-01-11 | Advantest Corp | 薄膜抵抗体、ハイブリッドic及びmmic |
JP5529607B2 (ja) | 2010-03-29 | 2014-06-25 | セイコーインスツル株式会社 | 半導体装置 |
JP2013008715A (ja) | 2011-06-22 | 2013-01-10 | Semiconductor Components Industries Llc | 半導体装置 |
US20140167781A1 (en) | 2011-08-03 | 2014-06-19 | Hitachi Automotive Systems, Ltd. | Sensor device |
JP6100026B2 (ja) | 2013-03-06 | 2017-03-22 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
-
2016
- 2016-08-02 JP JP2016151794A patent/JP6640049B2/ja active Active
-
2017
- 2017-07-07 WO PCT/JP2017/024904 patent/WO2018025577A1/ja active Application Filing
- 2017-07-07 DE DE112017003160.5T patent/DE112017003160B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
DE112017003160B4 (de) | 2022-08-04 |
WO2018025577A1 (ja) | 2018-02-08 |
JP2018022735A (ja) | 2018-02-08 |
DE112017003160T5 (de) | 2019-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5041511B2 (ja) | 半導体装置 | |
JPH065705B2 (ja) | 半導体集積回路装置 | |
JP2008147338A (ja) | 半導体集積回路装置 | |
JP2009049259A (ja) | 半導体装置 | |
JP6640049B2 (ja) | 電子装置 | |
US20140167781A1 (en) | Sensor device | |
WO2011101943A1 (ja) | 半導体集積回路装置 | |
JP6514949B2 (ja) | オンチップノイズ保護回路を有する半導体チップ | |
JP6100026B2 (ja) | 半導体装置 | |
JP5618613B2 (ja) | 半導体装置 | |
US20170301436A1 (en) | Chip resistor | |
JP4929919B2 (ja) | 半導体集積回路装置 | |
JP2002313937A (ja) | 集積回路装置 | |
TWI538153B (zh) | 半導體裝置 | |
JP3063711B2 (ja) | 半導体集積回路 | |
JP6590844B2 (ja) | 半導体装置 | |
JP6838240B2 (ja) | 電子装置 | |
JP4673569B2 (ja) | 半導体装置 | |
JP2023146107A (ja) | 半導体装置 | |
JP3082714B2 (ja) | 半導体装置 | |
JPH11220035A (ja) | 半導体集積回路装置 | |
JP2017079321A (ja) | 半導体装置 | |
JPWO2013018134A1 (ja) | センサ装置 | |
JP2013062422A (ja) | 半導体集積回路 | |
JP2013149671A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6640049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |