JP6640049B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6640049B2
JP6640049B2 JP2016151794A JP2016151794A JP6640049B2 JP 6640049 B2 JP6640049 B2 JP 6640049B2 JP 2016151794 A JP2016151794 A JP 2016151794A JP 2016151794 A JP2016151794 A JP 2016151794A JP 6640049 B2 JP6640049 B2 JP 6640049B2
Authority
JP
Japan
Prior art keywords
wiring layer
protection resistor
contacts
protection
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016151794A
Other languages
English (en)
Other versions
JP2018022735A (ja
Inventor
松本 昌大
昌大 松本
中野 洋
洋 中野
嘉和 奈良
嘉和 奈良
晃 小田部
晃 小田部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2016151794A priority Critical patent/JP6640049B2/ja
Priority to DE112017003160.5T priority patent/DE112017003160B4/de
Priority to PCT/JP2017/024904 priority patent/WO2018025577A1/ja
Publication of JP2018022735A publication Critical patent/JP2018022735A/ja
Application granted granted Critical
Publication of JP6640049B2 publication Critical patent/JP6640049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、フィールド酸化膜上に配置された保護抵抗と保護抵抗の両側にコンタクトを介して接続される配線層とを備えた電子装置に関する。
電子装置の従来例には国際公開WO2013/018134号公報(特許文献1)に記載されたセンサ装置などがある。特許文献1のセンサ装置は、外部装置が接続される外部端子と、グラウンドに接地される接地端子と、センサ出力信号を生成する内部回路と、外部端子と内部回路との間に設けた抵抗素子及び容量素子とからなる保護回路とを有する(要約参照)。このセンサ装置は、抵抗素子を例えば金属シリサイドを用いて形成し、抵抗素子及び容量素子を電気的に接続する配線は例えばアルミニウム(Al)を用いて形成している。そして配線と抵抗素子及び容量素子との接続部においては、複数のコンタクトを設けて伝的な接続を確保している(段落0038参照)。
国際公開WO2013/018134号公報
特許文献1に記載されている従来技術では、配線(以下、配線層という)と抵抗素子(以下、保護抵抗という)を接続するコンタクトの許容電流に対する配慮が欠けていた。
電子装置では、パッドに印加されるサージ電圧を基板耐圧以下にする必要がある。この為には電子装置の保護抵抗を低抵抗化してサージ電圧が印加された時にパッドに印加される電圧を低下させる必要がある。微細プロセスを用いた電子装置の保護回路における基板耐圧は低く、保護抵抗の低抵抗化がより強く求められる。しかし、従来の電子装置の保護回路に使用される保護抵抗は、保護抵抗の許容電流が小さく、保護抵抗を低抵抗化することが困難であった。
保護抵抗の許容電流が小さい理由について、図17〜図20を参照して説明する。
電子装置の保護回路の構成について、図17を参照して説明する。図17は、本発明との比較例である電子装置の保護回路の構成を示す図である。
図17の電子装置の保護回路105Xは外部信号を接続するパッド10と、パッド10とコンタクト12,13,14とを接続する配線層11と、配線層11と保護抵抗15とを接続するコンタクト12,13,14と、パッド10から入力されるサージやノイズから内部回路を保護する保護抵抗15と、保護抵抗15を内部回路へ接続するコンタクト16および配線層17とから構成される。
配線層11と保護抵抗15との接続構造を、図18を参照して説明する。図18は、図17のA−A’断面を示す図である。
配線層11と保護抵抗15とは異なる層に形成されている。上層に形成された配線層11と下層に形成された保護抵抗15とは層間に跨って形成されたコンタクト12,13,14により電気的に接続される。配線層11にはアルミ配線が、コンタクト12,13,14にはタングステンが使用されることが、現在は一般的である。また、保護抵抗15にはポリシリコンやシリサイドが使われることが多い。
次に、図17の保護回路におけるコンタクト部分の等価回路を、図19を参照して説明する。図19は、図17の保護回路のコンタクト部分の等価回路を示す図である。
図19では、配線層11は抵抗Rmで表し、アルミの代表的なシート抵抗0.1Ω/□を用いた。コンタクト12,13,14は抵抗Rcで表し、抵抗値として0.3Ω/ケを用いた。また、保護抵抗15は抵抗Rpで表し、ポリシリコンの代表的なシート抵抗20Ω/□を用いた。
図19の等価回路を用いてコンタクト12,13,14に流れる電流I1,I2,I3を計算した。計算結果を図20に示す。図20は、図11の電子装置の保護回路の各コンタクトの電流の計算結果である。
この結果、コンタクト14に流れる電流I3が最も大きく、コンタクト14にほとんどの電流が流れ、コンタクト12,13に流れる電流I1,I2は電流I3に比べて非常に小さく、コンタクト12,13にはほとんど電流が流れない。つまり、電流が流れる方向において保護抵抗15の中央側に配置されるコンタクト14、すなわち内部回路に接続されるコンタクト16および配線層17に最も近いコンタクト14に電流が流れ、保護抵抗15から離れたコンタクト12,13にはほとんど電流が流れない。
この計算結果は、保護抵抗15の部分の長さ(保護抵抗部分長さ)が最も短くなるコンタクト14のみが保護抵抗15の許容電流値(以下、許容電流という)に貢献し、保護抵抗15の部分の長さ(保護抵抗部分長さ)がコンタクト14よりも長くなるコンタクト12,13は許容電流に貢献しないことを示す。
ここで、コンタクト1個当たりに流せる電流には限界があり、コンタクト1個当たりの許容電流値(以下、許容電流という)が決まっている。また、保護抵抗15の抵抗幅は保護抵抗15の許容損失と抵抗値とで決まる。保護抵抗15の許容損失は抵抗面積で概ね決まる。また保護抵抗15の抵抗値は回路設計上決定される。また、コンタクトのサイズは製造プロセスから決まっている。これらのことから、回路設計時に保護抵抗15の抵抗幅が決まれば、保護抵抗15に配置できる許容電流に貢献できるコンタクト(保護抵抗部分長さを短くできるコンタクト)の数が決まり、この結果、保護抵抗15の許容電流が決まる。
つまり、保護抵抗15の抵抗幅が決まれば、許容電流が決まる。言い換えれば、保護抵抗15の抵抗幅によって許容電流が制限される。このことは、保護回路にサージ電圧などを印加した場合に、保護抵抗15が破壊する前にコンタクトが破壊し、コンタクトが保護回路の許容電流を制限してしまうことを意味する。このことは配線層11側だけでは無く、配線層17側でも生じる。
本発明は上記事情に鑑みてなされたものであり、その目的は許容電流の大きい保護抵抗を備えた電子装置を提供することにある。
上記目的を達成するために、本発明の電子装置は、
内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記保護抵抗は、前記長さ方向における抵抗長に対して、前記長さ方向に垂直な幅方向における抵抗幅が長く、
前記第1配線層は、前記保護抵抗の、前記長さ方向における一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の前記長さ方向における他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続される。
また、上記目的を達成するために、本発明の電子装置は、
内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記第1配線層は、前記保護抵抗の長さ方向の一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の前記長さ方向の他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続され、
前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されており、
前記複数の第1コンタクト及び前記複数の第2コンタクトのピッチは、前記第1コンタクト及び前記第2コンタクトの大きさの3倍以上である。
また、上記目的を達成するために、本発明の電子装置は、
内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
前記第1配線層は、前記保護抵抗の長さ方向の一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
前記第2配線層は、前記保護抵抗の前記長さ方向の他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続され、
前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されており、
前記保護抵抗は、前記第1配線層における前記パッドが接続される前記一方の端部の側の前記長さ方向における長さ寸法が、前記第1配線層の他方の端部の側の前記長さ方向における長さ寸法よりも大きく、
前記第1配線層と前記第2配線層とは、前記保護抵抗の前記幅方向に沿って、非平行な状態で配置される。
本発明によれば、配線層と保護抵抗とを電気的に接続するコンタクトの許容電流を大きくすることができ、許容電流の高い保護抵抗を備えた電子装置を提供することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
実施例1の電子装置の保護回路の構成を示す図である。 実施例1の電子装置の保護回路から配線層3,6を取り除いた構成を示す図である。 図1のA−A’断面を示す図である。 保護抵抗のシート抵抗と抵抗幅の関係を示す図である。 実施例1の電子装置の保護回路のパッド1の配置を変更した構成を示す図である。 実施例1の電子装置の保護回路の等価回路を示す図である。 実施例2の電子装置の保護回路の構成を示す図である。 実施例2の電子装置の保護回路から配線層20,23を取り除いた構成を示す図である。 実施例3の電子装置の保護回路の構成を示す図である。 実施例3の電子装置の保護回路から配線層25,32を取り除いた構成を示す図である。 実施例4の電子装置の保護回路の構成を示す図である。 実施例4の電子装置の保護回路から配線層37,41を取り除いた構成を示す図である。 実施例5の電子装置の保護回路の構成を示す図である。 実施例5の電子装置の保護回路から配線層45,53を取り除いた構成を示す図である。 実施例6の電子装置の保護回路の構成を示す図である。 本発明の一実施例に係る電子装置の構成を示す図である。 本発明との比較例である電子装置の保護回路の構成を示す図である。 図11のA−A’断面を示す図である。 図11の保護回路のコンタクト部分の等価回路を示す図である。 図11の電子装置の保護回路の各コンタクトの電流の計算結果である。
以下、本発明の実施の形態について、図面を参照して説明する。
以下では、電子装置の一実施例として、車載向けフローセンサ装置100に適用した例を説明するが、本発明は車載向けフローセンサ装置100に限定されるものではなく、他の圧力センサ、加速度センサ或いは角速度センサ等の物理量を検出するセンサ装置を含む電子装置100に広く適用することができる。
本実施例に係るフローセンサ装置100を、図16を用いて説明する。図16は、本発明の一実施例に係る電子装置の構成を示す図である。
フローセンサ装置100は、LSI120とセンサ素子121と温度センサ122とにより構成される。LSI120は電源端子102aとセンサ出力端子102bと接地端子103とにより外部の装置と接続する。電源端子102a及びセンサ出力端子102bは、後述する保護回路のパッドに相当する。
また、LSI120はセンサ素子121及び温度センサ122から取得した信号を処理しセンサ出力信号を生成する内部回路104と、外部から侵入するノイズから内部回路104を保護する保護回路105(105a〜105d)とを有する。電源端子102aと内部回路104との間に保護回路105aが、センサ出力端子102bと内部回路104との間に保護回路105bが、ボンディングパッド130cと内部回路104との間に保護回路105c,105dがそれぞれ配置される。
保護回路105(105a〜105d)は、抵抗106とコンデンサ(容量素子)107とを有する。抵抗106は、パッド(端子)102a,102b,130cと内部回路104との間に電気的に直列接続される。コンデンサ107は、一方の電極が抵抗106と内部回路104との間の配線に電気的に接続され、他方の電極が接地電位に電気的に接続される。これにより、抵抗106と内部回路104との間の配線はコンデンサ107を介して接地電位に電気的に接続される。
センサ素子121は検出部123とボンディングパッド130bとを有し、ボンディングパッド130bからボンディングワイヤ131を介してLSI120のボンディングパッド130aに接続することで電気的に接続される。
温度センサ122はサーミスタ124とボンディングパッド130dとを有し、ボンディングパッド130dからボンディングワイヤ131を介してLSI120のボンディングパッド130cに接続することで電気的に接続される。
上述した電子装置100は、以下で説明する各実施例に共通して適用可能である。
次に、本発明に係る電子装置100の保護回路について説明する。
[実施例1]
本発明の第1の実施例である電子装置について、図1〜図6を参照して説明する。図1は、実施例1の電子装置の保護回路の構成を示す図である。図2は、実施例1の電子装置の保護回路から配線層3,6を取り除いた構成を示す図である。図3は、図1のA−A’断面を示す図である。図4は、保護抵抗のシート抵抗と抵抗幅の関係を示す図である。図5は、実施例1の電子装置の保護回路のパッド1の配置を変更した構成を示す図である。図6は、実施例1の電子装置の保護回路の等価回路を示す図である。
本実施例の電子装置100の保護回路105Aは、パッド1と、配線層(第1配線層)3と、コンタクト(第1コンタクト)2と、保護抵抗4と、コンタクト(第2コンタクト)5と、配線層(第2配線層)6と、を備えて構成される。パッド1は保護回路105Aに外部信号を接続する端子部である。配線層3はパッド1とコンタクト2とを接続する配線部である。コンタクト2は配線層3と保護抵抗4とを接続する配線部である。保護抵抗4はパッド1から入力されるサージやノイズから内部回路を保護する回路部品(回路素子)である。コンタクト5及び配線層6は、電流が流れる方向i(図1参照)において、保護抵抗4に対してコンタクト2及び配線層3が設けられた側とは反対側に設けられ、保護抵抗4を内部回路へ接続する。
なお、配線層3,6と保護抵抗4とは基板上の異なる層に形成されている。配線層3,6は保護抵抗4に対して上層に、保護抵抗4は配線層3,6に対して下層に配置されている。上層に形成された配線層3と下層に形成された保護抵抗4とは、配線層3が形成された層と保護抵抗4が形成された層との間に跨って形成されたコンタクト2により電気的に接続される。また上層に形成された配線層6と下層に形成された保護抵抗4とは、配線層6が形成された層と保護抵抗4が形成された層との間に跨って形成されたコンタクト5により電気的に接続される。
また、保護抵抗4はシリコン基板9に配置されたフィールド酸化膜8の上に配置され、上部には層間酸化膜7が配置される。保護抵抗4をフィールド酸化膜8の上に配置することで、保護抵抗4の対地耐圧(シリコン基板9との間の耐圧)を向上させることができ、パッド1から印加されるサージやノイズに対して高い耐圧を持たせることができる。
保護抵抗4には高い許容損失、高い対地耐圧、高い許容電流が要求される。保護抵抗4の許容損失は保護抵抗4の面積に応じて決まり、保護抵抗4の対地耐圧はフィールド酸化膜8の厚さで決まる。また、保護抵抗4の許容電流は先述した様に保護抵抗4の幅W4(図2参照)で決まる。ここで、保護抵抗4の面積(許容損失)と保護抵抗4の抵抗値を一定にして保護抵抗4の幅W4を増加させようとすると、図4に示す様に保護抵抗4のシート抵抗を高くすることで実現できる。つまり、本実施例では保護抵抗4のシート抵抗を高くして、抵抗長L4(図2参照)に対して抵抗幅W4を長くすることで、保護抵抗4の両側に配置できるコンタクト数を増加させて、許容電流を増加させる。また、配線層3,6の幅W3,W6(図1参照)も広げ配線層3,6の影響で許容電流が制限されることを防ぐ。
また、各コンタクト2,5に流れる電流を均等化する為、パッド1を保護抵抗4の左側に配置する。図5に示す様にパッド1を保護抵抗4の上側に配置した場合、パッド1から流れるサージ電流は保護抵抗4の中央部に集中し(中央部の電流経路が最も短い)、保護抵抗4の許容損失および許容電流は低下する。これに対して、図1に示すようにパッド1を保護抵抗4の左側に配置することで、全てのコンタクト2,5に比較的均等に分散させてサージ電流を流すことができる。
すなわち本実施例では、配線層3,6は保護抵抗4の幅W4の方向に長手方向を有する形状に形成され、幅W4の方向に沿ってコンタクト2,5を分散配置する。この場合、配線層3の一方の端部3Aの側に配線層6の一方の端部6Aが位置し、配線層3の他方の端部3Bの側に配線層6の他方の端部6Bが位置するように、二つの配線層3,6が配置される。なお本実施例では、二つの配線層3,6は長手方向が幅W3,W6の方向に沿うように平行に配置されている。
そしてパッド1は配線層3の幅W3の方向(幅W4の方向に同じ)の一方の端部3Aに電気的に接続される。一方配線層6では、配線層6の幅W6の方向(幅W4の方向に同じ)において、配線層3のパッド1が接続される端部3A側とは反対側の端部3Bに対応する端部6Bの側が、内部回路に電気的に接続される。すなわち、配線層3におけるパッド1に接続される端部3Aと配線層6における内部回路に接続される端部6Bとは、保護抵抗4に対して幅W4の方向において反対側に位置するように、配置される。
次に、本実施例の保護回路105Aの作用効果について、図6を参照して説明する。図6は、実施例1の電子装置の保護回路の等価回路を示す図である。
図6では配線層3,6を抵抗Rmで表し、アルミの代表的なシート抵抗0.1Ω/□を用いる。各コンタクト2,5の抵抗は抵抗Rcで表し、抵抗値として0.3Ω/ケを用いる。また、保護抵抗4は抵抗Rpで表し、ポリシリコンの代表的なシート抵抗20Ω/□を用いる。この等価回路では全ての電流経路の合計抵抗は等しく、直流的には均等に電流が流れる。このことは、保護抵抗4のシート抵抗を高くし、抵抗長L4に対して抵抗幅W4を長くすることで図6に示した等価回路の近似性が高くなるので、より各コンタクト2,5に均等に電流が流れる。これらのことにより特定のコンタクトにおける電流集中を低減し、保護回路105Aの許容電流の低下を防ぐことができる。
また、サージ電流に関しても、全てのコンタクト2,5がパッド1から流れる直線状の電流経路上、又は内部回路に向かって流れる直線状の電流経路上にあることと、配線層3を図面右方向(抵抗幅W3の方向)に流れる電流は保護抵抗4では図面下方向(抵抗長L4の方向)に向かって流れるようにコンタクト2で電流の方向が曲がるが、全てのコンタクト2でこの曲がり方が等しくなることとにより、サージ電流の様に直進性の強い電流であっても図5の回路構成と比較すると全てのコンタクト2に均等に電流が流れる。また、保護抵抗4のシート抵抗を高くすることで、抵抗温度係数も高くなるので電流発熱による電流分散効果も高くなり、電流集中を低減し許容電流の低下を防ぐことができる。
上述の作用効果を高めるため、本実施例の保護回路15Aでは、配線層3,6に配置されるコンタクト2,5は、配線層3,6の長手方向(幅W3,W4,W6の方向)に沿って、一列に並べられている。これにより、各コンタクト2,5に接続される保護抵抗4の抵抗長さを等しくすることができ、各コンタクト2,5に接続される保護抵抗4の抵抗値を均一化することができる。
つまり、本実施例では保護抵抗4のシート抵抗を高くして、抵抗長L4に対して抵抗幅W4を長くすることで、保護抵抗4の両側に配置できるコンタクト数を増加させて、許容電流を増加させることができる。また、配線層3,6に流れる電流の向きと保護抵抗4に流れる電流の方向を異ならせることによって、配線層3を流れる電流がコンタクト2で電流の方向を変える際に全てのコンタクト2での電流の曲がり方を均等に出来るので、特定のコンタクトにおける電流集中を低減し許容電流の低下を防ぐことができる。
また、本実施例ではコンタクト2,5のピッチをコンタクト2,5のサイズに比べて3倍以上にした。コンタクトは前述したようにタングステンで構成され、金属としては抵抗率が高いので電流による発熱が大きい。また、タングステンは金属としてはヤング率が高く硬い金属である。このため、従来例の様に最小寸法で多くのコンタクト2,5を並べると、サージ電流による発熱とタングステン自身の熱膨張による応力でコンタクト2,5が破壊しやすくなる。これを避ける為、本実施例ではコンタクト2,5の列数を一列にすると共にコンタクト同士の間隔を広げて、大きな熱応力が発生することを防ぐ。このことによりコンタクト2,5の許容電流の低下を抑え、保護回路105Aにおいて大きな許容電流が得られるようにした。
また、本実施例では抵抗幅W4が広く、抵抗長L4さが短くなる為、保護抵抗4のコンタクト2からコンタクト5までの距離が短く、幅広い配線層3,6がコンタクト2,5に接続されている。この為、保護抵抗4からの発熱はフィールド酸化膜8を介してシリコン基板9に放熱されるだけではなく、コンタクト2,5から配線層3,6を介する放熱も増加する。この結果、保護抵抗4の許容損失も増加させることができる。
[実施例2]
次に、本発明の第2実施例である電子装置の保護回路について、図7及び図8を参照して説明する。図7は、実施例2の電子装置の保護回路の構成を示す図である。図8は、実施例2の電子装置の保護回路から配線層20,23を取り除いた構成を示す図である。
本実施例の電子装置100の保護回路105Bは、パッド18と、配線層(第1配線層)20と、コンタクト(第1コンタクト)19と、保護抵抗21と、コンタクト(第2コンタクト)22と、配線層(第2配線層)23と、を備えて構成される。パッド18は保護回路105Bに外部信号を接続する端子部である。配線層20はパッド18とコンタクト19とを接続する配線部である。コンタクト19は配線層20と保護抵抗21とを接続する配線部である。保護抵抗21はパッド18から入力されるサージやノイズから内部回路を保護する回路部品(回路素子)である。コンタクト22及び配線層23は、電流が流れる方向i(図7参照)において、保護抵抗21に対してコンタクト19及び配線層20が設けられた側とは反対側に設けられ、保護抵抗21を内部回路へ接続する。
本実施例は第1実施例と基本的に同一であるが、保護抵抗21の形状をパッド18側の抵抗長L4Aが反対側の抵抗長L4Bよりも大きくなるようにした。すなわち保護抵抗21は、配線層20におけるパッド18が接続される一方の端部の側の長さ方向における長さ寸法L4Aが、配線層20の他方の端部の側の長さ方向における長さ寸法L4Bよりも大きい。
このことにより、配線層20のインダクタンスの影響による各コンタクト19,22間の電流不均等を減らし、パッド18から各コンタクト19に流れる電流がより均等に流れる様にした。このことにより、特定のコンタクト19,22に電流集中することを低減できるので、保護回路105Bの許容電流の低下を防ぐことができる。
本実施例では、配線層20と配線層23とは、保護抵抗21の幅方向W21に沿って、非平行な状態(傾斜した状態)で配置される。配線層20と配線層23とは平行ではないものの、二つの配線層20,23の長手方向が保護抵抗21の幅W21の方向に沿うように配置されている。
上述した以外の構成は第1実施例と同様であり、第1実施例の作用効果は本実施例でも得られる。
[実施例3]
次に、本発明の第3実施例である電子装置の保護回路について、図9及び図10を参照して説明する。図9は、実施例3の電子装置の保護回路の構成を示す図である。図10は、実施例3の電子装置の保護回路から配線層25,32を取り除いた構成を示す図である。
本実施例の電子装置100の保護回路105Cは、パッド24と、配線層25,32と、コンタクト26,17,18,30と、保護抵抗29,31と、を備えて構成される。なお本実施例では、配線層(第1配線層)25は保護抵抗31の幅W31の方向に沿って延設された第1配線部25Aと保護抵抗29の幅W29の方向に沿って延設された第2配線部25Bとを有し、第1配線部25Aと第2配線部25Bとが櫛歯構造を成している。また配線層(第2配線層)32は保護抵抗31の幅W31の方向に沿って延設された第1配線部32Aと保護抵抗29の幅W29の方向に沿って延設された第2配線部32Bとを有し、第1配線部32Aと第2配線部32Bとが櫛歯構造を成している。
パッド24は保護回路105Cに外部信号を接続する端子部である。第1配線部25A及び第2配線部25Bで構成される配線層25はパッド24とコンタクト(第1コンタクト)26,28とを接続する配線部である。コンタクト26は配線層25と保護抵抗31とを接続する配線部であり、第1配線部25Aに設けられる。コンタクト28は配線層25と保護抵抗29とを接続する配線部であり、第2配線部25Bに設けられる。保護抵抗29,31はパッド24から入力されるサージやノイズから内部回路を保護する回路部品(回路素子)である。コンタクト(第2コンタクト)27と配線層32の第1配線部32Aとは、電流が流れる方向i又は抵抗長さL29の方向(図9参照)において、保護抵抗31に対してコンタクト26と配線層25の第1配線部25Aとが設けられた側とは反対側に設けられ、保護抵抗31を内部回路へ接続する。またコンタクト(第2コンタクト)30と配線層32の第2配線部32Bとは、電流が流れる方向i又は抵抗長さL29の方向(図9参照)において、保護抵抗29に対してコンタクト28と配線層25の第2配線部25Bとが設けられた側とは反対側に設けられ、保護抵抗29を内部回路へ接続する。
なお、配線層25と配線層32とは、櫛歯状に形成された一方の配線層における第1配線部25A,32Aと第2配線部25B,32Bとの間に、他方の配線層における第1配線部25A,32A又は第2配線部25B,32Bを介在させるように、配置される。
本実施例は第1実施例と基本的に同一であるが、保護抵抗29,31を2個設け、各保護抵抗に対して設けられる配線層25,32を櫛歯構造とした。このことにより、保護抵抗29,31の抵抗幅W29,W31を第1実施例に対して1/2に短くすることができ、この結果、配線層25のインダクタンスの影響を低減し、各コンタクトに流れる電流をより均等化できる。これにより、パッド24から各コンタクトに流れる電流の均等化を実現でき、許容電流の低下を防ぐことができる。
また本実施例では、保護抵抗29の抵抗値と保護抵抗31の抵抗値とが等しくなるように、保護抵抗29の抵抗長L29と保護抵抗31の抵抗長L31とを同じ長さにする。保護抵抗29のシート抵抗と保護抵抗31のシート抵抗とが異なる場合には、保護抵抗29の抵抗長L29と保護抵抗31の抵抗長L31とを異ならせることにより、保護抵抗29の抵抗値と保護抵抗31の抵抗値とが等しくなるようにしてもよい。
本実施例において、配線層25の第1配線部25Aと配線層32の第1配線部32Aとは平行である必要はなく、第2実施例のように傾斜させて配置してもよい。また配線層25の第2配線部25Bと配線層32の第2配線部32Bとは平行である必要はなく、第2実施例のように傾斜させて配置してもよい。また配線層25における配線部25A,25Bの数と配線層32における配線部32A,32Bの数は3個以上であってもよい。
上述した以外の構成は第1実施例と同様であり、第1実施例の作用効果は本実施例でも得られる。また第2実施例の構成を組み合わせることにより、第2実施例の作用効果が得られる。
[実施例4]
次に、本発明の第4実施例である電子装置の保護回路について、図11及び図12を参照して説明する。図11は、実施例4の電子装置の保護回路の構成を示す図である。図12は、実施例4の電子装置の保護回路から配線層37,41を取り除いた構成を示す図である。
本実施例の電子装置100の保護回路105Dは、パッド33と、配線層37,41と、コンタクト34,36,38,40と、保護抵抗35,39と、を備えて構成される。なお本実施例では、配線層(第1配線層)37は保護抵抗35,39の幅W35,W39の方向に沿って延設されている。また配線層(第2配線層)41は保護抵抗35の幅W35の方向に沿って延設された第1配線部41Aと保護抵抗39の幅W39の方向に沿って延設された第2配線部41Bとを有し、第1配線部41Aと第2配線部42Bとが櫛歯構造を成している。そして、配線層37は第1配線部41Aと第2配線部42Bとが成す櫛歯の間に配置されている。
パッド24は保護回路105Dに外部信号を接続する端子部である。配線層37はパッド33とコンタクト(第1コンタクト)36,38とを接続する配線部である。コンタクト36は配線層37と保護抵抗35とを接続する配線部である。コンタクト38は配線層27と保護抵抗39とを接続する配線部である。保護抵抗35,39はパッド33から入力されるサージやノイズから内部回路を保護する回路部品(回路素子)である。コンタクト(第2コンタクト)34と配線層41の第1配線部41Aとは、電流が流れる方向i又は抵抗長さL35の方向(図11参照)において、保護抵抗35に対してコンタクト36及び配線層37が設けられた側とは反対側に設けられ、保護抵抗35を内部回路へ接続する。またコンタクト(第2コンタクト)40と配線層41の第2配線部41Bとは、電流が流れる方向i又は抵抗長さL39の方向(図11参照)において、保護抵抗39に対してコンタクト38及び配線層25が設けられた側とは反対側に設けられ、保護抵抗39を内部回路へ接続する。
なお、配線層37には保護抵抗35に接続されるコンタクト36と保護抵抗39に接続されるコンタクト38とがそれぞれ配線層37の長手方向に沿って一列に配置されている。配線層37は、櫛歯状に形成された配線層41の第1配線部41Aと第2配線部41Bとの間に介在するように配置される。
本実施例は第1の実施例と基本的に同一であるが、保護抵抗35,39を2個設け、各保護抵抗に対して設けられる配線層41を櫛歯構造とした。このことにより、保護抵抗35,39の抵抗幅W35,W39を第1実施例に対して1/2に短くすることができ、この結果、配線層37のインダクタンスの影響を低減し、各コンタクトに流れる電流をより均等化できる。これにより、パッド33から各コンタクトに流れる電流の均等化を実現でき、許容電流の低下を防ぐことができる。
また本実施例では、配線層37の両側に保護抵抗35,39を配置することで第3実施例の保護回路105Cに比べて、保護抵抗の実装効率を向上させることができ、より小さいチップサイズを実現できる。
本実施例では、内部回路に接続される配線層41が櫛歯状に構成されているが、パッド33接続される配線層37が櫛歯状に構成され、配線層41は櫛歯状に構成された配線層37の二つの配線部の間に配置されてもよい。
また本実施例では、保護抵抗35の抵抗値と保護抵抗39の抵抗値とが等しくなるように、保護抵抗35の抵抗長L35と保護抵抗31の抵抗長L39とを同じ長さにする。保護抵抗35のシート抵抗と保護抵抗39のシート抵抗とが異なる場合には、保護抵抗35の抵抗長L35と保護抵抗39の抵抗長L39とを異ならせることにより、保護抵抗35の抵抗値と保護抵抗35の抵抗値とが等しくなるようにしてもよい。
本実施例において、配線層37と配線層41の第1配線部41Aとは平行である必要はなく、第2実施例のように傾斜させて配置してもよい。また配線層37と配線層41の第2配線部41Bとは平行である必要はなく、第2実施例のように傾斜させて配置してもよい。また、配線層37は長手方向に垂直な方向の幅寸法が長手方向に沿って変化するような形状であってもよい。
上述した以外の構成は第1実施例と同様であり、第1実施例の作用効果は本実施例でも得られる。また第2実施例の構成を組み合わせることにより、第2実施例の作用効果が得られる。
[実施例5]
次に、本発明の第5実施例である電子装置の保護回路について、図13及び図14を参照して説明する。図13は、実施例5の電子装置の保護回路の構成を示す図である。図14は、実施例5の電子装置の保護回路から配線層45,53を取り除いた構成を示す図である。
本実施例の電子装置100の保護回路105Eは、パッド47と、配線層45,53と、コンタクト42,44,48,50,52と、保護抵抗43,46,49,51と、を備えて構成される。なお本実施例では、配線層(第1配線層)45は保護抵抗43,46,49,51の幅Weの方向に沿って延設された第1配線部45A及び第2配線部45Bを有し、第1配線部45Aと第2配線部45Bとが櫛歯構造を成している。また配線層(第2配線層)53は保護抵抗43,46,49,51の幅Weの方向に沿って延設された第1配線部53Aと第2配線部53Bと第3配線部53Cとを有し、第1配線部32Aと第2配線部32Bと第3配線部53Cとが櫛歯構造を成している。
パッド47は保護回路105Cに外部信号を接続する端子部である。配線層45はパッド47とコンタクト(第1コンタクト)44,50とを接続する配線部である。コンタクト44は配線層45と保護抵抗43,46とを接続する配線部であり、第1配線部45Aに設けられる。コンタクト50は配線層45と保護抵抗49,51とを接続する配線部であり、第2配線部25Bに設けられる。保護抵抗43、46,49,51はパッド47から入力されるサージやノイズから内部回路を保護する回路部品(回路素子)である。
コンタクト(第2コンタクト)42と配線層53の第1配線部53Aとは、電流が流れる方向i又は抵抗長さL43の方向(図13参照)において、保護抵抗43に対してコンタクト44と配線層45の第1配線部45Aとが設けられた側とは反対側に設けられ、保護抵抗43を内部回路へ接続する。
コンタクト(第2コンタクト)48と配線層53の第2配線部53Bとは、電流が流れる方向i又は抵抗長さL46の方向(図13参照)において、保護抵抗46に対してコンタクト44と配線層45の第1配線部45Aとが設けられた側とは反対側に設けられ、保護抵抗46を内部回路へ接続する。また、コンタクト48と配線層53の第2配線部53Bとは、電流が流れる方向i又は抵抗長さL49の方向(図13参照)において、保護抵抗49に対してコンタクト50と配線層45の第2配線部45Bとが設けられた側とは反対側に設けられ、保護抵抗49を内部回路へ接続する。
コンタクト(第2コンタクト)52と配線層53の第3配線部53Cとは、電流が流れる方向i又は抵抗長さL51の方向(図13参照)において、保護抵抗51に対してコンタクト50と配線層45の第2配線部45Bとが設けられた側とは反対側に設けられ、保護抵抗51を内部回路へ接続する。
なお、配線層45と配線層53とは、櫛歯状に形成された一方の配線層における各配線部の間に、他方の配線層における各配線部を介在させるように、配置される。
本実施例は第1実施例と基本的に同一であるが、保護抵抗43,46,49,51を4個設け、各保護抵抗に対して設けられる配線層45,53を櫛歯構造とした。このことにより、保護抵抗43,46,49,51の抵抗幅W43,W46,W49,W51を第1実施例に対して1/4に短くすることができ、この結果、配線層45のインダクタンスの影響を低減し、各コンタクトに流れる電流をより均等化できる。これにより、各コンタクトに流れる電流の均等化を実現でき、許容電流の低下を防ぐことができる。
配線層45又は配線層53はそれぞれ櫛歯状に形成され、櫛歯状を成す一方の配線層の二つの配線部の間に他方の配線層の配線部が配置される。そして他方の配線層の配線部の両側に保護抵抗が配置される。
また本実施例では、保護抵抗43,46,49,51が一体構成され、保護抵抗43,46,49,51の間に隙間を設ける必要が無いので、実装効率を向上させることができ、より小さいチップサイズを実現できる。
本実施例において、配線層45の第1配線部45Aと配線層53の第1配線部53A及び第2配線部53Bとは平行である必要はなく、第2実施例のように傾斜させて配置してもよい。また配線層45の第2配線部45Bと配線層53の第2配線部53B及び第3配線部53Cとは平行である必要はなく、第2実施例のように傾斜させて配置してもよい。また配線層45における配線部45A,45Bの数は3個以上あってもよく、配線層53における配線部53A,53B,53Cの数は4個以上であってもよい。
上述した以外の構成は第1実施例と同様であり、第1実施例の作用効果は本実施例でも得られる。また第2実施例の構成を組み合わせることにより、第2実施例の作用効果が得られる。
[実施例6]
次に,本発明の第6実施例である電子装置の保護回路について、図15を参照して説明する。図15は、実施例6の電子装置の保護回路の構成を示す図である。
本実施例の電子装置100の保護回路105Fは第5実施例と基本的に同一である。本実施例では、第5実施例に対して、保護抵抗43,46,49,51の出口にMOSトランジスタを配置した構成が異なる。MOSトランジスタは配線層(第2配線層)54,58,62に接続されるドレイン電極と、ゲート電極55,57,59,61と、配線層56,60に接続されるソース電極とにより構成される。MOSトランジスタの各ドレイン電極は配線層54,58,62を介して保護抵抗43,46,49,51に各々接続される。
本実施例の様に櫛歯状の配線層に接続される保護抵抗と櫛歯状のMOSトランジスタを並べて配置することで、保護抵抗とMOSトランジスタの配線を容易にできる。これにより、保護回路105Fの実装効率を向上させることができ、より小さいチップサイズを実現できる。また、配線層とMOSトランジスタの櫛歯のピッチを合わせることで(整数倍でも可)、更に保護抵抗とMOSトランジスタの配線を容易にできる。これにより、保護回路105Fの実装効率を更に向上させることができ、より小さいチップサイズを実現できる。
また、パッド47にサージ電圧が印加された場合、MOSトランジスタはスナップバック現象を起こす。このスナップバック現象を起こしたMOSトランジスタに電流が集中することでMOSトランジスタは破壊する。しかし本実施例では、トランジスタ毎に保護抵抗43,46,49,51が接続されているので、スナップバックしたMOSトランジスタへの電流集中を抑制することができ、より高い許容電流を実現することができる。
上述した各実施例によれば、保護抵抗の許容電流を大きくすることができ、保護抵抗を低抵抗化することができる。保護抵抗を低抵抗化することにより、サージ電圧が印加された時にパッドに印加される電圧を低下させることができる。このため、微細プロセスを用いた電子装置における、基板耐圧の低い保護回路を有効に利用することができる。
なお、本発明は上記した各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
1…パッド、2…コンタクト(第1コンタクト)、3…配線層(第1配線層)、4…保護抵抗、5…コンタクト(第2コンタクト)、6…配線層(第2配線層)、7…層間酸化膜、8…フィールド酸化膜、9…シリコン基板、10…パッド、11…配線層、12…コンタクト、13…コンタクト、14…コンタクト、15…保護抵抗、16…コンタクト、17…配線層、18…パッド、19…コンタクト(第1コンタクト)、20…配線層(第1配線層)、21…保護抵抗、22…コンタクト(第2コンタクト)、23…配線層(第2配線層)、24…パッド、25…配線層(第1配線層)、26…コンタクト(第1コンタクト)、27…コンタクト(第2コンタクト)、28…コンタクト(第1コンタクト)、29…保護抵抗、30…コンタクト(第2コンタクト)、31…保護抵抗、32…配線層(第2配線層)、33…パッド、34…コンタクト(第2コンタクト)、35…保護抵抗、36…コンタクト(第1コンタクト)、37…配線層(第1配線層)、38…コンタクト(第1コンタクト)、39…保護抵抗、40…コンタクト(第2コンタクト)、41…配線層(第2配線層)、42…コンタクト(第2コンタクト)、43…保護抵抗、44…コンタクト(第1コンタクト)、45…配線層(第1配線層)、46…保護抵抗、47…パッド、48…コンタクト(第2コンタクト)、49…保護抵抗、50…コンタクト(第1コンタクト)、51…保護抵抗、52…コンタクト(第2コンタクト)、53…配線層(第2配線層)、54…配線層(第2配線層)、55…ゲート電極、56…配線層(第3配線層)、57…ゲート電極、58…配線層(第2配線層)、59…ゲート電極、60…配線層(第3配線層)、61…ゲート電極、62…配線層(第2配線層)、100…電子装置、105A〜105F…保護回路。

Claims (9)

  1. 内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
    前記保護抵抗は、前記長さ方向における抵抗長に対して、前記長さ方向に垂直な幅方向における抵抗幅が長く、
    前記第1配線層は、前記保護抵抗の、前記長さ方向における一方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
    前記第2配線層は、前記保護抵抗の、前記長さ方向における他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
    前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
    前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
    前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
    前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
    前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続されることを特徴とする電子装置。
  2. 請求項1に記載の電子装置において,
    前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されていることを特徴とする電子装置。
  3. 請求項2に記載の電子装置において、
    前記第1配線層に流れる電流の向きと前記保護抵抗に流れる電流の向きが直角であることを特徴とする電子装置。
  4. 請求項2に記載の電子装置において、
    前記第1配線層又は前記第2配線層の少なくともいずれか一方が櫛歯状に形成されていることを特徴とする電子装置。
  5. 請求項4に記載の電子装置において、
    前記第1配線層及び前記第2配線層の両方が櫛歯状に形成され、櫛歯状を成す一方の配線層の二つの配線部の間に他方の配線層の配線部が配置され、前記他方の配線の前記配線部の両側に前記保護抵抗を配置したことを特徴とする電子装置。
  6. 請求項4に記載の電子装置において、
    前記保護抵抗に接続される櫛歯構造のMOSトランジスタを設けたことを特徴とする電子装置。
  7. 請求項6に記載の電子装置において、
    前記MOSトランジスタの櫛歯構造の櫛歯のピッチを前記第1配線層及び前記第2配線層の櫛歯構造のピッチの整数倍にしたことを特徴とする電子装置。
  8. 内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
    前記第1配線層は、前記保護抵抗の長さ方向の一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
    前記第2配線層は、前記保護抵抗の前記長さ方向の他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
    前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
    前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
    前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
    前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
    前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続され、
    前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されており、
    前記複数の第1コンタクト及び前記複数の第2コンタクトのピッチは、前記第1コンタクト及び前記第2コンタクトの大きさの3倍以上であることを特徴とする電子装置。
  9. 内部に設けられた内部回路を保護する保護回路に、外部信号を電気的に接続するパッドと、前記パッドと前記内部回路との間に設けられた保護抵抗と、前記保護抵抗の長さ方向における一方の端部側に配置され前記パッドに電気的に接続された第1配線層と、前記保護抵抗の長さ方向における他方の端部側に配置され前記内部回路に電気的に接続された第2配線層と、前記第1配線層と前記保護抵抗とを電気的に接続する複数の第1コンタクトと、前記第2配線層と前記保護抵抗とを電気的に接続する複数の第2コンタクトと、を備えた電子装置において、
    前記第1配線層は、前記保護抵抗の長さ方向の一方の端部側に配置されて、前記長さ方向に垂直な幅方向に沿って長手方向を有するように延設され、
    前記第2配線層は、前記保護抵抗の前記長さ方向の他方の端部側に配置されて、前記幅方向に沿って長手方向を有するように延設され、
    前記複数の第1コンタクトは前記第1配線層の前記長手方向に沿って列を成すように配置され、
    前記複数の第2コンタクトは前記第2配線層の前記長手方向に沿って列を成すように配置され、
    前記第1配線層と前記第2配線層とは前記保護抵抗を介して対向するように配置され、
    前記パッドは前記第1配線層の前記長手方向における一方の端部に電気的に接続され、
    前記内部回路は前記第1配線層の前記パッドが接続される一方の端部とは反対側の端部に対向する前記第2配線層の端部に電気的に接続され、
    前記複数の第1コンタクトは前記第1配線層に一列に配置され、前記複数の第2コンタクトは前記第2配線層に一列に配置されており、
    前記保護抵抗は、前記第1配線層における前記パッドが接続される前記一方の端部の側の前記長さ方向における長さ寸法が、前記第1配線層の他方の端部の側の前記長さ方向における長さ寸法よりも大きく、
    前記第1配線層と前記第2配線層とは、前記保護抵抗の前記幅方向に沿って、非平行な状態で配置されたことを特徴とする電子装置。
JP2016151794A 2016-08-02 2016-08-02 電子装置 Active JP6640049B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016151794A JP6640049B2 (ja) 2016-08-02 2016-08-02 電子装置
DE112017003160.5T DE112017003160B4 (de) 2016-08-02 2017-07-07 Elektronische Vorrichtung
PCT/JP2017/024904 WO2018025577A1 (ja) 2016-08-02 2017-07-07 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016151794A JP6640049B2 (ja) 2016-08-02 2016-08-02 電子装置

Publications (2)

Publication Number Publication Date
JP2018022735A JP2018022735A (ja) 2018-02-08
JP6640049B2 true JP6640049B2 (ja) 2020-02-05

Family

ID=61073887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016151794A Active JP6640049B2 (ja) 2016-08-02 2016-08-02 電子装置

Country Status (3)

Country Link
JP (1) JP6640049B2 (ja)
DE (1) DE112017003160B4 (ja)
WO (1) WO2018025577A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7275884B2 (ja) * 2019-06-13 2023-05-18 富士電機株式会社 抵抗素子及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175637A (ja) * 1989-12-04 1991-07-30 Seiko Epson Corp 静電気保護装置
JP2002008901A (ja) * 2000-08-08 2002-01-11 Advantest Corp 薄膜抵抗体、ハイブリッドic及びmmic
JP5529607B2 (ja) 2010-03-29 2014-06-25 セイコーインスツル株式会社 半導体装置
JP2013008715A (ja) 2011-06-22 2013-01-10 Semiconductor Components Industries Llc 半導体装置
US20140167781A1 (en) 2011-08-03 2014-06-19 Hitachi Automotive Systems, Ltd. Sensor device
JP6100026B2 (ja) 2013-03-06 2017-03-22 エスアイアイ・セミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
DE112017003160B4 (de) 2022-08-04
WO2018025577A1 (ja) 2018-02-08
JP2018022735A (ja) 2018-02-08
DE112017003160T5 (de) 2019-03-07

Similar Documents

Publication Publication Date Title
JP5041511B2 (ja) 半導体装置
JPH065705B2 (ja) 半導体集積回路装置
JP2008147338A (ja) 半導体集積回路装置
JP2009049259A (ja) 半導体装置
JP6640049B2 (ja) 電子装置
US20140167781A1 (en) Sensor device
WO2011101943A1 (ja) 半導体集積回路装置
JP6514949B2 (ja) オンチップノイズ保護回路を有する半導体チップ
JP6100026B2 (ja) 半導体装置
JP5618613B2 (ja) 半導体装置
US20170301436A1 (en) Chip resistor
JP4929919B2 (ja) 半導体集積回路装置
JP2002313937A (ja) 集積回路装置
TWI538153B (zh) 半導體裝置
JP3063711B2 (ja) 半導体集積回路
JP6590844B2 (ja) 半導体装置
JP6838240B2 (ja) 電子装置
JP4673569B2 (ja) 半導体装置
JP2023146107A (ja) 半導体装置
JP3082714B2 (ja) 半導体装置
JPH11220035A (ja) 半導体集積回路装置
JP2017079321A (ja) 半導体装置
JPWO2013018134A1 (ja) センサ装置
JP2013062422A (ja) 半導体集積回路
JP2013149671A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191225

R150 Certificate of patent or registration of utility model

Ref document number: 6640049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250