JP2017079321A

JP2017079321A - 半導体装置

Info

Publication number: JP2017079321A
Application number: JP2016088421A
Authority: JP
Inventors: 石井　良明; Yoshiaki Ishii; 良明石井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2015-10-19
Filing date: 2016-04-26
Publication date: 2017-04-27
Anticipated expiration: 2036-04-26
Also published as: JP6577410B2

Abstract

【課題】温度変化による抵抗値の変化を抑制することができる半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、第１配線と、第２配線と、温度変化率の小さい負の温度係数を有し、前記第１配線と前記第２配線との間に並列接続した複数個の第１抵抗素子と、前記第１抵抗素子の温度変化率より大きい正の温度係数を有し、前記第１抵抗素子に並列接続され、前記第１抵抗素子の数よりも少ない個数の第２抵抗素子と、を有する。
【選択図】図１

Description

本実施形態は半導体装置に関する。

一般的に、半導体装置は、半導体素子が形成された基板、基板上に設けられた配線及び抵抗素子等で構成される。半導体装置は周囲温度が変化するような環境で使用されることもある。抵抗素子には、温度依存性があり、その抵抗値が温度により変化すると所望の出力電圧を得ることができない。このため温度変化による抵抗値の変動範囲を小さくする必要がある。温度変化による抵抗値の変化を示す特性にＴＣＲ（ＴｅｍｐｅｒａｔｕｒｅＣｏｅｆｆｉｃｉｅｎｔｏｆＲｅｓｉｓｔａｎｃｅ）がある。ＴＣＲ、負と正の温度係数があり、その絶対値が小さいほど抵抗値は温度による変動範囲が小さい。従来、正の温度係数を有する抵抗素子と、負の温度抵抗素子を有する抵抗素子を組み合わせ、正の温度係数と、負の温度係数とを相殺することによりＴＣＲを小さくしていた。これらの材料には、窒化タンタルが用いられていた。しかし、負の温度係数を有する窒化タンタルを用いた場合、正の温度係数とするために厚膜化し素子サイズを大きくする必要があった。

特開２０１１−１３８９９１号公報

本実施形態の課題は、温度変化による抵抗値の変化を抑制することができる半導体装置を提供することである。

本実施形態は、第１配線と、第２配線と、温度変化率の小さい負の温度係数を有し、第１配線と第２配線との間に並列接続した複数個の第１抵抗素子と、第１抵抗素子の温度変化率より大きい正の温度係数を有し、第１抵抗素子に並列接続され、第１抵抗素子の数よりも少ない個数の第２抵抗素子と、を有する。

図１は、第１実施形態に係る半導体装置の構成を示す上面図。図２は、図１に示すＩａ−Ｉａに沿った半導体装置の模式的一部断面図。図３は、第１実施形態に係る抵抗素子を示す等価回路図。図４は、第２実施形態に係る半導体装置の構成を示す上面図。図５は、第２実施形態に係る抵抗素子を示す等価回路図。図６は、第３実施形態に係る半導体装置の構成を示す上面図。図７は、図６に示すＩｂ−Ｉｂに沿った半導体装置の模式的一部断面図。図８は、第３実施形態に係る抵抗素子を示す等価回路図。図９は、抵抗素子の抵抗値の調整方法を説明する為の図。図１０は、抵抗素子の抵抗値の実測結果を示す図。

以下、第１実施形態について図面を参照して説明する。なお、各図面において、同様の構成要素については同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
第１実施形態に係る半導体装置を図１から図３を参照して説明する。図１は、第１実施形態に係る半導体装置の構成を示す上面図である。図２は図１に示すＩａ−Ｉａに沿った半導体装置の模式的一部断面図である。図３は、第１実施形態に係る抵抗素子を示す等価回路図である。

第１実施形態に係る半導体装置は、半導体基板１と、絶縁層２と、第１抵抗素子３、第２抵抗素子４、コンタクト５、第１配線６、第１配線６と一体的に連続した第３配線８、第２配線７と一体的に連続した第４配線９等から構成される。

第１抵抗素子３は、第１配線６と、第２配線７の下に設けられている。また、第２抵抗素子４は第２配線７より下に設けられている。

第２抵抗素子４は、第１抵抗素子３より半導体基板１に近い絶縁層に設けられていてもよいし、同じ絶縁層に設けられていてもよい。

図１に示す第１実施形態の半導体装置の配線、抵抗素子との関係を図２の断面図を用いて説明する。

図２は、図１に示すＩａ−Ｉａに沿った半導体装置の模式的一部断面図である。

半導体基板１上には、絶縁層２が設けられている。半導体基板１は例えばシリコンから構成される。第１実施形態において、絶縁層２は、第１絶縁層２ａ、第２絶縁層２ｂ及び第３絶縁層２ｃから構成される。

第１絶縁層２aは、半導体基板１上に窒化シリコン（ＳｉＮ）１１ａを介して設けられている。第１絶縁層２a中には、第２抵抗素子４が設けられている。第２抵抗素子４は、例えば金属材料から構成される。金属材料の一例として、銅（Ｃｕ）、アルミニウム（Ａｌ）、銅添加アルミニウム、タングステン（Ｗ）、金（Ａｕ）がある。第２抵抗素子４が銅である場合、例えばダマシン法やデュアルダマシン法により形成される。第２抵抗素子４の側面にはバリアメタルが設けられている。バリアメタルは例えば、窒化チタン（ＴｉＮ）や、窒化タンタル（ＴａＮ）である。

第２絶縁層２ｂは、第１絶縁層２a上に例えば、窒化シリコン１１ｂを介して設けられている。第２絶縁層２ｂ中には、第１抵抗素子３が設けられている。第１抵抗素子３は半導体材料から構成される。半導体材料の一例として、窒化タンタル（ＴａＮ）やクロムシリコンがある。第１抵抗素子３上には窒化シリコン（ＳｉＮ）１１ｃが設けられている。また、第２絶縁層２ｂには、コンタクト５が設けられている。コンタクト５は、第３絶縁層２ｃ中に設けられた第１配線６及び第２配線７と第１抵抗素子３を接続している。また、コンタクト５は、第３絶縁層２ｃに設けられた第２配線７と、第１絶縁層２aに設けられた第２抵抗素子４を接続している。コンタクト５の材料は、例えばアルミニウム（Ａｌ）である。

第３絶縁層２cは第２絶縁層２ｂ上に例えば窒化シリコン１１ｄを介して設けられている。第３絶縁層２ｃ中には、第１配線６及び第２配線７がＸ方向に交互に間隔をあけて設けられている。第３絶縁層２ｃ中には、第１配線６の一部として、複数の第１配線６を連結する第３配線８が設けられている。また、第２配線７の一部として複数の第２配線７を連結する第４配線９が設けられている。

第１絶縁層２a、第２絶縁層２ｂ及び第３絶縁層２ｃは、例えばＴＥＯＳ（ＴｅｔｒａＥｔｈｙｌｏｒｔｈｏＳｉｌｉｃａｔｅ）膜やシリコン酸化膜である。第１絶縁層２a、第２絶縁層２ｂ及び第３絶縁層２ｃのそれぞれの膜厚は例えば７００ｎｍ〜１０００ｎｍである。また、高耐圧を有する製品である場合には、それぞれの膜厚は、１０００ｎｍ〜２５００ｎｍ程度である。

以下に、図１を用いて各配線の大きさ、配線及び接続関係等を詳細に説明する。

第１配線６はＸ方向と直交するＹ方向に延び、Ｘ方向に所定の間隔をあけて複数設けられている。第１配線６は、第１側面６aと第１側面６aとは反対側の第２側面６ｂを有する。

第２配線７は、第１配線同様にＹ方向に延び、Ｘ方向に所定の間隔をあけて複数設けられ、第１配線６と第２配線７はＸ方向に交互に配置されている。第２配線７は、第３側面７aと第３側面７aとは反対側の第４側面７ｂを有する。従って、図２に示すように第３側面７aは、第１側面６aと対面し、また第４側面７ｂは、第２側面６ｂと対面する。上述したように、第１配線６及び第２配線７の一対は第２側面６bと第４側面７ｂが対面し、コンタクト５を介して第１抵抗素子３が多数接続する構造である。なお、本明細書では、第１配線６と第２配線７とが、複数の第１抵抗素子３と接続した構造を配線ブロック１０と称する。この配線ブロック１０には複数の第１抵抗素子３が並列に接続されているため、配線ブロック１０が多数設けられることにより、第１抵抗素子３の合成抵抗値は小さくなる。

第３配線８は、第１配線６と同層に設けられている。また、第３配線８はＸ方向に延びており、第１配線６と一体的に形成されている。なお、第１配線６と第３配線８とは、電気的に接続されていればよく、別層に設けられていてもよい。

第４配線９は、第２配線７と同層に設けられている。また、第３配線８と同様Ｘ方向に延びており、第２配線７と一体的に形成されている。なお、第２配線７と第４配線９とは、電気的に接続されていればよく、別層に設けられていてもよい。

第１抵抗素子３の一端３aがコンタクト５を介して第１配線６と接続し、他端３ｂがコンタクト５を介して第２配線７に接続している。第１配線６及び第２配線７に接続した第１抵抗素子３はＹ方向において複数設けられている。第１実施形態では、第１抵抗素子３は第１配線６及び第２配線７に３つ接続しているとして説明する。それぞれの第１抵抗素子３は並列に接続されている。第１抵抗素子３は負の温度係数を有する材料から構成される。ここで、負の温度係数とは、温度が下がるにつれて抵抗値が大きくなることであり、正の温度係数とは、温度が上がることにより抵抗値が大きくなることである。なお、Ｙ方向に複数の第１抵抗素子３を並列に接続することに限定されず、１つの抵抗素子３でもよい。

ここで、抵抗素子の抵抗値は、シート抵抗並びに抵抗素子の長さ及び幅により決まる。シート抵抗とは、単位面積当たりの抵抗を示す抵抗率のことである。本実施形態では第１抵抗素子３のＹ方向の長さを幅Ｗ１とし、Ｘ方向の長さであってコンタクト５間隔の長さをＬ１とすると、第１抵抗素子３の幅Ｗ１及び長さＬ１を調整することにより第１抵抗素子３の抵抗値を調整することができる。

第２抵抗素子４は、Ｙ方向に延びている。第２抵抗素子４の一端４aは、コンタクト５を介して第３配線８に接続し、他端４ｂはコンタクト５を介して第２配線７に接続している。第２抵抗素子４は正の温度係数を有し、シート抵抗が第１抵抗素子３より小さい材料から構成される。第２抵抗素子４のＸ方向の長さを幅Ｗ２とし、Ｙ方向のコンタクト５間隔の長さを長さＬ２とすれば、第２抵抗素子４の抵抗値は、幅Ｗ２及び長さＬ２で調整される。本実施形態での第２抵抗素子４の長さＬ２は、第１抵抗素子３の長さＬ１より長く、第２抵抗素子４の幅Ｗ２は、第１抵抗素子３の幅Ｗ１より狭くしている。

なお、上述した第１抵抗素子３と１つの第２抵抗素子４の等価回路は図３に示すようになっている。

次に本実施形態の作用及び効果について述べる。

第１実施形態では、第１抵抗素子３の温度変化前の抵抗値をＲ_１、第１抵抗素子３の温度変化後の抵抗値をＲ₁’とし、第２抵抗素子４の温度変化前の抵抗値をＲ_２、第２抵抗素子４の温度変化後の抵抗値をＲ_２’とする。また、第１抵抗素子３は負の温度係数を有する窒化タンタルであるとし、第２抵抗素子４は正の温度係数を有する銅又はアルミニウムであるとする。ＴＣＲの絶対値は、窒化タンタルが銅又はアルミニウムよりも小さい。ＴＣＲが第１抵抗素子３より大きい第２抵抗素子４と、第１抵抗素子３とを並列接続させた場合、その合成抵抗の温度変化による抵抗値の変化幅は、第２抵抗素子４の数が少なく、第１抵抗素子３の数が多いほど小さくなる。本実施形態では、第１抵抗素子３の数は第２抵抗素子４の数よりも多い。また、第１抵抗素子３のシート抵抗より小さい第２抵抗素子４の長さＬ２、幅Ｗ２と第１抵抗素子３の長さＬ１、幅Ｗ１とを調整して抵抗値が同程度になるようにするか、第２抵抗素子４の抵抗値Ｒ_２が第１抵抗素子３の抵抗値Ｒ_１よりも小さくなるようにする。第２抵抗素子４のＴＣＲが大きいため温度変化後の抵抗値Ｒ_２’がＲ_１’から離れるのを抑えるためである。本実施形態では、抵抗素子の厚さは、薄膜であるため考慮しなくてもよい。第１抵抗素子３のシート抵抗をＲ_Ｓ１とし、第２抵抗素子４のシート抵抗をＲ_Ｓ２とする。それぞれの抵抗値は
Ｒ_１＝Ｒ_Ｓ１×Ｌ１／Ｗ１（式１）
Ｒ_２＝Ｒ_Ｓ２×Ｌ２／Ｗ２（式２）
と表される。

このとき、シート抵抗の値はそれぞれ
Ｒ_Ｓ１＝（ＴＣＲ_１×ΔＴ＋Ｒ_Ｓ１０）（式３）
Ｒ_Ｓ２＝（ＴＣＲ_２×ΔＴ＋Ｒ_Ｓ２０）（式４）
と表される。

ＴＣＲ_１は第１抵抗素子３のＴＣＲであり、ＴＣＲ_２は第２抵抗素子４のＴＣＲである。Ｒ_Ｓ１０は温度が０℃の時の第１抵抗素子３のシート抵抗であり、Ｒ_Ｓ２０は温度が０℃の時の第２抵抗素子４のシート抵抗である。

第１抵抗素子３は温度上昇に伴い抵抗値が小さくなる。一方、第２抵抗素子４は温度上昇に伴い抵抗値が大きくなる。また、第２抵抗素子４は、第１抵抗素子３よりＴＣＲが大きいため、第１抵抗素子３と比べて抵抗値の変化率が大きい。このことから、温度変化前の第２抵抗素子４の抵抗値の値Ｒ_２が、温度変化前の第１抵抗素子３の抵抗値Ｒ₁より小さくなるように調整することで、温度変化後の第２抵抗素子４の抵抗値Ｒ_２’を温度変化後の第１抵抗素子３の抵抗値Ｒ_１’に近づけることができる。

次に抵抗素子の長さＬ及び幅Ｗを調整することについて説明する。

第１実施形態では、第２抵抗素子４の長さＬ２を第１抵抗素子３の長さＬ１よりも長くし、第２抵抗素子４の幅Ｗ２を第１抵抗素子３の幅Ｗ１よりも狭くしている。第２抵抗素子４は、細長くなり、第１絶縁層２aにおいて、第１配線６と第２配線７間に自由に接続でき、設計及び製造の自由度が向上する。また、第１抵抗素子３の形状は、第２抵抗素子４の形状とは逆に幅広くなる。また、それぞれの第１抵抗素子３及び第２抵抗素子４の長さL及び幅Ｗを適宜調整することで、第１抵抗素子３の抵抗値Ｒ_１は第２抵抗素子４の抵抗値Ｒ_２よりも相対的に大きくしやすくできる。従って、第１抵抗素子３の抵抗値Ｒ_１が、第２抵抗素子４の抵抗値Ｒ_２よりも大きくなることで、温度変化前の抵抗値Ｒ_１とＲ_２の差分はあるが、ＴＣＲの大きい第２抵抗素子４の温度変化後の抵抗値Ｒ_２’とＲ_１’との差分は広がらず、温度変化による抵抗値の変化幅を抑制できる。上述のように調整するに当たり、図１又は図２に示すように第１抵抗素子３を第２絶縁層２ｂに、第２抵抗素子４を第１絶縁層２aにそれぞれ設け、さらに第２絶縁層２bに第１抵抗素子３を複数並列接続して配置することにより、第１抵抗素子３の温度変化による抵抗値の変化が小さくなるため、第２抵抗素子４の温度変化後の抵抗値Ｒ_２’の調整が容易となる。

以上のことから負の温度係数を有する第１抵抗素子３と、正の温度係数を有する第２抵抗素子４を用いてそれぞれの抵抗素子の幅Ｗ、及び長さＬを調整することで、温度変化による抵抗値の変化幅を抑制することができる。本実施形態では、正の温度係数を有する第２抵抗素子４を用いることにより、窒化タンタルの膜厚調整の困難性や、熱処理に基づく歩留りの低下を抑制できる。また、第１抵抗素子３及び第２抵抗素子４を並列接続することにより半導体装置を小型化することができる。

また、第２配線７及び第４配線９が隣り合う配線ブロック１０が設けられることにより電流が配線を均等に流れる。配線間を電流が均等に流れることにより、電流集中を抑制でき温度による抵抗値の変化を抑制することが可能となる。

（第２実施形態）
第２実施形態に係る半導体装置を図４及び図５を参照して説明する。図４は、第２実施形態に係る半導体装置の構成を示す上面図である。図５は第２実施形態に係る抵抗素子を示す等価回路図である。

第２実施形態に係る半導体装置が第１実施形態と異なる点は、第２抵抗素子４の一端４ａが第１配線６と接続し、他端４ｂが第２配線７と接続しており、上面から見て第２抵抗素子４の両側に第１抵抗素子３が配置された構造であることである。第２実施形態に係る半導体装置は、上記点を除いて、第１実施形態に係る半導体装置の構造と同じであるので、同一部分には同一符号を付して詳細な説明は省略する。

第２実施形態に係る半導体装置の構造について説明する。

第２抵抗素子４は、一端４ａが第１配線６と接続し、他端４ｂが第２配線７と接続している。上面から見て第２抵抗素子４の両側に第１抵抗素子３が配置された構造である。すなわち、図４に示すように、複数の第１抵抗素子３と、第１抵抗素子３の数よりも少ない数の第２抵抗素子４とが並列接続している。第２抵抗素子４の長さＬ2を第１抵抗素子３の長さＬ1より長くし、第２抵抗素子４の幅Ｗ2を第１抵抗素子３の幅Ｗ1より狭くしている。このため第２抵抗素子４は、細長くなり第１絶縁層２aにおいて、第１配線６と第２配線７間に自由に接続でき、設計及び製造の自由度が向上する。さらに、第１抵抗素子３と第２抵抗素子４とが並列接続する数が多くなる。第２実施形態では、第１抵抗素子３と第２抵抗素子４の合成抵抗の抵抗値は、直列接続と比較して小さくなり、また、周囲温度が変化しても抵抗値の変化幅が小さくなるため安定した半導体装置を提供することができる。

（第３実施形態）
第３実施形態に係る半導体装置を、図６から図８を参照して説明する。既述の実施形態に対応する構成には同一の符号を付している。図６は、第３実施形態に係る半導体装置の構成を示す上面図である。図７は図６に示すＩｂ−Ｉｂに沿った半導体装置の模式的一部断面図である。図８は、第３実施形態に係る半導体装置の抵抗素子を簡略化して示す等価回路図である。

本実施形態に係る半導体装置は、半導体基板１上に、所定の間隔を置いてＹ方向に延在して形成される複数の入力配線（２１から２３）を有する。各入力配線の一端側は開放され、他端側は電流入力端２０に接続される。各入力配線（２１から２３）は、入力側抵抗引出配線（４１から４３）に接続される。

半導体基板１上に、所定の間隔を置いてＸ方向に延在して形成される複数の出力配線（３１から３３）を有する。各出力配線の一端側は開放され、他端側は電流出力端３０に接続される。各出力配線（３１から３３）は、出力側抵抗引出配線（５１から５３）に接続される。

半導体基板１上に形成された負の温度特性を有する第１抵抗素子３を有する。第１抵抗素子３は、例えば、窒化タンタル（ＴａＮ）やクロムシリコンで構成される。第１抵抗素子３の第１抵抗素子端３ａは、コンタクト８１を介して入力配線２１に接続される。第１抵抗素子３の第１抵抗素子他端３ｂは、コンタクト８２を介して出力配線３２に接続される。入力配線（２１から２３）と出力配線（３１から３３）は、例えば、正の温度係数を有する銅又はアルミニウムで構成される。すなわち、入力配線（２１から３１）と出力配線（３１から３３）自体が、正の温度係数を有する抵抗領域を形成する。これにより、電流入力端２０と電流出力端３０の間に、負の温度係数を有する第１抵抗素子３と、正の温度係数を有する入力配線（２１から２３）と出力配線（３１から３３）の直列接続が形成される。

本実施形態の半導体装置は半導体基板１上に、所定の間隔を置いてＸ方向に延在し、一端側が開放され、他端側が第１抵抗引出端４０に接続される複数の入力側抵抗引出配線（４１から４３）を有する。入力側抵抗引出配線（４１から４３）は、コンタクト（６１から６３）によって、夫々、入力配線（２１から２３）に接続される。例えば、入力配線２１は、接続部（４１ａから４３ａ）において、各入力側抵抗引出配線（４１から４３）に接続される。

本実施形態の半導体装置は、半導体基板１上に所定の間隔を置いてＸ方向に延在し、一端側が開放され、他端側が第２抵抗引出端５０に接続される複数の出力側抵抗引出配線（５１から５３）を有する。出力側抵抗引出配線（５１から５３）は、コンタクト（７１から７３）によって、夫々、出力配線（３１から３３）に接続される。例えば、出力配線３２は、接続部（５１ａから５３ａ）において、各出力側抵抗引出配線（５１から５３）に接続される。

図８は、本実施形態に係る半導体装置の抵抗素子の簡略化した等価回路図である。電流入力端２０と電流出力端３０の間に、入力配線２１によって形成される抵抗値Ｒ_２の抵抗、第１抵抗素子３によって形成される抵抗値Ｒ_１の抵抗、及び、出力配線３２によって形成される抵抗値Ｒ_２の抵抗の直列接続を簡略化して示している。すなわち、各入力配線（２１から２３）及び出力配線（３１から３３）、及び、その配線間に接続される第１抵抗素子３によって、実際には、複数の並列接続が電流入力端２０と電流出力端３０の間に形成されるが、便宜的に、図６に示すＩｂ−Ｉｂに沿った範囲で特定される入力配線２１と出力配線３２、及び第１抵抗素子３によって形成される抵抗を簡略化して等価回路図で示している。各入力側抵抗引出配線（４１から４３）、各出力側抵抗引出配線（５１から５３）、及び各コンタクト（６１から６３、７１から７３、８１、８２）の抵抗も省略している。

本実施形態の半導体装置においては、入力配線（２１から２３）の所定の領域と第１抵抗引出端４０を接続する複数の入力側抵抗引出配線（４１から４３）と、出力配線（３１から３３）の所定の領域を第２抵抗引出端５０に接続する複数の出力側抵抗引出配線（５１から５３）を備える。第１抵抗引出端４０に接続される入力側抵抗引出配線（４１から４３）と第２抵抗引出端５０に接続される出力側抵抗引出配線（５１から５３）を適宜選択することにより、第１抵抗引出端４０と第２抵抗引出端５０の間に抵抗値と温度係数が適宜調整された抵抗を得ることが出来る。

例えば、第１抵抗引出端４０に電流入力端２０に最も近い入力側抵抗引出配線４１を選択して接続し、第２抵抗引出端５０に電流出力端３０に最も近い出力側抵抗引出配線５３を選択して接続した場合には、第１抵抗引出端４０と第２抵抗引出端５０の間に存在する入力配線（２１から２３）と出力配線（３１から３３）の配線長が他の入力側抵抗引出配線（４２、４３）と出力側抵抗引出配線（５１、５２）を選択して接続した場合に比べて長くなる。これにより、第１抵抗引出端４０と第２抵抗引出端５０の間の正の温度係数の抵抗値が大きくなる為、第１抵抗引出端４０と第２抵抗引出端５０の間の正の温度係数を高めることが出来る。第１抵抗引出端４０と第２抵抗引出端５０の間の抵抗は、例えば、演算増幅器（図示せず）の入力端に接続される。電流入力端２０から供給された入力信号に応答して第１抵抗引出端４０と第２抵抗引出端５０の間の抵抗に生じた電圧降下が演算増幅器によって増幅されて出力される。

図９は、抵抗素子の抵抗値の調整方法を説明する為の図である。図６に示す実施形態に対応する構成には同一の符号を付している。図９においては、入力側抵抗引出配線（４１から４３）の内、抵抗引出配線４２と抵抗引出配線４３には、夫々、断線部（Ａ、Ｂ）が設けられ、第１抵抗引出端４０には、入力側抵抗引出配線４１のみが接続される。すなわち、電流入力端２０に近い位置において入力配線２１が第１抵抗引出端４０に接続される。同様に、出力側抵抗引出配線（５１から５３）の内、出力側抵抗引出配線５１と出力側抵抗引出配線５２には、夫々、断線部（Ｃ、Ｄ）が設けられ、第２抵抗引出端５０には、出力側抵抗引出配線５３のみが接続される。すなわち、電流出力端３０に近い位置において出力側抵抗引出端５０が出力配線３２に接続される。これにより、第１抵抗引出端４０と第２抵抗引出端５０の間に接続される抵抗の正の温度係数を高めることが出来る。

温度を変化させながらプローブ（図示せず）により、例えば、電流入力端２０と電流出力端３０の間で半導体装置の抵抗値の変化を測定し、その測定結果に応じて第１抵抗引出端４０と第２抵抗引出端５０に接続する抵抗引出配線（４１から４３、５１から５３）を選択することにより正の温度係数を高めるか、あるいは負の温度係数を高めるかの調整を行うことが出来る。この調整により、温度係数が調整された抵抗を第１抵抗引出端４０と第２抵抗引出端５０間から得ることが出来る。

入力配線（２１から２３）と出力配線（３１から３３）は、例えば、シート抵抗が小さく正の温度係数が大きいアルミニウム、又は、銅により構成することにより抵抗値は第１抵抗素子３の抵抗値よりも小さく抑えることが出来る。抵抗値の小さい入力配線（２１から２３）と出力配線（３１から３３）を用いることで、電流入力端２０と電流出力端３０の間の抵抗値は、実質的に第１抵抗素子３の抵抗値により設定することが出来る。この為、抵抗引出配線（４１から４３、５１から５３）を入力配線（２１から２３）と出力配線（３１から３３）、すなわち、第１抵抗素子３よりも抵抗値の小さい方の抵抗領域に設けることにより、抵抗値が電流入力端２０と電流出力端３０の間に設定された抵抗値と同程度で、温度係数が調整された抵抗を第１抵抗引出端４０と第２抵抗引出端５０の間から得ることが出来る。

尚、負の温度係数を有する第１抵抗素子３の抵抗値が正の温度係数を有する抵抗領域よりも抵抗値が小さい場合には、第１抵抗素子３の選択された領域を抵抗引出端（４０、５０）に接続する構成とすることにより、負の温度係数を適宜調整して所望の抵抗を得る構成とすることが出来る。この場合には、例えば、電流入力端２０または電流出力端３０と抵抗引出端（４０、５０）との間に所望の抵抗を得る構成とすることが出来る。

入力配線（２１から２３）と出力配線（３１から３３）の形状をトリミングしてその寸法を調整し、電流入力端２０と電流出力端３０の間に接続される正の温度係数の抵抗の値を調整して、電流入力端２０と電流出力端３０の間の抵抗値及び温度係数を調整することも出来る。また、第１抵抗引出端４０と第２抵抗引出端５０の間に限らず、電流入力端２０と第２抵抗引出端５０の間の抵抗、または、第１抵抗引出端４０と電流出力端３０の間の抵抗を、所望の抵抗として利用しても良い。

図１０は、抵抗素子の抵抗の実測結果を示す図である。図１０において実線Ｄ１は第１及び第２抵抗引出端（４０、５０）に接続する抵抗引出配線を、電流入力端２０と電流出力端３０に近い配線（４１、５３）にした場合、実線Ｄ３は第１及び第２抵抗引出端（４０、５０）に接続する抵抗引出配線を、電流入力端２０と電流出力端３０から遠い配線（４３、５１）にした場合を示す。実線Ｄ２は第１及び第２抵抗引出端（４０、５０）に接続する抵抗引出配線を、電流入力端２０と電流出力端３０から中間の位置の配線（４２、５２）で接続した場合を示す。実測の結果、ＴＣＲの値を±５００ｐｐｍ／℃程度の範囲で数ｐｐｍ／℃〜数十ｐｐｍ／℃毎に調整出来ることが確認出来た。電流入力端２０と電流出力端３０の間に接続される抵抗領域に変更を加えることなく、第１及び第２抵抗引出端（４０、５０）に接続される抵抗引出線の組み合わせを変更することにより、温度係数が適宜補正された所望の抵抗を第１及び第２抵抗引出端（４０、５０）から得ることが出来る。

本発明の実施形態を説明したが、本実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。本実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１半導体基板、２絶縁層、２ａ第１絶縁層、２ｂ第２絶縁層、２ｃ第３絶縁層、３第１抵抗素子、３ａ第１抵抗素子一端、３b 第１抵抗素子他端、４第２抵抗素子、４ａ第２抵抗素子一端、４ｂ第２抵抗素子他端、５コンタクト、６第１配線、６a 第１側面、６b 第２側面、７第２配線、７a 第３側面、７ｂ第４側面、８第３配線、９第４配線、１０配線ブロック、１１ａから１１ｃ窒化シリコン、２０電流入力端、２１から２３入力配線、３０電流出力端、３１から３３出力配線、４０第１抵抗引出端、４１から４３入力側抵抗引出配線、５０第２抵抗引出端、５１から５３出力側抵抗引出配線。

Claims

第１配線と、
第２配線と、
温度変化率の小さい負の温度係数を有し、前記第１配線と前記第２配線との間に並列接続した複数個の第１抵抗素子と、
前記第１抵抗素子の温度変化率より大きい正の温度係数を有し、前記第１抵抗素子に並列接続され、前記第１抵抗素子の数よりも少ない個数の第２抵抗素子と、
を有することを特徴とする半導体装置。
前記第１配線は第１側面及び、前記第１側面とは反対側の第２側面を有し、所定の間隔をあけて設けられ
前記第２配線は前記第１配線の間に設けられ、前記第１側面と対面する第３側面と、前記第３側面とは反対側であって、前記第３側面と対面する前記第１配線とは異なる前記第１配線の前記第２側面と対面する第４側面を有することを特徴とする請求項１に記載の半導体装置。
半導体基板と、
前記半導体基板上に設けられた第１絶縁層と、
前記第１絶縁層上に設けられた第２絶縁層と、
前記第２絶縁層上に設けられた第３絶縁層と、
前記第１絶縁層中に設けられた温度変化率が大きい正の温度係数を有する第２抵抗素子と、
前記第２絶縁層中に前記第２抵抗素子と所定の間隔を有して設けられ、温度変化率が小さい負の温度係数を有する第１抵抗素子と、
前記第３絶縁層中に設けられ、前記第１抵抗素子及び前記第２抵抗素子の一端がコンタクトを介して接続された第１配線と、
前記第３絶縁層中に設けられ、前記第１抵抗素子及び前記第２抵抗素子の他端が他のコンタクトを介して接続された第２配線と、
を有することを特徴とする半導体装置。
前記第１抵抗素子は半導体材料から構成され、前記第２抵抗素子は金属材料から構成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
前記第１抵抗素子は窒化タンタルであり、前記第２抵抗素子は銅又はアルミニウムから構成されることを特徴とする請求項４に記載の半導体装置。
前記第２抵抗素子の長さは前記第１抵抗素子の長さより長く、前記第２抵抗素子の幅は前記第１抵抗素子の幅より狭いことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
第１端子と第２端子との間に直列に接続される負の温度係数を有する第１の抵抗と正の温度係数を有する第２の抵抗と、
前記第１の抵抗と前記第２の抵抗の内で抵抗値の小さい方の抵抗を構成する抵抗領域の選択された領域を抵抗引出端に接続する少なくとも一つの引出配線と、
を備えることを特徴とする半導体装置。
前記第２の抵抗を構成する抵抗領域は前記第１の抵抗を前記第１端子に接続する配線を構成し、前記第２の抵抗を構成する抵抗領域の選択された複数の領域を前記抵抗引出端に接続する複数の引出配線を有することを特徴とする請求項７に記載の半導体装置。
負の温度係数を有する第１の抵抗を構成する第１抵抗領域と、
正の温度係数を有し、前記第１抵抗領域を第１端子に接続する第１配線領域と、
正の温度係数を有し、前記第１抵抗領域を第２端子に接続する第２配線領域と、
前記第１配線領域の選択された領域を第１抵抗引出端に接続する第１引出配線と、
前記第２配線領域の選択された領域を第２抵抗引出端に接続する第２引出配線と
を備えることを特徴とする半導体装置。