以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、第1実施形態における半導体圧力センサ1の回路構成の一例を示す図である。半導体圧力センサ1は、半導体装置の一例である。半導体圧力センサ1は、複数のピエゾ抵抗部10およびシールド膜20を備える。半導体圧力センサ1は、ホイートストンブリッジ回路を構成する複数のピエゾ抵抗部10-1、10-2、10-3、および10-4(以下、複数のピエゾ抵抗部10と総称する場合がある)を備える。図1において、複数のピエゾ抵抗部10は、第1抵抗R1、第2抵抗R2、第3抵抗R3、および第4抵抗R4と表記される。
ピエゾ抵抗部10は、半導体基板に形成された拡散抵抗であってよい。半導体基板は、シリコン基板であってもよく、炭化珪素(SiC)等の化合物半導体基板であってもよい。ピエゾ抵抗部10は、p型またはn型のドーパントを半導体基板に選択的にドーピングし、さらに熱拡散することによって形成されてよい。
第1抵抗R1は、ホイートストンブリッジ回路の高電位側端子Vddとホイートストンブリッジ回路の第1中間電位端子Vout1との間に電気的に接続される。第2抵抗R2は、第1中間電位端子Vout1とホイートストンブリッジ回路の低電位側端子Vssとの間に電気的に接続される。第3抵抗R3は、高電位側端子Vddとホイートストンブリッジ回路の第2中間電位端子Vout2との間に電気的に接続される。第4抵抗は、第2中間電位端子Vout2と低電位側端子Vssとの間に電気的に接続される。
高電位側端子Vddは、高位電源であってよい。低電位側端子Vssは、接地電位であってよい。第1中間電位端子Vout1および第2中間電位端子Vout2は、ホイートストンブリッジ回路の出力端子であってよい。第1中間電位端子Vout1および第2中間電位端子Vout2は、それぞれ低電位側端子Vssの電位より高く、高電位側端子Vddの電位未満の電位を呈する。第1中間電位端子Vout1は、高電位側端子Vddと低電位側端子Vssとの間の電位差を第1抵抗R1と第2抵抗R2の抵抗比率によって分圧して得られる電位を持つ。同様に、第2中間電位端子Vout2は、高電位側端子Vddと低電位側端子Vssとの間の電位差を第3抵抗R3と第4抵抗R4の抵抗比率によって分圧して得られる電位を持つ。
第1抵抗R1の一端および第3抵抗R3の一端は、抵抗部用配線14を介して電気的に高電位側端子Vddに接続されてよい。第2抵抗R2の一端および第4抵抗R4の一端は、抵抗部用配線15を介して電気的に低電位側端子Vssに接続されてよい。そして、第1抵抗R1の他端と第2抵抗R2の他端は、抵抗部用配線13を介して第1中間電位端子Vout1に接続されてよい。第3抵抗R3の他端と第4抵抗R4の他端は、別の抵抗部用配線13を介して第2中間電位端子Vout2に接続されてよい。
電流は、高電位側端子Vddから第1抵抗R1および第2抵抗R2を経て低電位側端子Vssへ流れる。第1抵抗R1および第2抵抗R2を電流が流れることによって、電圧降下が生じる。したがって、第1抵抗R1において、抵抗部用配線14に接続される一端が、抵抗部用配線13に接続される他端より高い電位となる。第2抵抗R2においては、抵抗部用配線15に接続される一端が、抵抗部用配線13に接続される他端より低い電位に接続される。
同様に、電流は、高電位側端子Vddから第3抵抗R3および第4抵抗R4を経て低電位側端子Vssへ流れる。第3抵抗R3および第4抵抗R4を電流が流れることによって、電圧降下が生じる。したがって、第3抵抗R3において、抵抗部用配線14に接続される一端が、抵抗部用配線13に接続される他端より高い電位となる。第4抵抗R4においては、抵抗部用配線15に接続される一端が、抵抗部用配線13に接続される他端より低い電位となる。
シールド膜20は、複数のピエゾ抵抗部10のそれぞれの上方に設けられる。シールド膜20は、第1シールド膜20-1、第2シールド膜20-2、第3シールド膜20-3、および第4シールド膜20-4を含む。第1シールド膜20-1、第2シールド膜20-2、第3シールド膜20-3、および第4シールド膜20-4は、後述する絶縁膜を介して、第1抵抗R1、第2抵抗R2,第3抵抗R3、および第4抵抗R4のぞれぞれの上方に個別に設けられてよい。
複数のシールド膜20のそれぞれは、ポリシリコン等の導電性材料で構成されてよい。本例のシールド膜20は、2つの異なる位置において異なる電位に接続されるため、シールド膜20内を電流が流れる。したがって、シールド膜20の一端と他端とを短絡した状態とならないように、予め定められたシート抵抗値を有する抵抗性のシールド膜20が用いられる。
本例では、第1シールド膜20-1の一端21および第3シールド膜20-3の一端21は、配線部25を介して、それぞれホイートストンブリッジ回路の高電位側端子Vddに電気的に接続される。第2シールド膜20-3の一端21および第4シールド膜20-4の一端21は、配線部26を介して、それぞれホイートストンブリッジ回路の低電位側端子Vssに電気的に接続される。
本例では、第1シールド膜20-1の他端22と第2シールド膜20-2の他端22とが電気的に接続される。第3シールド膜20-3の他端22と第4シールド膜20-4の他端22とが電気的に接続される。したがって、本例では、2つのシールド膜として第1シールド膜20-1および第2シールド膜20-2が高電位側端子Vddと低電位側端子Vssとの間に直列に接続される。同様に、2つのシールド膜として、第3シールド膜20-3および第4シールド膜20-4が高電位側端子Vddと低電位側端子Vssとの間に直列に接続される。
本例では、第1抵抗R1と第2抵抗R2とが電気的に直列に接続されるとともに、これらの上方に設けられる第1シールド膜20-1および第2シールド膜20-2が互いに電気的に直列に接続される。同様に、第3抵抗R3と第4抵抗R4とが電気的に直列に接続されるとともに、これらの上方に設けられる第3シールド膜20-3および第4シールド膜20-4が互いに電気的に直列に接続される。
本例においては、第1シールド膜20-1、第2シールド膜20-2、第3シールド膜20-3、および第4シールド膜20-4内をそれぞれ電流が流れる。電流は、高電位側端子Vddから第1シールド膜20-1および第2シールド膜20-2を経て低電位側端子Vssへ流れる。第1シールド膜20-1および第2シールド膜20-2を電流が流れることによって、電圧降下が生じる。したがって、第1シールド膜20-1において、配線部25に接続される一端21が、配線部24に接続される他端22より高い電位となる。第2シールド膜20-2において、配線部26に接続される一端21が、配線部24に接続される他端22より低い電位となる。
同様に、電流は、高電位側端子Vddから第3シールド膜20-3および第4シールド膜20-4を経て低電位側端子Vssへ流れる。第3シールド膜20-3および第4シールド膜20-4を電流が流れることによって、電圧降下が生じる。したがって、第3シールド膜20-3において、配線部25に接続される一端21が、配線部24に接続される他端22より高い電位となる。第4シールド膜20-4において、配線部26に接続される一端21が、配線部24に接続される他端22より低い電位となる。
したがって、第1シールド膜20-1は、2つの異なる位置において異なる電位に接続される。同様に、第2シールド膜20-2、第3シールド膜20-3、および第4シールド膜20-4も、それぞれ2つの異なる位置において異なる電位に接続される。
第1抵抗R1に生じる電位差の向きと同じ向きに、第1シールド膜20-1に電位差が与えられる。同様に、第2抵抗R2、第3抵抗R3、および第4抵抗R4において、それぞれのピエゾ抵抗に生じる電位差の向きと同じ向きに、対応するシールド膜20に電位差が与えられる。抵抗部用配線14と配線部25とは、金属配線30を経て高電位側端子Vddに接続されてもよい。同様に、抵抗部用配線15と配線部26とは、金属配線32を経て低電位側端子Vssに接続されてよい。
図2は、第1実施形態における半導体圧力センサ1の構成を示す図である。半導体圧力センサ1は、空洞部3が設けられた半導体基板2を備える。図2では、空洞部3を点線で示している。点線で囲まれた領域である空洞部3は、点線で囲まれた領域の外側に比べて、半導体基板2の厚みが薄い。空洞部3の上側の半導体基板2の領域は、点線で囲まれた領域の外側に比べて厚みが薄いので、圧力によって変位しやすい。空洞部3の上側の半導体基板2が、ダイアフラムとして機能する。
複数のピエゾ抵抗部10である第1抵抗R1、第2抵抗R2、第3抵抗R3、および第4抵抗R4は、空洞部3の上側の半導体基板2の領域に設けられてよい。本例では、空洞部3の領域が、平面視で多角形をしている。本例では、空洞部3の領域が、平面視で八角形をしている。複数のピエゾ抵抗部10である第1抵抗R1、第2抵抗R2、第3抵抗R3、および第4抵抗R4は、それぞれ長手方向に電流が流れてよい。第1抵抗R1の長手方向が、空洞部3において第1抵抗R1に隣接する一辺に沿うように、第1抵抗R1が、配置されてよい。同様に、第4抵抗R4の長手方向が、空洞部3において第4抵抗R4に隣接する一辺に沿うように、第4抵抗R4が配置されてよい。一方、第2抵抗R2の長手方向が、空洞部3において第2抵抗R2に隣接する一辺に交差するように、第2抵抗R2が配置されてよい。第3抵抗R3の長手方向が、空洞部3において第3抵抗R3に隣接する一辺に交差するように、第3抵抗R3が配置されてよい。本例においては、ダイアフラムとして機能する半導体基板2は、圧力を受けると、空洞部3の各辺の周辺においては、各辺に交差する方向に変形する。したがって、本例において、第1抵抗R1および第4抵抗R4は、ダイアフラムが変形したときに短手方向(横手方向)に変形する。一方、第2抵抗R2および第3抵抗R3は、ダイアフラムが変形したときに長手方向に変形する。ダイアフラムが変形したときに長手方向に変形するピエゾ抵抗部10と、ダイアフラムが変形したときに短手方向に変形するピエゾ抵抗部10とでは、圧力によってダイアフラムが変形したときの抵抗変化が異なる。この結果、圧力によってダイアフラムが変形したときに、第1中間電位端子Vout1と第2中間電位端子Vout2との間に電位差が生じて、圧力を検知することができる。但し、ダイアフラムが変形したときに、長手方向に変形するピエゾ抵抗部10と短手方向に変形するピエゾ抵抗部10とがそれぞれ2以上設けられていればよい。したがって、空洞部3の形状およびピエゾ抵抗部10の形状および配置は、図2の場合に限定されない。
半導体基板2には、高電位側端子Vdd、低電位側端子Vssである接地電位の端子GND,第1中間電位端子Vout1、および第2中間電位端子Vout2にそれぞれ対応するパッドが設けられてよい。本例では、各パッドは、センサチップを構成する半導体基板2の角部に設けられている。図2においては、各端子への配線を模式的に示している。各配線によって、図1に示されるように、ピエゾ抵抗部10またはシールド膜20が、それぞれの電位に接続される。
図3は、第1実施形態における半導体圧力センサ1の平面図である。図3は、第1抵抗R1の部分を拡大して示している。第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図についてもほぼ同様の構成を有する。但し、図3においては、抵抗部用配線14と配線部25とが金属配線30を経て高電位側端子Vddに接続され、抵抗部用配線13が第1中間電位端子Vout1に接続され、配線部24が低電位側のシールド膜へ接続されているのに対し、第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図ではそれぞれの接続先が異なる。図4は、第1実施形態における半導体圧力センサ1の断面図である。具体的には、図4は、図3のA-A´に沿った断面を示している。
半導体圧力センサ1は、半導体基板2内に、拡散抵抗として、ピエゾ抵抗部10、抵抗部用配線13、および抵抗部用配線14を備える。図4に示されるとおり、拡散抵抗は、半導体基板2内の表層に形成されている。ピエゾ抵抗部10の長手方向の高電位側の一端11は、抵抗部用配線14に接続されており、ピエゾ抵抗部10の長手方向の低電位側の他端12は、抵抗部用配線13に接続されている。拡散抵抗は、例えばP+となるように、p型ドーパントを半導体基板に選択的にドーピングし、さらに熱拡散することによって形成されてよい。
抵抗部用配線13および抵抗部用配線14は、電流の流れる方向に垂直な方向における断面積が、ピエゾ抵抗部10に比べて大きい。本例では、図4に示されるように、ピエゾ抵抗部10、抵抗部用配線13、および抵抗部用配線14は、半導体基板2のおもて面から裏面への深さが同じである。したがって、抵抗部用配線13および抵抗部用配線14の幅が、ピエゾ抵抗部10の幅より広い。幅とは、半導体基板2のおもて面に平行な面において、電流が流れる方向に直交する方向の幅を意味してよい。
断面積の違いに起因して、抵抗部用配線13の電気抵抗および抵抗部用配線14の電気抵抗は、ピエゾ抵抗部10の電気抵抗より低い。抵抗部用配線13における電圧降下および抵抗部用配線14における電圧降下は、ピエゾ抵抗部10における電圧降下より小さくなる。したがって、本例の半導体圧力センサ1によれば、ピエゾ抵抗部10の電気抵抗の変化を検出しやすい。本例では、ピエゾ抵抗部10、抵抗部用配線13、および抵抗部用配線14は、ドーピング濃度が同じである。但し、抵抗部用配線13および抵抗部用配線14のドーピング濃度は、ピエゾ抵抗部10のドーピング濃度より高くてもよい。
半導体圧力センサ1は、ピエゾ抵抗部10の上方に絶縁膜4を備える。本例では、絶縁膜4は、ピエゾ抵抗部10に接して設けられる。絶縁膜4は、酸化シリコン(SiO2)等の酸化膜でもよく、窒化膜、または酸窒化膜であってもよい。絶縁膜4は、ピエゾ抵抗部10を覆う。絶縁膜4は、抵抗部用配線13および抵抗部用配線14を覆ってよい。
半導体圧力センサ1は、絶縁膜4を介してピエゾ抵抗部10の上方に設けられた導電性のシールド膜20を有する。シールド膜20は、ピエゾ抵抗部10に対応する。具体的には、ピエゾ抵抗部10の形状に応じてシールド膜20の形状が決められてよい。ピエゾ抵抗部10の長手方向とシールド膜20の長手方向は同じであってよい。シールド膜20は、ピエゾ抵抗部10を覆うように、幅がピエゾ抵抗部10より広くてよい。平面視において、シールド膜20の輪郭は、ピエゾ抵抗部10の輪郭に沿って設けられてよい。
半導体圧力センサ1は、シールド膜20の両端に、配線部24および配線部25を備える。本例に示される第1抵抗R1では、シールド膜20の高電位側の一端21は、配線部25に接続されている。シールド膜20の低電位側の他端22は、配線部24に接続されている。配線部24および配線部25は、シールド膜20の抵抗値より低い抵抗値を有する。
シールド膜20、配線部24、および配線部25は、互いに連続するポリシリコンで構成されてよい。本例では、シールド膜20、配線部24、および配線部25におけるドーピング濃度は同じであってよい。本例では、配線部24および配線部25は、電流が流れる方向に垂直な方向の断面積が、シールド膜20に比べて大きい。本例では、図4に示されるように、シールド膜20、配線部24、および配線部25は、半導体基板2のおもて面に垂直な方向の厚みが同じである。したがって、配線部24の幅および配線部25の幅が、シールド膜20の幅より広い。幅とは、半導体基板2のおもて面に平行な面において、電流が流れる方向に直交する方向の幅を意味してよい。
断面積の違いに起因して、配線部24および配線部25の部分の電気抵抗は、シールド膜20の電気抵抗より低い。配線部24および配線部25の部分での電圧降下は、シールド膜20の電気抵抗より小さくなる。したがって、本例の半導体圧力センサ1によれば、電圧降下を主としてシールド膜20の部分で発生させることができ、シールド膜20に電位の勾配、すなわち電位差を与えることができる。
配線部25および抵抗部用配線14は、金属配線30と電気的に接続されてよい。本例では、配線部25は、コンタクト部33を介して金属配線30に電気的に接続される。抵抗部用配線14は、コンタクト部34を介して金属配線30に電気的に接続される。コンタクト部34は、絶縁膜4に設けられた開口部にアルミニウム等の金属が充填されて構成されてよい。金属配線30は、ホイートストンブリッジ回路の高電位側端子Vddに接続される。
抵抗部用配線13は、金属配線32と電気的に接続されている。本例では、抵抗部用配線13は、コンタクト部35を介して金属配線32に電気的に接続される。金属配線32は、ホイートストンブリッジ回路の第1中間電位端子Vout1に接続される。配線部24は、他端が低電位側のシールド膜(本例では、第2シールド膜20-2)まで延伸してよい。図3は、空洞部3の位置を点線で示している。また、第1抵抗R1、第2抵抗R2、第3抵抗R3、および第4抵抗R4間の配線を実線で示している。金属配線30および金属配線32は、空洞部3の上側の半導体基板2であるダイアフラム上に設けられず、ダイアフラムの外側の領域において半導体基板2に設けられてよい。これにより、金属配線30および金属配線32によってダイアフラムの動きが阻害される8ことを防止できる。
図3に示されるとおり、配線部24は、抵抗部用配線13に対応しており、配線部25は、抵抗部用配線14に対応している。具体的には、配線部24は、コンタクト部35が設けられている領域を除いて抵抗部用配線13を覆うように、形状およびサイズが定められてよい。同様に、配線部25は、コンタクト部34が設けられている領域を除いて抵抗部用配線14を覆うように、形状およびサイズが定められてよい。
配線部24は、ピエゾ抵抗部10の長手方向の第1幅と、半導体基板2のおもて面に平行な面において該長手方向に垂直な方向の第2幅とが、それぞれ抵抗部用配線13より広くてよい。同様に、配線部25は、第1幅と第2幅とが、それぞれ抵抗部用配線14より広くてよい。配線部24の輪郭の少なくとも一部は、抵抗部用配線13の輪郭に沿うように位置が定められてよい。
以上のとおり、本例のピエゾ抵抗部10は、一端11が他端12より電位が高くなるように電位差が生じる。これに対し、ピエゾ抵抗部10の上方に設けられるシールド膜20も、ピエゾ抵抗部10の一端11側に位置する一端21が、ピエゾ抵抗部10の他端12側に位置する他端22より電位が高くなるように電位差が与えられる。したがって、ピエゾ抵抗部10に生じる電位差と同じ向きに、シールド膜20に電位差が与えられる。
シールド膜20は、抵抗性の膜であってよい。シールド膜20のシート抵抗値は、10Ω/□以上10kΩ/□以下であってよく、より好ましくは、1kΩ/□以上10kΩ/□以下であってよい。シールド膜20のシート抵抗値が低くなりすぎると、シールド膜20での消費電流が大きくなる。また、シート抵抗を低くするためにポリシリコンの厚みを厚くする必要が生じる。したがって、シールド膜20のシート抵抗値を10Ω/□以上とすることで、消費電流を抑えるとともに、ポリシリコンの厚みを薄くすることが可能となる。一方、シールド膜20のシート抵抗値を10kΩ/□以下にすると、ドーピングされたポリシリコンの長期信頼性を高めることができる。
本例によれば、ピエゾ抵抗部10において高電位の場所の上方では、シールド膜20における電位が高くされ、ピエゾ抵抗部10において低電位の場所の上方では、シールド膜20における電位が低くされる。このようにピエゾ抵抗部10における電位の勾配の向きと、シールド膜20における電位の勾配の向きが同じになる。本例によれば、ピエゾ抵抗部10における電位分布と、シールド膜20における電位分布を整合させることができる。
本例の半導体圧力センサ1によれば、シールド膜20を一定の電位に固定する場合と比べて、シールド膜20とピエゾ抵抗部10との間の電位差を少なくすることができる。したがって、シールド膜20上の位置によってシールド膜20とピエゾ抵抗部10との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。
本例では、シールド膜20と、配線部24および配線部25とのドーピング濃度を変えずに、シールド膜20と、配線部24および配線部25とで、断面積(特に、幅)を変えることによって、配線部24および配線部25の電気抵抗値をシールド膜20の電気抵抗値より小さくすることができる。したがって、ドーピング濃度を変えるための別途のプロセスが不要となる。ピエゾ抵抗部10の上部に位置するシールド膜20に主として電位の勾配を発生させることができるので、ピエゾ抵抗部10とシールド膜20とで電圧降下を生じる領域を共通化することができる。また、ピエゾ抵抗部10において生じる電位差の向きと、シールド膜20において生じる電位差の向きとを一致させることができる。したがって、ピエゾ抵抗部10において生じる電位分布と、シールド膜20において生じる電位分布を整合させることができる。
図5は、第2実施形態における半導体圧力センサ1の平面図ある。図5は、第1抵抗R1の部分を拡大して示している。第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図についてもほぼ同様の構成を有する。但し、図3と同様に、第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図ではそれぞれの接続先が異なる。図6は、第2実施形態における半導体圧力センサ1の断面図である。具体的には、図6は、図5のB-B´に沿った断面を示している。
上述した第1実施形態では、配線部24および配線部25の断面積をシールド膜20に比べて大きくすることで、配線部24および配線部25の抵抗値をシールド膜20の抵抗値より低くする場合を示した。これに対し、本例の半導体圧力センサ1では、配線部24および配線部25のドーピング濃度をシールド膜のドーピング濃度より高くすることによって、配線部24および配線部25の抵抗値をシールド膜20の抵抗値より低くする場合を説明する。他の構成は第1実施形態の場合と同様であるので、繰り返しの説明を省略する。
本例の半導体圧力センサ1も、半導体基板2内に、拡散抵抗として、ピエゾ抵抗部10、抵抗部用配線13、および抵抗部用配線14を備える。半導体圧力センサ1は、絶縁膜4を介してピエゾ抵抗部10の上方に設けられた導電性のシールド膜20を有する。半導体圧力センサ1は、シールド膜20の両端に、配線部24および配線部25を備える。本例において、シールド膜20、配線部24、および配線部25は、互いに連続するポリシリコンで構成されてよい。
配線部24および配線部25において電流が流れる方向に垂直な方向の断面積が、シールド膜20において電流が流れる方向に垂直な方向の断面積に比べて大きくなくてよい。本例では、配線部24および配線部25の断面積は、シールド膜20の断面積に比べて小さい。配線部24のドーピング濃度および配線部25のドーピング濃度は、シールド膜のドーピング濃度より高い。
ドーピング濃度の違いに起因して、配線部24および配線部25の部分の電気抵抗は、シールド膜20の電気抵抗より低い。配線部24および配線部25の部分での電圧降下は、シールド膜20の電気抵抗より小さくなる。したがって、本例の半導体圧力センサ1によれば、電圧降下を主としてシールド膜20の部分で発生させることができ、シールド膜20に電位の勾配、すなわち電位差を与えることができる。
本例によっても、シールド膜20を一定の電位に固定する場合と比べて、シールド膜20とピエゾ抵抗部10との間の電位差を軽減することができる。したがって、シールド膜20上の位置によってシールド膜20とピエゾ抵抗部10との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。また、本例において、半導体圧力センサ1は、拡散抵抗として、ピエゾ抵抗部10、抵抗部用配線13、および抵抗部用配線14を備える。また、半導体圧力センサ1は、互いに連続するポリシリコンとして、シールド膜20、配線部24、および配線部25を備える。本例の半導体圧力センサ1では、図5に示されるように、平面視において、ポリシリコンの面積が、拡散抵抗の面積よりも小さい。具体的には、シールド膜20、配線部24、および配線部25を合計した面積が、ピエゾ抵抗部10、抵抗部用配線13、および抵抗部用配線14を合計した面積よりも小さい。このような構成によれば、ダイアフラムの圧力に応じた変形が、積層されたポリシリコンによって、妨げられることを軽減することができる。
図7は、第3実施形態における半導体圧力センサ1の平面図である。図7は、第1抵抗R1の部分を拡大して示している。第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図についてもほぼ同様の構成を有する。但し、図3と同様に、第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図ではそれぞれの接続先が異なる。図8は、第3実施形態における半導体圧力センサ1の断面図である。具体的には、図8は、図5のC-C´に沿った断面を示している。
上述した第1および第2実施形態では、シールド膜20と、配線部24および配線部25とが同じ厚みを有している場合が示された。これに対し、本例の半導体圧力センサ1では、シールド膜20を構成するポリシリコンは、配線部24および配線部25を構成するポリシリコンよりも厚みが薄い。ポリシリコンを、シールド膜20の部分に比べて、配線部24および配線部25の部分において多く堆積させることによって、本例の構造を実現してよい。例えば、ポリシリコンをシールド膜20および配線部24および配線部25の全体に均等に堆積する第1堆積段階と、シールド膜20の部分をマスクによって覆って配線部24および配線部25のみにポリシリコンを堆積させる第2堆積段階とを用いて、本例の構造を実現してよい。
図8に示される例では、シールド膜20を構成するポリシリコンの厚みは、T1であり、配線部24および配線部25を構成するポリシリコンの厚みは、T2である。T2は、T1の1.5倍以上であってよく、T1の2倍以上であってよく、3倍以上であってよい。シールド膜20を構成するポリシリコンは、配線部24および配線部25を構成するポリシリコンよりも厚みを薄くすることによって、配線部24および配線部25の断面積がシールド膜20の断面積に比べて大きくなる。したがって、配線部24および配線部25の抵抗値をシールド膜20の抵抗値より低くすることができる。本例においては、シールド膜20のドーピング濃度と、配線部24および配線部25のドーピング濃度とを同じにしてよい。但し、配線部24および配線部25のドーピング濃度をシールド膜のドーピング濃度より高くしてもよい。
ポリシリコンの厚みの違いに起因して、配線部24および配線部25の部分の電気抵抗は、シールド膜20の電気抵抗より低い。配線部24および配線部25の部分での電圧降下は、シールド膜20の電気抵抗より小さくなる。したがって、本例の半導体圧力センサ1によれば、電圧降下を主としてシールド膜20の部分で発生させることができ、シールド膜20に電位の勾配、すなわち電位差を与えることができる。
本例によっても、シールド膜20を一定の電位に固定する場合と比べて、シールド膜20とピエゾ抵抗部10との間の電位差を軽減することができる。したがって、シールド膜20上の位置によってシールド膜20とピエゾ抵抗部10との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。また、本例においても、平面視において、ポリシリコンの面積が、拡散抵抗の面積よりも小さい。具体的には、シールド膜20、配線部24、および配線部25を合計した面積が、ピエゾ抵抗部10、抵抗部用配線13、および抵抗部用配線14を合計した面積よりも小さくてよい。
図9は、第4実施形態における半導体圧力センサ1の平面図である。図9は、第1抵抗R1の部分を拡大している。第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図についてもほぼ同様の構成を有する。但し、図3と同様に、第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図ではそれぞれの接続先が異なる。図10は、第4実施形態における半導体圧力センサ1の断面図である。具体的には、図10は、図9のD-D´に沿った断面を示している。
上述した第1から第3実施形態では、シールド膜20と、配線部24および配線部25とが互いに連続するポリシリコンにより構成される場合が示された。空洞部3の上側の半導体基板2はダイアフラムとして機能するため、半導体基板2と同じ熱膨張係数等を有するポリシリコン等を用いることが望ましい。しかしながら、配線部24および配線部25を、シールド膜20とは異なる材料で構成してもよい。本例では、アルミニウム等の金属材料によって配線部24および配線部25が構成される場合を説明する。他の構成は第1から第3実施形態の場合と同様であるので、繰り返しの説明を省略する。
半導体基板2内に、拡散抵抗として、ピエゾ抵抗部10、抵抗部用配線13、および抵抗部用配線14を備える。拡散抵抗の構成は、第1から第3実施形態の場合と同様である。半導体圧力センサ1は、絶縁膜4を介してピエゾ抵抗部10の上方に設けられた導電性のシールド膜20を有する。シールド膜20の高電位側の一端21は、コンタクト部45を介して配線部40に接続される。シールド膜20の低電位側の他端22は、コンタクト部46を介して配線部41に接続する。
配線部40および配線部41は、アルミニウムまたは銅等の金属で構成されてよい。配線部40は、コンタクト用配線部43と、シールド膜用配線部44とが金属によって一体的に構成されていてよい。コンタクト用配線部43は、コンタクト部42を介して抵抗部用配線14に電気的に接続される。コンタクト用配線部43は延伸されて高電位側端子Vddに接続されてよい。シールド膜用配線部44は、コンタクト部45を介してシールド膜20の高電位側の一端21に接続される。配線部41は、コンタクト部46を介して抵抗部用配線13に電気的に接続される。配線部41は、他端が低電位側のシールド膜(本例では、第2シールド膜20-2)まで延伸してよい。
配線部40および配線部41は、ポリシリコンより低い抵抗率を有するアルミニウムまたは銅等の金属で構成される。また、配線部40および配線部41の電気抵抗も、ポリシリコンで構成されるシールド膜20の電気抵抗に比べて低くてよい。配線部40および配線部41の部分での電圧降下は、シールド膜20の電気抵抗より小さくなる。したがって、本例の半導体圧力センサ1によれば、電圧降下を主としてシールド膜20の部分で発生させることができ、シールド膜20に電位の勾配、すなわち電位差を与えることができる。
本例によっても、シールド膜20を一定の電位に固定する場合と比べて、シールド膜20とピエゾ抵抗部10との間の電位差を軽減することができる。したがって、シールド膜20上の位置によってシールド膜20とピエゾ抵抗部10との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。
図11は、第5実施形態における半導体圧力センサ1の平面図である。図11は、第1抵抗R1の部分を拡大している。第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図についてもほぼ同様の構成を有する。但し、図3と同様に、第2抵抗R2、第3抵抗R3、および第4抵抗R4の部分を拡大した図ではそれぞれの接続先が異なる。図12は、第5実施形態における半導体圧力センサ1の断面図である。具体的には、図12は、図11のE-E´に沿った断面を示している。
上述した第1から第4実施形態では、平面視において、シールド膜20の輪郭は、ピエゾ抵抗部10の輪郭に沿って設けられていた。しかしながら、ピエゾ抵抗部10が複雑な形状に区画されている場合には、シールド膜20の輪郭が、必ずしも、ピエゾ抵抗部10の輪郭に沿って設けられていなくてよい。ピエゾ抵抗部10とシールド膜20との間の電位差が小さくなるように、一枚のシールド膜20に対して、2つの異なる位置において異なる電位に接続されていてよい。本例では、シールド膜20の輪郭が、ピエゾ抵抗部10の輪郭に沿って設けられていない。具体的には、センサの感度を高める見地から、ピエゾ抵抗部10は蛇行するように屈曲している。
本例での一枚のシールド膜20は、蛇行しているピエゾ抵抗部10の全体を覆っている。半導体圧力センサ1は、シールド膜20の両端に、配線部24および配線部25を備える。本例では、シールド膜20の一辺全体において配線部24と接続され、シールド膜20の一辺と対向する他辺全体において配線部25と接続されてよい。
蛇行するように屈曲したピエゾ抵抗部10における電位の分布と、平板のシールド膜20における電位の分布とは完全には整合しない。しかしながら、ピエゾ抵抗部10は、大まかにいえば、抵抗部用配線14に接続される側が高電位となり、抵抗部用配線13に接続される側が低電位となる。
したがって、平板のシールド膜20において、抵抗部用配線14側に近い側の一端21を高電位に接続し、抵抗部用配線13側に近い側の他端22を低電位に接続することで、単にシールド膜20を一定の電位に固定する場合に比べれば、シールド膜20の電位の分布をピエゾ抵抗部10における電位の分布に近づけることができる。
図13は、第6実施形態における半導体圧力センサ1の回路構成の一例を示す図である。本例では、図1において説明した第1実施形態の回路構成と異なり、第1シールド膜20-1の他端22と第4シールド膜20-4の他端22とが電気的に接続される。また、第3シールド膜20-3の他端22と第2シールド膜20-2の他端22とが電気的に接続される。したがって、本例では、2つのシールド膜として第1シールド膜20-1および第4シールド膜20-4が高電位側端子Vddと低電位側端子Vssとの間に直列に接続される。同様に、第3シールド膜20-3および第2シールド膜20-2が高電位側端子Vddと低電位側端子Vssとの間に直列に接続される。
本例では、第1抵抗R1と第2抵抗R2とが電気的に直列に接続されるが、これらの上方に設けられる第1シールド膜20-1および第2シールド膜20-2は互いに直列に接続されない。第3抵抗R3と第4抵抗R4とが電気的に直列に接続されるが、これらの上方に設けられる第3シールド膜20-3および第4シールド膜20-4は、互いに電気的に直列に接続されない。この点が第1から第5実施形態の場合と異なる。他の構造については、第1から第5実施形態の場合と同様であるので、繰り返しの説明を省略する。シールド膜20、配線部24、および配線部25は、第1から第5実施形態で説明した構造と同様であってよい。
本例においても、各ピエゾ抵抗部10に生じる電位差の向きと同じ向きに、シールド膜20に電位差が与えられる。ピエゾ抵抗部10における電位分布とシールド膜20における電位分布を整合させることによって、ピエゾ抵抗部10における各点において、ピエゾ抵抗部10とシールド膜20との間の電位差を少なくすることができる。したがって、シールド膜20上の位置によってシールド膜20とピエゾ抵抗部10との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。
図14は、第7実施形態における半導体圧力センサ1の回路構成の一例を示す図である。本例では、接続点29において、第1シールド膜20-1の他端22、第2シールド膜20-2の他端22、第3シールド膜20-3の他端22、および第4シールド膜20-4の他端22が相互に電気的に接続される。他の構造については、第1から第5実施形態の場合と同様であるので、繰り返しの説明を省略する。シールド膜20、配線部24、および配線部25は、第1から第5実施形態で説明した種々の構成を採用することができる。
本例においても、各ピエゾ抵抗部10に生じる電位差の向きと同じ向きに、シールド膜20に電位差が与えられる。ピエゾ抵抗部10における電位分布とシールド膜20における電位分布を整合させることによって、ピエゾ抵抗部10における各点において、ピエゾ抵抗部10とシールド膜20との間の電位差を少なくすることができる。したがって、シールド膜20上の位置によってシールド膜20とピエゾ抵抗部10との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。
図15は、第8実施形態における半導体圧力センサ1の回路構成の一例を示す図である。本例は、図1に示される第1実施形態における半導体圧力センサ1の回路構成において、第1シールド膜20-1の他端22と第2シールド膜20-2の他端22とが共に第1中間電位端子Vout1に電気的に接続される。同様に、第3シールド膜20-3の他端22と第4シールド膜の他端22とが共に第2中間電位端子Vout2に電気的に接続される。
なお、図13において示された第6実施形態の半導体圧力センサ1において第1シールド膜20-2の他端22と第4シールド膜20-4の他端22とが共に第1中間電位端子Vout1に電気的に接続されてもよい。第3シールド膜20-3の他端22と第2シールド膜20-4の他端22とが共に第2中間電位端子Vout2に電気的に接続されてもよい。一方、第1シールド膜20-2の他端22と第4シールド膜20-4の他端22とが共に第2中間電位端子Vout2に電気的に接続されてもよい。第3シールド膜20-3の他端22と第2シールド膜20-4の他端22とが共に第1中間電位端子Vout1に電気的に接続されてもよい。
図14において示された第7実施形態の半導体圧力センサ1において、接続点29を第1中間電位端子Vout1および第2中間電位端子Vout2の少なくとも一方に電気的に接続してもよい。以上のように、第1シールド膜20-1の他端22、第2シールド膜20-2の他端22、第3シールド膜20-3の他端22、および第4シールド膜20-4の他端22は、第1中間電位端子Vout1または第2中間電位端子Vout2に電気的に接続されてよい。また、本例と異なり、第1シールド膜20-1の他端22、第2シールド膜20-2の他端22、第3シールド膜20-3の他端22、および第4シールド膜20-4の他端22を、第1中間電位端子Vout1および第2中間電位端子Vout2以外の電位に接続してもよい。
以上のような構成によれば、第1シールド膜20-1および第3シールド膜20-3は、2つの異なる位置において高電位側端子Vddと第1中間電位端子Vout1(または第2中間電位端子Vout2)という異なる電位に接続される。同様に、第2シールド膜20-2および第4シールド膜20-4は、2つの異なる位置において低電位側端子Vssと第1中間電位端子Vout1(または第2中間電位端子Vout2)という異なる電位に接続される。したがって、安定的に各シールド膜20に電位分布を与えることが可能となる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。