JP2022029649A - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP2022029649A JP2022029649A JP2020133049A JP2020133049A JP2022029649A JP 2022029649 A JP2022029649 A JP 2022029649A JP 2020133049 A JP2020133049 A JP 2020133049A JP 2020133049 A JP2020133049 A JP 2020133049A JP 2022029649 A JP2022029649 A JP 2022029649A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- resistance
- film resistor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 230000005684 electric field Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims description 18
- 238000009751 slip forming Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000000052 comparative effect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
- H01C3/10—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration
- H01C3/12—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration lying in one plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
この発明は、絶縁基板上に薄膜抵抗体を備えた回路基板に関する。
薄膜抵抗器に適用される回路基板は、蒸着やフォトリソグラフィ技術により、所定のパターンを有する薄膜抵抗体を備える。薄膜抵抗体は、繰り返し折り返したパターン(ミアンダパターンとも呼ばれる)で形成されている(特許文献1を参照)。薄膜抵抗体の両端には、電極が電気的に接続されている。
ところで、従来の薄膜抵抗体においては、高電位の電極付近で電界強度が高くなり、この結果、抵抗値の経時変化が大きくなることで、製品寿命が短くなる問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、特に、高電位の電極付近の電界強度を低減することが可能な回路基板を提供することを目的とする。
本発明は、絶縁基板と、前記絶縁基板の表面に配置された、薄膜抵抗体及び前記薄膜抵抗体の両側に電気的に接続された電極と、を有する回路基板であって、前記薄膜抵抗体は、抵抗配線が繰り返し折り返されたパターンで形成されており、電位の高い電極側に、電界強度を低減させるためのダミー配線が形成されていることを特徴とする。
本発明では、前記ダミー配線は、前記抵抗配線の折り返しパターンに連続して形成されていることが好ましい。例えば、前記ダミー配線は、前記折り返しパターンの最外に位置する前記抵抗配線から外側に折り返して形成されている形態を例示できる。
また、本発明では、前記ダミー配線は、前記抵抗配線から分岐して形成されていることが好ましい。例えば、前記ダミー配線は、前記抵抗配線の折り返し頂部から分岐して形成されている形態を例示できる。
本発明では、前記ダミー配線は、複数本、設けられることが好ましい。
本発明では、高電位電極側に、ダミー配線を配置することで、電界強度を低減することが可能になる。これにより、抵抗値の経時変化を小さくすることができ、製品の高寿命化を図ることができる。
以下、本発明の一実施の形態(以下、「実施の形態」と略記する。)について、詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
本実施の形態における回路基板は、チップ抵抗器や、抵抗ネットワーク等に適用され、例えば、本実施の形態における回路基板を備えた薄膜抵抗器10は、図7に示す断面図を有する。
図7に示すように、符号2は、絶縁基板であり、絶縁基板2の表面に、抵抗配線が繰り返し折り返されたパターンからなる薄膜抵抗体1が形成されている。薄膜抵抗体1の両端には、幅広部1e、1fが形成されている。そして、幅広部1e、1fの表面に夫々、電極3a、3bが形成されており、薄膜抵抗体1と電極3a、3bとは電気的に接続されている。図7に示すように、各電極3a、3bと、各端子11とが、ワイヤ12を介して電気的に接続されている。絶縁基板2の裏面には、ダイパッド13が設けられる。端子11とダイパッド13とでリードフレームを構成する。
なお、絶縁基板2、薄膜抵抗体1及び電極3a、3bを含めて回路基板9を構成する。
図7に示すように、薄膜抵抗体1及び電極3a、3bの表面は、保護膜14で覆われている。更に、端子11を除いて、薄膜抵抗器10を構成する各部材がモールド樹脂15で覆われている。
材質を限定するものではないが、絶縁基板2は、例えば、電気絶縁性を有するアルミナ焼結体等のセラミックスからなる。また、薄膜抵抗体1は、例えば、酸化ルテニウム(RuO2)や、Cu-Ni等からなる。端子11は、リフローはんだが可能な材質で形成される。電極3a、3bは、薄膜抵抗体1よりも電気導電性に優れた導電性材料で形成される。保護膜14及びモールド樹脂15は、例えば、エポキシ系絶縁樹脂等で成形される。
なお、図7には、本実施の形態の特徴であるダミー配線(後述)の図示を省略した。
<比較例における薄膜抵抗体の概要>
図8は、比較例における薄膜抵抗体の平面図を示す。ここで、図8に示すX方向及びY方向は、絶縁基板の表面内にて直交する2方向を示す。
図8は、比較例における薄膜抵抗体の平面図を示す。ここで、図8に示すX方向及びY方向は、絶縁基板の表面内にて直交する2方向を示す。
薄膜抵抗体1は、図7に示す絶縁基板2の表面に形成されるものであり、絶縁基板2とともに回路基板9を構成するが、図面では、絶縁基板2を省略し、薄膜抵抗体1のみ図示した。
図8に示すように、薄膜抵抗体1は、抵抗配線が、Y方向に延出するとともに、X方向に所定の間隔を開けて対向するように交互に折り返した折り返しパターン1aを備え、折り返しパターンの両端には、配線幅よりも幅が広い幅広部1e、1fが形成される。そして、各幅広部1e、1fの表面に、夫々、電極3a、3bが形成されている。図8に示すように、電極3a、3bは、X方向に離れた位置に配置されている。
なお、図8に示すように、電極3b(幅広部1f)と折り返しパターン1aの間には、抵抗値調整用の抵抗パターン4が設けられている。
<比較例における薄膜抵抗体の問題点>
折り返しパターン1aを間に挟んで、X方向の両端に離れた第1の電極3aと第2の電極3bとの間には、例えば、数百V~数千Vにもなる高電圧が印加される。このため、高電位の電極(以下、高電位電極と称する)付近では、急激に電位が低下し、電界強度が非常に高くなる。その結果、高電位電極付近では腐食が生じやすく、抵抗値の経時変化が大きくなる問題が生じた。
折り返しパターン1aを間に挟んで、X方向の両端に離れた第1の電極3aと第2の電極3bとの間には、例えば、数百V~数千Vにもなる高電圧が印加される。このため、高電位の電極(以下、高電位電極と称する)付近では、急激に電位が低下し、電界強度が非常に高くなる。その結果、高電位電極付近では腐食が生じやすく、抵抗値の経時変化が大きくなる問題が生じた。
<第1の実施の形態における薄膜抵抗体の概要>
そこで、本発明者は、鋭意研究を重ねた結果、高電位電極付近に、電界強度を低減させるためのダミー配線を設けることで、急激な電位の低下を緩和して、高電位電極付近の電界強度を、図8の比較例に比べて、低減させることを可能とした。その結果、高電位電極付近の腐食を抑制でき、比較例に比べて、抵抗値の経時変化を小さくすることが可能になった。
そこで、本発明者は、鋭意研究を重ねた結果、高電位電極付近に、電界強度を低減させるためのダミー配線を設けることで、急激な電位の低下を緩和して、高電位電極付近の電界強度を、図8の比較例に比べて、低減させることを可能とした。その結果、高電位電極付近の腐食を抑制でき、比較例に比べて、抵抗値の経時変化を小さくすることが可能になった。
図1は、第1の実施形態における薄膜抵抗体の平面図である。図1に示すように、薄膜抵抗体1は、抵抗配線5が、Y1-Y2方向に延出するともに、Y1-Y2方向に直交するX1-X2方向に、所定の間隔を開けて繰り返し折り返す、一本の折り返しパターン1aで形成されている。ここで、ターン数や抵抗配線5のY1-Y2方向への延出長さは、必要とされる抵抗値に応じて、種々変更することができる。
薄膜抵抗体1は、図7に示す絶縁基板2の表面に形成されるものであり、絶縁基板2とともに回路基板9を構成するが、図面では、絶縁基板2を省略し、薄膜抵抗体1のみ図示した。なお、図4においても同様である。
図1に示すように、抵抗配線5のX1-X2方向の両端には、抵抗配線5の線幅よりも幅が広い幅広部1e、1fが、折り返しパターン1aと一体に形成されている。すなわち、幅広部1e、1fは、抵抗配線5の延出方向であるY1-Y2方向に対して直交するX1-X2方向に離れて配置されている。図1に示すように、第1の幅広部1eは、折り返しパターン1aの図示X1側の最外に位置する抵抗配線5aのY1側先端に設けられる。一方、図示X2側に位置する第2の幅広部1fは、折り返しパターン1aのX2側端部に抵抗値調整用の抵抗パターン4を介して設けられている。抵抗パターン4は、折り返しパターン1a及び幅広部1fと一体に形成される。抵抗パターン4の形状や形成場所は、任意に変更可能である。抵抗パターン4をトリミングすることで抵抗調整を行うことができる。
図1に示すように、第1の幅広部1eの表面には、第1の電極3aが形成されており、第2の幅広部1fの表面には、第2の電極3bが形成されている。これにより、電極3a、3bは、抵抗配線5の延出方向であるY1-Y2方向に対して直交するX1-X2方向に離れて配置されている。限定するものではないが、各電極3a、3bは、各幅広部1e、1fよりも多少、小さい面積で形成されている。
抵抗配線5及び電極3a、3bは、いずれも、スパッタや蒸着法で抵抗膜及び電極膜を形成した後、フォトリソグラフィ技術を用いて、所定のパターン形状に形成することができる。
図1に示すように、抵抗配線5のY1-Y2方向への延出長さは、図示X2側から図示X1方向に向けて、段階的に短くなっている。この実施の形態では、図示X1側であって、図示Y1側にスペースが空くように、抵抗配線5の延出長さを短くしている。これにより、空いたスペースに第1の幅広部1e及び第1の電極3aを効率的に配置することができる。
図2は、図1に示す折り返しパターン1aの一部(特に、折り返し頂部付近)を示しているが、図2に示すように、折り返しパターン1aを構成する抵抗配線5の折り返し頂部5b間に、抵抗調整用の抵抗パターン16が一体的に接続されていてもよい。抵抗パターン16をトリミングすることで抵抗調整を行うことができる。この抵抗パターン16は、図1に示す折り返しパターン1aのうち、図示Y2側にて折り返される抵抗配線5の折り返し頂部5bや、図示Y1側にて折り返される抵抗配線5の折り返し頂部5bに設けることができる。ただし、図示Y1側では、抵抗パターン16を、抵抗配線5の延出長さが段階的に短く第1の電極3aに近い抵抗配線5に設けず、抵抗配線5の延出長さが長く第1の電極3aから離れた抵抗配線5の折り返し頂部5bに配置することが好ましい。これにより、トリミングによる抵抗調整を行いやすくなる。
本実施の形態では、図1に示すように、折り返しパターン1aの図示X1側の最外に位置する抵抗配線5aから第1の幅広部1eを介して連続するダミー配線6が形成されている。ダミー配線6は、抵抗配線5aの外側に折り返されている。
本実施の形態では、ダミー配線6を、高電位側の電極である第1の電極3a付近に形成することで、電位の低下を緩和し、電界強度を低減することが可能になる。
図1では、ダミー配線6を、最外に位置する抵抗配線5aの外側に折り返したが、内側に折り返してもよい。ただし、外側に折り返したほうが、ダミー配線6の形成スペースに余裕があり、ダミー配線6の形成を容易にでき、また、ダミー配線6を、抵抗配線5aと同等の長さで形成でき、電界強度をより効果的に低減することができる。なお、ダミー配線6を、抵抗配線5aの外側と内側の双方に設けてもよい。
また、ダミー配線6の線幅を限定するものではないが、この実施の形態では、ダミー配線6の線幅を、抵抗配線5aの線幅とほぼ同等としている。
<第2の実施の形態における薄膜抵抗体の概要>
次に、図4を用いて、第2の実施の形態における薄膜抵抗体のパターンについて説明する。
次に、図4を用いて、第2の実施の形態における薄膜抵抗体のパターンについて説明する。
図4に示す実施の形態では、ダミー配線7、8が、折り返しパターン1aを構成する抵抗配線5から分岐して形成されている。なお、ダミー配線7、8を、以下では、分岐型ダミー配線7、8と称することとする。
図4に示すように、分岐型ダミー配線7、8は、高電位電極である第1の電極3a付近に設けられており、本実施の形態では、第1の電極3aとX1-X2方向に対向する位置まで延出して形成されている。また、分岐型ダミー配線7、8は、いずれも、抵抗配線5の折り返し頂部5bからY1方向に分岐して形成される。また、抵抗配線5のY1-Y2方向への延出長さを、図示X1方向に向けて、段階的に短くしたことで、第1の電極3a付近には、スペースが生じている。したがって、このスペースを利用して、分岐型ダミー配線7、8を、抵抗配線5の折り返し頂部5bから分岐させ、且つ第1の電極3aとX1-X2方向に対向する位置まで延出形成することができる。これにより、分岐型ダミー配線7、8を無理なく且つ電界強度の低減効果を効果的に発揮できるように、形成することが可能である。
本実施の形態では、分岐型ダミー配線7、8を、高電位側の電極である第1の電極3a付近に形成することで、電位の低下を緩和し、電界強度を低減することが可能になる。
図4の実施の形態では、図1と同様に、折り返しパターン1aの最外に位置する抵抗配線5aの外側に、ダミー配線6を折り返し形成している。これにより、より効果的に、電位の低下を緩和でき、電界強度を低減することが可能になる。
ただし、図4において、ダミー配線6を設けず、分岐型ダミー配線7、8のみ設ける形態としてもよい。
また、図4に示す分岐型ダミー配線7、8は、抵抗配線5の折り返し頂部5bから、抵抗配線5とほぼ同じ線幅で分岐し、第1の電極3aとX1―X2方向で対向する部分では、線幅を広く形成しているが、分岐型ダミー配線7、8の線幅を限定するものではない。
また、ダミー配線を、複数本設けることが、より効果的に、電位の低下を緩和でき、電界強度を低減することが可能になり、好適である。
以下、図1及び図4に示す実施の形態の点線で囲った部分の電位分布及び電界強度分布を説明する。
<電位分布及び電界強度分布>
図3(a)は、図1に示す点線で囲った部分を拡大して示したものである。図3(a)には、折り返しパターン1aの最外に位置する抵抗配線5aと、抵抗配線5aの外側に間隔を開けて折り返されたダミー配線6とが、示されている。
図3(a)は、図1に示す点線で囲った部分を拡大して示したものである。図3(a)には、折り返しパターン1aの最外に位置する抵抗配線5aと、抵抗配線5aの外側に間隔を開けて折り返されたダミー配線6とが、示されている。
図3(b)は、電極3a、3b間に、1000Vの電圧を印加したときの電位分布を示す。なお、図3(b)の電位分布は、図3(a)に一点鎖線で示した電位測定箇所での分布図である。
図3(b)に示す実線は、ダミー配線6を備えた実施例の電位分布図であり、点線は、図8の比較例におけるダミー配線6なしの電位分布図である。図3(b)に示すように、比較例では、抵抗配線5aの両側で急激に電位が低下していることがわかった。一方、実施例では、ダミー配線6を設けたことで、ダミー配線6の形成位置での電位を上げることができ、比較例に比べて、抵抗配線5aの両側での電位低下を効果的に緩和できることがわかった。
図3(c)は、電界強度分布を示す。なお、図3(c)の電界強度分布は、図3(a)に一点鎖線で示した電界強度測定箇所での分布図である。図3(c)に示す実線は、ダミー配線6を備えた実施例の電界強度分布図であり、点線は、図8の比較例におけるダミー配線6なしの電界強度分布図である。
図3(c)に示すように、実施例では、比較例よりも電界強度を低減でき、このシミュレーション結果では、比較例に比べて電界強度を約39%、低減できることがわかった。
次に、図5(a)は、図4に示す点線で囲った部分を拡大して示したものである。図5(a)には、第1の電極3aと、抵抗配線5と、第1の電極3a及び抵抗配線5の間に位置する分岐型ダミー配線7、8とが、示されている。
図5(b)は、電極3a、3b間に、1000Vの電圧を印加したときの電位分布を示す。なお、図5(b)の電位分布は、図5(a)に一点鎖線で示した電位測定箇所での分布図である。
図5(b)に示す実線は、分岐型ダミー配線7、8を備えた実施例の電位分布図であり、点線は、図8の比較例における分岐型ダミー配線7、8なしの電位分布図である。図5(b)に示すように、比較例では、第1の電極3a付近で急激に電位が低下していることがわかった。一方、実施例では、分岐型ダミー配線7、8を設けたことで、分岐型ダミー配線7、8の形成位置での電位を上げることができ、比較例に比べて、第1の電極3a付近の電位低下を効果的に緩和できることがわかった。
図5(c)は、電界強度分布を示す。なお、図5(c)の電界強度分布は、図5(a)に一点鎖線で示した電界強度測定箇所での分布図である。図5(c)に示す実線は、分岐型ダミー配線7、8を備えた実施例の電界強度分布図であり、点線は、図8の比較例におけるダミー配線なしの電界強度分布図である。
図5(c)に示すように、実施例では、比較例よりも電界強度を低減でき、このシミュレーション結果では、比較例に比べて電界強度を約36%、低減できることがわかった。
<改善効果について>
次に、本実施例の改善効果について説明する。図6は、実施例と比較例の耐湿負荷寿命試験における評価時間とΔRとの関係を示すグラフである。実施例は、図4に示す薄膜抵抗体を用いて実験を行った。また、比較例は、図8に示す薄膜抵抗体を用いて実験を行った。
次に、本実施例の改善効果について説明する。図6は、実施例と比較例の耐湿負荷寿命試験における評価時間とΔRとの関係を示すグラフである。実施例は、図4に示す薄膜抵抗体を用いて実験を行った。また、比較例は、図8に示す薄膜抵抗体を用いて実験を行った。
実験では、印加電圧を1000Vにし、また、温度85℃、湿度85%の環境下で、抵抗値の経時変化を測定した。
図6に示すように、実施例のほうが比較例に比べて抵抗値変化を小さくできることがわかった。これは、実施例のほうが比較例に比べて、電界強度を低減することができ、腐食を抑制できるためである。このように、実施例では、抵抗値変化を小さくでき、長寿命化を促進できることがわかった。
実験によれば、比較例においてイオンマイグレーションは生じておらず、金属の腐食が問題であった。実験で使用した抵抗パターンは、抵抗配線が繰り返し折り返された折り返しパターンの両側に電極が配置された構造である。そして、抵抗配線は、Y1-Y2方向に延出するとともにY1-Y2方向に直交するX1-X2方向に間隔を開けて繰り返し折り返し、電極は、X1-X2方向の両側に離れて配置される。このようなパターン配置においては、電極間に高電圧が印加された際、高電位電極付近での電界強度の増大に伴い、金属の腐食が問題となる。そこで、本実施例では、電界強度の低減を図るためのダミー配線を、高電位電極付近に設けて、腐食の発生を抑制した。
本発明の薄膜抵抗体では、電界強度を低減でき、抵抗値の経時変化を小さくすることができる。本発明の薄膜抵抗体を有する回路基板を、チップ抵抗器や、抵抗ネットワーク等に適用することができる。
1 薄膜抵抗体
1a 折り返しパターン
1e、1f 幅広部
2 絶縁基板
3a、3b 電極
4、16 抵抗パターン
5、5a 抵抗配線
5b 折り返し頂部
6 ダミー配線
7、8 分岐型ダミー配線
9 回路基板
10 薄膜抵抗器
11 端子
12 ワイヤ
13 ダイパッド
14 保護膜
15 モールド樹脂
1a 折り返しパターン
1e、1f 幅広部
2 絶縁基板
3a、3b 電極
4、16 抵抗パターン
5、5a 抵抗配線
5b 折り返し頂部
6 ダミー配線
7、8 分岐型ダミー配線
9 回路基板
10 薄膜抵抗器
11 端子
12 ワイヤ
13 ダイパッド
14 保護膜
15 モールド樹脂
Claims (6)
- 絶縁基板と、前記絶縁基板の表面に配置された、薄膜抵抗体及び前記薄膜抵抗体の両側に電気的に接続された電極と、を有する回路基板であって、
前記薄膜抵抗体は、抵抗配線が繰り返し折り返されたパターンで形成されており、
電位の高い電極側に、電界強度を低減させるためのダミー配線が形成されていることを特徴とする回路基板。 - 前記ダミー配線は、前記抵抗配線の折り返しパターンに連続して形成されていることを特徴とする請求項1に記載の回路基板。
- 前記ダミー配線は、前記折り返しパターンの最外に位置する前記抵抗配線から外側に折り返して形成されていることを特徴とする請求項2に記載の回路基板。
- 前記ダミー配線は、前記抵抗配線から分岐して形成されていることを特徴とする請求項1に記載の回路基板。
- 前記ダミー配線は、前記抵抗配線の折り返し頂部から分岐して形成されていることを特徴とする請求項4に記載の回路基板。
- 前記ダミー配線は、複数本、設けられることを特徴とする請求項1から請求項5のいずれかに記載の回路基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020133049A JP2022029649A (ja) | 2020-08-05 | 2020-08-05 | 回路基板 |
US17/387,349 US11562837B2 (en) | 2020-08-05 | 2021-07-28 | Circuit substrate |
CN202110894488.7A CN114068813A (zh) | 2020-08-05 | 2021-08-05 | 电路基板 |
DE102021120375.9A DE102021120375A1 (de) | 2020-08-05 | 2021-08-05 | Schaltkreissubstrat |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020133049A JP2022029649A (ja) | 2020-08-05 | 2020-08-05 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022029649A true JP2022029649A (ja) | 2022-02-18 |
Family
ID=79686485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020133049A Pending JP2022029649A (ja) | 2020-08-05 | 2020-08-05 | 回路基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11562837B2 (ja) |
JP (1) | JP2022029649A (ja) |
CN (1) | CN114068813A (ja) |
DE (1) | DE102021120375A1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6732422B1 (en) * | 2002-01-04 | 2004-05-11 | Taiwan Semiconductor Manufacturing Company | Method of forming resistors |
WO2006011425A1 (ja) * | 2004-07-27 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | チップ抵抗器およびその製造方法 |
JP2008021726A (ja) * | 2006-07-11 | 2008-01-31 | Ricoh Co Ltd | トリミング回路及び半導体装置 |
JP2009130174A (ja) | 2007-11-26 | 2009-06-11 | Fujikura Ltd | 薄膜抵抗体及び抵抗体アレイ |
JP2017195225A (ja) * | 2016-04-18 | 2017-10-26 | ローム株式会社 | チップ抵抗器 |
JP6821384B2 (ja) * | 2016-10-17 | 2021-01-27 | Koa株式会社 | 白金温度センサ素子 |
US10162931B2 (en) * | 2017-03-28 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming serpentine resistor |
-
2020
- 2020-08-05 JP JP2020133049A patent/JP2022029649A/ja active Pending
-
2021
- 2021-07-28 US US17/387,349 patent/US11562837B2/en active Active
- 2021-08-05 CN CN202110894488.7A patent/CN114068813A/zh active Pending
- 2021-08-05 DE DE102021120375.9A patent/DE102021120375A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102021120375A1 (de) | 2022-02-10 |
US20220044849A1 (en) | 2022-02-10 |
CN114068813A (zh) | 2022-02-18 |
US11562837B2 (en) | 2023-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7675733B2 (en) | Multilayer capacitor | |
US9754705B2 (en) | Resistor, method of manufacturing the same, and board having the same | |
JP2008529261A (ja) | 長方形または正方形の断面を有する導体を有するワイヤ・プリント回路基板またはカード | |
JP2008091809A (ja) | 半導体モジュール | |
US7974071B2 (en) | Multilayer capacitor | |
JP6364383B2 (ja) | 配線基板、およびサーマルヘッド | |
US7428135B2 (en) | Multilayer capacitor | |
JP2022029649A (ja) | 回路基板 | |
CN109923630A (zh) | 电容器 | |
CN107710886B (zh) | 配线基板、热敏头和配线基板的制造方法 | |
JP4203499B2 (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
US9668348B2 (en) | Multi-terminal electronic component, method of manufacturing the same, and board having the same | |
CN107976143B (zh) | 应变仪 | |
JP2007036012A (ja) | 大電力用チップ抵抗器 | |
JP6763008B2 (ja) | 配線基板の製造方法、およびサーマルヘッドの製造方法 | |
JP2009135149A (ja) | 半導体集積回路 | |
JP5741416B2 (ja) | 電子部品の実装構造 | |
JP2018006376A (ja) | 表面実装形薄膜抵抗ネットワーク | |
WO2020170750A1 (ja) | 抵抗器 | |
JP4738182B2 (ja) | 薄膜コンデンサ | |
US9824798B2 (en) | Resistor element and method of manufacturing the same | |
JP2014220491A (ja) | 薄膜抵抗体群およびそれを内蔵した多層配線基板 | |
JP7397888B2 (ja) | 回路基板及びプローブカード | |
JP2015103563A (ja) | 電子部品 | |
US11830641B2 (en) | Chip resistor component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230609 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20231026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |