JP2017195225A - チップ抵抗器 - Google Patents

Abstract

【課題】複数の抵抗回路を備えたチップ抵抗器を提供する。複数の抵抗回路の抵抗値の変動を抑制でき、優れた信頼性を有するチップ抵抗器を提供する。【解決手段】チップ抵抗器１は、基板２を含む。基板２の上面には、第１抵抗回路７と第２抵抗回路８とが電気的に分離して配置されている。基板２の上面には、共通内部電極膜１０、第１内部電極膜１１および第２内部電極膜１２が配置されている。第１抵抗回路７は、共通内部電極膜１０および第１内部電極膜１１に電気的に接続されており、第２抵抗回路８は、共通内部電極膜１０および第２内部電極膜１２に電気的に接続されている。この構成において、基板２の上面における第１抵抗回路７と第２抵抗回路８との間の領域には、第１抵抗回路７と第２抵抗回路８との間に生じる電磁相互作用を吸収するダミー抵抗回路１５が電気的に浮遊状態となるように配置されている。【選択図】図３

Description

本発明は、複数の抵抗回路を備えたチップ抵抗器に関する。

特許文献１には、基板と、基板上に形成された抵抗体層（抵抗回路）と、抵抗体層に電気的に接続された一対の端子部とを備えたチップ抵抗器が開示されている。

特開２００３−２４９４０３号公報

基板の上面に一つの抵抗回路を備えるチップ抵抗器を実装基板に複数実装する場合について考える。この場合、安全性や絶縁性の確保の観点から、複数のチップ抵抗器を所定の距離だけ離して実装する必要があり、実装基板に対するチップ抵抗器の実装面積が増大するという課題がある。
この課題に対して、本願発明者らは、一つの基板の上面に複数の抵抗回路が作り込まれた複合型のチップ抵抗器を検討している。この構成によれば、製造工程時に使用するマスクのレイアウトに応じたルールで複数の抵抗回路を一つの基板の上面に作り込むことができるから、実装基板の実装ルールの制限を受けずに複数の抵抗回路の微細化および近接化を図ることが可能となる。これにより、実装基板に対する実装面積を縮小できるチップ抵抗器を提供できる。

しかしながら、一つの基板の上面に複数の抵抗回路が作り込まれたチップ抵抗器では、互いに近接する一方側の抵抗回路と他方側の抵抗回路とが、電気的および／または磁気的に影響し合い、電気的および／または磁気的な相互作用（以下、「電磁相互作用」という。）が生じる虞がある。電磁相互作用が生じると、各抵抗回路の抵抗値が変動するという課題があり、解決されることが望まれている。

そこで、本発明は、複数の抵抗回路を備えたチップ抵抗器を提供することを一つの目的とする。また、本発明は、複数の抵抗回路の抵抗値の変動を抑制でき、優れた信頼性を有するチップ抵抗器を提供することを他の目的とする。

本発明のチップ抵抗器は、基板と、前記基板の上面に配置された第１抵抗回路と、前記基板の上面に、前記第１抵抗回路とは電気的に分離して配置された第２抵抗回路と、前記基板の上面に配置され、前記第１抵抗回路および前記第２抵抗回路に電気的に接続された共通内部電極膜と、前記基板の上面に配置され、前記第１抵抗回路に電気的に接続された第１内部電極と、前記基板の上面に配置され、前記第２抵抗回路に電気的に接続された第２内部電極と、前記基板の上面における前記第１抵抗回路と前記第２抵抗回路との間の領域に電気的に浮遊状態となるように配置され、前記第１抵抗回路と前記第２抵抗回路との間に生じる電磁相互作用を吸収するダミー抵抗回路とを含む。

本発明のチップ抵抗器によれば、共通の基板の上面に第１抵抗回路と第２抵抗回路とが配置された複合型のチップ抵抗器を提供できる。複合型のチップ抵抗器とすることにより、実装基板に対する実装面積を効果的に縮小できる。また、本発明のチップ抵抗器では、基板の上面における第１抵抗回路と第２抵抗回路との間の領域にダミー抵抗回路が電気的に浮遊状態となるように配置されている。このダミー抵抗回路により、第１抵抗回路と第２抵抗回路との間に生じる電磁相互作用を吸収できる。これにより、第１抵抗回路の抵抗値および第２抵抗回路の抵抗値が変動するのを抑制できるから、優れた信頼性を有するチップ抵抗器を提供できる。

図１は、本発明の第１実施形態に係るチップ抵抗器の一部切欠き斜視図である。 図２は、図１に示されるII-II線に沿う縦断面図である。 図３は、図２に示されるIII-III線に沿う横断面図であって、チップ抵抗器の内部構造を図解的に示す図である。 図４（ａ）は、図３に示される破線IVaに囲まれた領域の拡大平面図である。図４（ｂ）は、図４（ａ）に示されるIVb-IVb線に沿う縦断面図である。 図５は、図４（ａ）に示されるダミー抵抗回路の電気的構造を示す電気回路図である。 図６は、図３に示される破線VIに囲まれた領域の拡大平面図である。 図７（ａ）は、図６に示される破線VIIaに囲まれた領域の更なる拡大平面図である。図７（ｂ）は、図７（ａ）に示されるVIIb-VIIb線に沿う横断面図である。 図８は、図７（ａ）に示される抵抗体膜ラインおよび導体膜の電気的構造の一例を示す電気回路図である。 図９は、第１抵抗回路の電気的構造の一例を示す電気回路図である。 図１０は、第１抵抗回路の電気的構造の他の例を示す電気回路図である。 図１１は、第１抵抗回路の電気的構造のさらに他の例を示す電気回路図である。 図１２は、図１に示されるチップ抵抗器の等価回路図である。 図１３は、本発明の第２実施形態に係るチップ抵抗器の一部切欠き斜視図である。 図１４は、図１３に示されるXIV-XIV線に沿う横断面図であって、チップ抵抗器の内部構造を図解的に示す図である。 図１５は、図１３に示されるチップ抵抗器の等価回路図である。 図１６は、一変形例に係るチップ抵抗器の等価回路図である。 図１７は、他の変形例に係るチップ抵抗器の内部構造を図解的に示す図である。

以下では、本発明の複数の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るチップ抵抗器１の一部切欠き斜視図である。図２は、図１に示されるII-II線に沿う縦断面図である。図３は、図２に示されるIII-III線に沿う横断面図であって、チップ抵抗器１の内部構造を図解的に示す図である。

チップ抵抗器１は、いわゆる０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される微小なチップ部品の複数（本実施形態では２つ）が一体的に形成された複合型のチップ部品であり、複数（本実施形態では２つ）の抵抗回路が搭載された基板２を含む。
図１〜図３に示されるように、基板２は、平面視四角形状の上面３と、上面３の反対側に位置し、上面３と略同一形状の下面４と、上面３および下面４を接続する側壁５とを含む。基板２の上面３には、上面絶縁膜６が形成されている。上面絶縁膜６は、基板２の上面３に接するように当該基板２の上面３全域を被覆している。上面絶縁膜６は、ＳｉＯ_２膜やＳｉＮ膜であってもよい。

上面絶縁膜６上には、平面視において、基板２の互いに対向する一対の辺の対向方向に沿って、第１抵抗回路７と第２抵抗回路８とが電気的に分離(絶縁)されるように並んで配置されている。第１抵抗回路７と第２抵抗回路８とは、所定幅Ｄの境界領域９を挟んで左右対称に配置されている。
第１抵抗回路７および第２抵抗回路８の並び方向（以下、単に「縦方向」という。）に沿う基板２の縦辺２ａの長さＷ_１は、たとえば０．３２ｍｍ以上０．６４ｍｍ以下である。縦方向に直交する方向（以下、単に「横方向」という。）に沿う基板２の横辺２ｂの長さＷ_２は、たとえば０．３ｍｍ以上０．６ｍｍ以下である。境界領域９の横方向の幅Ｄは、たとえば０．０２ｍｍ以上０．０４ｍｍ以下である。

図２および図３に示されるように、上面絶縁膜６上には、さらに、第１抵抗回路７および第２抵抗回路８に共通に電気的に接続される共通内部電極膜１０と、第１抵抗回路７に電気的に接続される第１内部電極膜１１と、第２抵抗回路８に電気的に接続される第２内部電極膜１２とが配置されている。
共通内部電極膜１０は、基板２の一方側の縦辺２ａ（図３において左側の縦辺２ａ）に沿って配置されており、長方形状に形成されている。より具体的には、共通内部電極膜１０は、基板２の一方側の縦辺２ａと第１抵抗回路７との間の領域から、境界領域９を横切って当該基板２の一方側の縦辺２ａと第２抵抗回路８との間の領域に延びるように形成されている。共通内部電極膜１０は、本実施形態では、横方向において、第１抵抗回路７の全域および第２抵抗回路８の全域に対向している。

第１内部電極膜１１は、第１抵抗回路７に対して共通内部電極膜１０とは反対側に配置されている。より具体的には、第１内部電極膜１１は、長方形状に形成されており、基板２の他方側の縦辺２ａ（図３において右側の縦辺２ａ）、第１抵抗回路７、基板２の一方側の横辺２ｂ（図３において上側の横辺２ｂ）および境界領域９によって区画された領域に配置されている。第１内部電極膜１１は、第２抵抗回路８から電気的に分離（絶縁）されている。

第２内部電極膜１２は、第２抵抗回路８に対して共通内部電極膜１０とは反対側に配置されている。より具体的には、第２内部電極膜１２は、長方形状に形成されており、基板２の他方側の縦辺２ａ（図３において右側の縦辺２ａ）、第２抵抗回路８、基板２の他方側の横辺２ｂ（図３において下側の横辺２ｂ）および境界領域９によって区画された領域に配置されている。第２内部電極膜１２は、第１抵抗回路７から電気的に分離（絶縁）されている。

図３に示されるように、本実施形態に係るチップ抵抗器１は、第１抵抗回路７と第２抵抗回路８との間の領域に、電気的に浮遊状態とされたダミー抵抗回路１５が配置されていることを一つの特徴としている。つまり、ダミー抵抗回路１５は、第１抵抗回路７、第２抵抗回路８、共通内部電極膜１０、第１内部電極膜１１および第２内部電極膜１２のいずれからも電気的に絶縁されている。

ここで、チップ抵抗器１において、ダミー抵抗回路１５が存在しない場合について考える。この場合、互いに近接する第１抵抗回路７と第２抵抗回路８とが電気的および／または磁気的に影響し合い、電気的および／または磁気的な相互作用（以下、「電磁相互作用」という。）が生じる虞がある。この電磁相互作用には、たとえば第１抵抗回路７および／または第２抵抗回路８から生じる電界および／または磁界が含まれる。電磁相互作用が生じると、第１抵抗回路７の抵抗値と第２抵抗回路８の抵抗値とが変動する虞がある。

そこで、本実施形態では、第１抵抗回路７と第２抵抗回路８との間に設定された境界領域９にダミー抵抗回路１５を配置することによって、第１抵抗回路７と第２抵抗回路８との間に生じる電磁相互作用を当該ダミー抵抗回路１５により吸収しまたは遮蔽している。これにより、第１抵抗回路７の抵抗値および第２抵抗回路８の抵抗値が変動するのを抑制できるから、チップ抵抗器１の信頼性を高めることが可能となる。

ダミー抵抗回路１５は、後述する第１抵抗回路７および第２抵抗回路８と同一のマスクを用いてパターニングされることによって形成されたものであり、電気的に浮遊状態とされている点を除いては、第１抵抗回路７および第２抵抗回路８と略同様の構成を有している。以下、図４および図５を参照して、ダミー抵抗回路１５の構成について具体的に説明する。

図４（ａ）は、図３に示される破線IVaに囲まれた領域の拡大平面図である。図４（ｂ）は、図４（ａ）に示されるIVb-IVb線に沿う縦断面図である。図５は、図４（ａ）に示されるダミー抵抗回路１５の電気的構造を示す電気回路図である。
図４（ａ）に示されるように、本実施形態では、複数のダミー抵抗回路１５は、境界領域９において同一の方向（横方向）に延びる直線状に形成されており、縦方向に沿って間隔を空けて配置されている。複数のダミー抵抗回路１５は、縦方向に等間隔に配置されている。これら複数のダミー抵抗回路１５によってダミー抵抗回路群１６が形成されている。縦方向に隣り合うダミー抵抗回路１５間において、隣り合うダミー抵抗回路１５を接続するように縦方向に延びる直線状のダミー抵抗回路１５が形成されていてもよい。つまり、ダミー抵抗回路群１６は、横方向に延びる直線状のダミー抵抗回路１５と、縦方向に延びる直線状のダミー抵抗回路１５とを含んでいてもよい。

複数のダミー抵抗回路１５は、境界領域９内において対称に配置されている。つまり、第１抵抗回路７に対する複数のダミー抵抗回路１５の配置および形状と、第２抵抗回路８に対する複数のダミー抵抗回路１５の配置および形状とが略同一とされている。
境界領域９を分割線Ｌ（図４（ａ）の二点鎖線参照）により縦方向に２等分することにより、第１抵抗回路７側の第１領域９ａと第２抵抗回路８側の第２領域９ｂとが設定された場合について考える。この場合、第１領域９ａおよび第２領域９ｂには、ダミー抵抗回路１５が同数個ずつ配置されている。本実施形態では、第１領域９ａに７個のダミー抵抗回路１５が等間隔に配置されており、第２領域９ｂに７個のダミー抵抗回路１５が等間隔に配置されている。

このように、境界領域９内において複数のダミー抵抗回路１５が対称に配置された構成とすることによって、第１抵抗回路７と第２抵抗回路８との間に生じる電磁相互作用をムラなく吸収または遮蔽できる。また、複数のダミー抵抗回路１５の構成を、第１抵抗回路７および第２抵抗回路８と略同様の構成とすることも、電磁相互作用を吸収または遮蔽する上で効果的である。むろん、分割線Ｌと重なるように当該分割線Ｌに沿って１つのダミー抵抗回路１５が形成された構成において、第１領域９ａおよび第２領域９ｂにダミー抵抗回路１５が同数個ずつ配置されていてもよい。

図４（ｂ）に示されるように、各ダミー抵抗回路１５は、基板２上に形成されたダミー抵抗膜ライン２１と、ダミー抵抗膜ライン２１上に間隔を空けて形成された複数のダミー導体膜２２とを含む。ダミー抵抗膜ライン２１は、ダミー抵抗回路１５の本体であり、横方向に延びる直線状に形成されている。複数のダミー導体膜２２は、一定の間隔を空けてダミー抵抗膜ライン２１上に配置されている。複数のダミー導体膜２２は、ダミー抵抗膜ライン２１の抵抗率ρ_１よりも小さい抵抗率ρ_２（ρ_２＜ρ_１）を有している。

ダミー抵抗膜ライン２１は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成されていてもよい。複数のダミー導体膜２２は、Ａｌ、ＣｕまたはＡｌＣｕにより形成されていてもよい。ダミー抵抗膜ライン２１の厚さは、たとえば１０００Å以上５０００Å以下（本実施形態では２０００Å程度）である。導体膜３２の厚さは、ダミー抵抗膜ライン２１の厚さよりも大きく、たとえば５０００Å以上１００００Å以下（本実施形態では８０００Å程度）である。

図４（ｂ）および図５に示されるように、互いに隣り合うダミー導体膜２２の間から露出するダミー抵抗膜ライン２１の露出部が１個のダミー抵抗体２３を形成している。ダミー抵抗膜ライン２１におけるダミー導体膜２２が配置された部分は、ダミー導体膜２２により短絡されているのでダミー抵抗体２３として機能しない。複数のダミー導体膜２２は、ダミー抵抗膜ライン２１の露出部が全て等しい形状および面積となるようにダミー抵抗膜ライン２１上に配置されている。このようにして、互いに等しい抵抗値ｒ_Ｄを有する複数のダミー抵抗体２３が、基板上に縦方向および横方向に沿って間隔を空けて行列状に配列されている。

第１抵抗回路７とダミー抵抗回路群１６との間の距離、および、第２抵抗回路８とダミー抵抗回路群１６との間の距離について補足する。第１抵抗回路７とダミー抵抗回路群１６との間の距離、および、第２抵抗回路８とダミー抵抗回路群１６との間の距離は、対称性の観点から等しい値に設定されることが好ましい。第１抵抗回路７とダミー抵抗回路群１６との間の距離、および、第２抵抗回路８とダミー抵抗回路群１６との間の距離は、複数のダミー抵抗回路１５間に設定された距離と同一であってもよいし、複数のダミー抵抗回路１５間に設定された距離よりも大きくてもよい。

次に、第１抵抗回路７および第２抵抗回路８の具体的な構成について説明する。第１抵抗回路７と第２抵抗回路８とは、境界領域９を挟んで対称に形成されている点を除いて略同一の構成を有しているので、以下では、第１抵抗回路７側の構成を例に取って説明し、第２抵抗回路８側の構成については説明を省略する。
図６は、図３に示される破線VIに囲まれた領域の拡大平面図である。図７（ａ）は、図６に示される破線VIIaに囲まれた領域の更なる拡大平面図である。図７（ｂ）は、図７（ａ）に示されるVIIb-VIIb線に沿う横断面図である。図８は、図７（ａ）に示される抵抗膜ライン３１および導体膜３２の電気的構造の一例を示す電気回路図である。

図６、図７（ａ）および図７（ｂ）に示されるように、第１抵抗回路７は、共通内部電極膜１０と第１内部電極膜１１との間の領域に、それらに電気的に接続されるように配置されている。第１抵抗回路７は、上面絶縁膜６上に形成された複数の抵抗膜ライン３１と、抵抗膜ライン３１上に積層された複数の導体膜３２とを含む。
抵抗膜ライン３１は、横方向に延びる直線状のパターンと、縦方向に延びる直線状のパターンとが選択的に組み合わされたパターンを有しており、主として葛折り状のパターンとされている。抵抗膜ライン３１は、横方向に延びる直線状パターンのみによって形成されていてもよい。複数の導体膜３２は、抵抗膜ライン３１上に、一定の間隔を空けて配置されている。抵抗膜ライン３１は、前述のダミー抵抗膜ライン２１と同一材料および同一厚さで形成されている。また、複数の導体膜３２は、前述のダミー導体膜２２と同一材料および同一厚さで形成されている。

図７（ｂ）、図８（ａ）および図８（ｂ）に示されるように、互いに隣り合う導体膜３２の間から露出する抵抗膜ライン３１の露出部が１個の抵抗体３３を形成している。抵抗膜ライン３１における導体膜３２が配置された部分は、導体膜３２により短絡されているので抵抗体３３として機能しない。複数の導体膜３２は、抵抗膜ライン３１の露出部が全て等しい形状および面積となるように抵抗膜ライン３１上に配置されている。したがって、複数の抵抗体３３は、等しい抵抗値ｒを有する単位抵抗として形成されている。抵抗体３３の抵抗値ｒは、前述のダミー抵抗体２３の抵抗値ｒ_Ｄと略等しい値（ｒ＝ｒ_Ｄ）に設定されていてもよい。

抵抗膜ライン３１には、このような抵抗体３３が複数形成されている。より具体的には、複数の抵抗体３３は、上面絶縁膜６上において、横方向および縦方向に沿って間隔を空けて行列状に配列されている。本実施形態では、複数の抵抗体３３は、横方向に沿って配列された８個の抵抗体３３と、縦方向に沿って配列された４４個の抵抗体３３とを含む。したがって、第１抵抗回路７においては、合計３５２個の抵抗体３３が形成されている。

各抵抗膜ライン３１上には、１個〜６４個の抵抗体３３を直列接続させた直列抵抗群が形成されている。各抵抗膜ライン３１の抵抗値は、当該抵抗膜ライン３１上に形成された複数の抵抗体３３の合成抵抗により定まる。つまり、各抵抗膜ライン３１は、複数種類の抵抗値を有する抵抗単位体として設けられている。複数の抵抗膜ライン３１の合成抵抗により、第１抵抗回路７の抵抗値が定まる。

第１抵抗回路７は、さらに、接続用導体膜３４とヒューズ部３５とを含む。接続用導体膜３４は、共通内部電極膜１０と複数の抵抗膜ライン３１との間の領域に選択的に設けられており、複数の抵抗膜ライン３１を共通内部電極膜１０に電気的に接続し、または、複数の抵抗膜ライン３１同士を電気的に接続している。ヒューズ部３５は、接続用導体膜３４と複数の抵抗膜ライン３１との間の領域に選択的に設けられている。

ヒューズ部３５は、横方向に延びる直線状に形成されている。ヒューズ部３５は、切断されることにより、複数の抵抗膜ライン３１を、共通内部電極膜１０および第１内部電極膜１１に電気的に接続し、または共通内部電極膜１０および第１内部電極膜１１から電気的に分離するように構成されている。ヒューズ部３５は、たとえばレーザ照射によって切断（溶断）される。

接続用導体膜３４およびヒューズ部３５は、いずれも、前述の抵抗膜ライン３１を利用して形成されたパターン上に前述の導体膜３２を利用して形成されたパターンが積層された積層構造を有している。接続用導体膜３４の一部およびヒューズ部３５の一部は、互いに一体的に連なっていると共に、抵抗膜ライン３１および導体膜３２と一体的に連なっている。なお、接続用導体膜３４およびヒューズ部３５は、いずれも、前述の抵抗膜ライン３１を利用して形成された単層構造を有していてもよいし、前述の導体膜３２を利用して形成された単層構造を有していてもよい。

図７（ａ）に示される部分は、電気的には図８（ｃ）に示す電気回路図で表される。図８（ｃ）を参照して、ヒューズ部３５が接続されている場合、抵抗体３３（抵抗膜ライン３１）は、導体膜３２および接続用導体膜３４により短絡されている。たとえば、共通内部電極膜１０および第１内部電極膜１１に電圧が印加されると、接続用導体膜３４を流れる電流は、抵抗膜ライン３１および抵抗体３３を迂回して、接続用導体膜３４および導体膜３２を流れる。つまり、ヒューズ部３５が接続用導体膜３４に接続されている場合、抵抗体３３は、共通内部電極膜１０および第１内部電極膜１１から電気的に分離されるので、抵抗値は増加しない。

一方、ヒューズ部３５が切断された場合、共通内部電極膜１０および第１内部電極膜１１に電圧が印加されると、抵抗体３３（抵抗膜ライン３１）に電流が流れ込む電流経路が形成される。つまり、ヒューズ部３５が切断された場合、抵抗体３３が、共通内部電極膜１０および第１内部電極膜１１に電気的に接続されるので、抵抗値が増加する。
次に、図９〜図１１を順に参照して、第１抵抗回路７の電気的構造について説明する。なお、図９〜図１１に示される各電気的構造は、第２抵抗回路８にも適用されるものである。図９は、第１抵抗回路７の電気的構造の一例を示す電気回路図である。

図９に示されるように、第１抵抗回路７は、共通内部電極膜１０および第１内部電極膜１１に電気的に接続されている。第１抵抗回路７は、基準抵抗要素Ｒ_ｅ８と、抵抗要素Ｒ_ｅ６４、２つの抵抗要素Ｒ_ｅ３２、抵抗要素Ｒ_ｅ１６、抵抗要素Ｒ_ｅ８、抵抗要素Ｒ_ｅ４、抵抗要素Ｒ_ｅ２、抵抗要素Ｒ_ｅ１、抵抗要素Ｒ_ｅ／２、抵抗要素Ｒ_ｅ／４、抵抗要素Ｒ_ｅ／８、抵抗要素Ｒ_ｅ／１６、抵抗要素Ｒ_ｅ／３２とが直列接続された構成を有している。なお、「抵抗要素Ｒ_ｅ」とは、一つの抵抗膜ライン３１によって形成される抵抗成分を表している（以下、図１０および図１１において同じ。）。

基準抵抗要素Ｒ_ｅ８および抵抗要素Ｒ_ｅ６４〜Ｒ_ｅ２は、それぞれ自身の末尾の数（Ｒ_ｅ６４の場合には「６４」）と同数の直列接続された抵抗体３３を含む。たとえば、抵抗要素Ｒ_ｅ６４は、直列接続された６４個の抵抗体３３を含む。抵抗要素Ｒ_ｅ／２〜Ｒ_ｅ／３２は、それぞれ自身の末尾の数（Ｒ_ｅ／３２の場合には「３２」）と同数の並列接続された抵抗体３３を含む。たとえば、抵抗要素Ｒ_ｅ／３２は、並列接続された３２個の抵抗体３３を含む。基準抵抗要素Ｒ_ｅ８以外の抵抗要素Ｒ_ｅ６４〜抵抗要素Ｒ_ｅ／３２のそれぞれには、ヒューズ部３５が並列接続されている。

全てのヒューズ部３５が切断されていない状態では、基準抵抗要素Ｒ_ｅ８以外の抵抗要素Ｒ_ｅ６４〜抵抗要素Ｒ_ｅ／３２がヒューズ部３５により短絡されている。したがって、電流は、基準抵抗要素Ｒ_ｅ８を通過した後、抵抗要素Ｒ_ｅ６４〜抵抗要素Ｒ_ｅ／３２を迂回するようにヒューズ部３５に流れ込む。この場合、第１抵抗回路７は、基準抵抗要素Ｒ_ｅ８のみを含むと見なせる。基準抵抗要素Ｒ_ｅ８では、８個の抵抗体３３が直列接続されているので、たとえば、１個の抵抗体３３の抵抗値ｒを８Ωとすれば、抵抗体３３の数（＝８個）と抵抗値（＝８Ω）との積（＝８個×８Ω）により６４Ωの合成抵抗値を得ることができる。

ヒューズ部３５が切断されると、当該切断されたヒューズ部３５に対応する抵抗要素Ｒ_ｅは、共通内部電極膜１０および第１内部電極膜１１に電気的に接続される。したがって、ヒューズ部３５を選択的に切断することにより、第１抵抗回路７全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調節できる。これにより、所望の抵抗値（合成抵抗）を得ることができる。たとえば、抵抗体３３の抵抗値ｒの調整によって、たとえば１Ω以上１０ＭΩ以下という広範な抵抗値を有する第１抵抗回路７を実現することもできる。

図１０は、第１抵抗回路７の電気的構造の他の例を示す電気回路図である。
図１０に示されるように、第１抵抗回路７は、基準抵抗要素Ｒ_ｅ／１６と、１２種類の抵抗要素Ｒ_ｅ／１６、Ｒ_ｅ／８、Ｒ_ｅ／４、Ｒ_ｅ／２、Ｒ_ｅ１、Ｒ_ｅ２、Ｒ_ｅ４、Ｒ_ｅ８、Ｒ_ｅ１６、Ｒ_ｅ３２、Ｒ_ｅ６４、Ｒ_ｅ１２８の並列回路との直列回路を含む。基準抵抗要素Ｒ_ｅ／１６以外の１２種類の抵抗要素Ｒ_ｅ／１６〜Ｒ_ｅ１２８には、それぞれ、ヒューズ部３５が直列に接続されている。

このような構成によっても、ヒューズ部３５を選択的に切断することにより、第１抵抗回路７の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調節できる。これにより、所望の抵抗値（合成抵抗）を得ることができる。また、抵抗体３３の抵抗値ｒの調整によって、たとえば１Ω以上１０ＭΩ以下という広範な抵抗値を有する第１抵抗回路７を実現することもできる。

図１１は、第１抵抗回路７の電気的構造のさらに他の例を示す電気回路図である。
図１１に示されるように、第１抵抗回路７は、直列接続された複数の直列抵抗要素Ｒ_ｅ１２^ｎ（ｎ＝０，１，２・・・）と、並列接続された複数の並列抵抗要素Ｒ_ｅ２２^ｎ（ｎ＝０，１，２・・・）とを含む。直列抵抗要素Ｒ_ｅ１２^ｎおよび並列抵抗要素Ｒ_ｅ２２^ｎは、直列接続されている。直列抵抗要素Ｒ_ｅ１２^ｎには、図９の構成と同様、抵抗回路毎に、ヒューズ部３５が並列接続されている。並列抵抗要素Ｒ_ｅ２２^ｎには、図１０の構成と同様、抵抗回路毎に、ヒューズ部３５が直列接続されている。したがって、直列抵抗要素Ｒ_ｅ１２^ｎおよび並列抵抗要素Ｒ_ｅ２２^ｎのいずれにおいても、ヒューズ部３５の切断の有無により、合成抵抗値を変更および調節できる。

このような構成によっても、抵抗体３３の抵抗値ｒの調整によって、たとえば１Ω以上１０ＭΩ以下という広範な抵抗値を有する第１抵抗回路７を実現できる。たとえば、直列抵抗要素Ｒ_ｅ１２^ｎ側で高抵抗値（たとえば１ｋΩ以上の抵抗値）を容易に実現できると共に、並列抵抗要素Ｒ_ｅ２２^ｎ側で低抵抗値（たとえば１ｋΩ未満の抵抗値）を容易に実現できる。

図２を再度参照して、共通内部電極膜１０、第１内部電極膜１１および第２内部電極膜１２は、いずれも、上面絶縁膜６上に形成された第１導電体膜４１と、第１導電体膜４１上に形成された第２導電体膜４２とを含む積層構造を有している。第１導電体膜４１は、抵抗膜ライン３１と同一材料および同一厚さで形成されている。一方、第２導電体膜４２は、導体膜３２と同一材料および同一厚さで形成されている。

上面絶縁膜６上には、共通内部電極膜１０、第１内部電極膜１１および第２内部電極膜１２を被覆するように、絶縁層５０が形成されている。絶縁層５０は、上面絶縁膜６側からこの順に積層されたパッシベーション膜５１と樹脂膜５２とを含む。パッシベーション膜５１は、ＳｉＯ_２またはＳｉＮを含む。樹脂膜５２は、ポリイミドを含む。そして、基板２の側壁５には、その全域を被覆するように側壁絶縁膜５３が形成されている。

図２および図３に示されるように、絶縁層５０には、共通内部電極膜１０の一部の領域（本実施形態では、長手方向中央部の領域）を選択的に露出させる共通パッド開口５４と、第１内部電極膜１１を選択的に露出させる第１パッド開口５５と、第２内部電極膜１２を選択的に露出させる第２パッド開口５６とが形成されている。
共通パッド開口５４内には、外部接続される共通外部電極５７が配置されている。共通外部電極５７は、共通パッド開口５４内において共通内部電極膜１０に電気的に接続されている。これにより、共通外部電極５７は、共通内部電極膜１０を介して第１抵抗回路７および第２抵抗回路８に電気的に接続されている。共通外部電極５７は、絶縁層５０から突出するように形成されており、当該絶縁層５０を被覆する被覆部５７ａを有している。

第１パッド開口５５内には、外部接続される第１外部電極５８が配置されている。第１外部電極５８は、第１パッド開口５５内において第１内部電極膜１１に電気的に接続されている。これにより、第１外部電極５８は、第１内部電極膜１１を介して第１抵抗回路７に電気的に接続されている。第１外部電極５８は、絶縁層５０から突出するように形成されており、当該絶縁層５０を被覆する被覆部５８ａを有している。

第２パッド開口５６内には、外部接続される第２外部電極５９が配置されている。第２外部電極５９は、第２パッド開口５６内において第２内部電極膜１２に電気的に接続されている。これにより、第２外部電極５９は、第２内部電極膜１２を介して第１抵抗回路７に電気的に接続されている。第２外部電極５９は、絶縁層５０から突出するように形成されており、当該絶縁層５０を被覆する被覆部５９ａを有している。

共通外部電極５７、第１外部電極５８および第２外部電極５９は、いずれも基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。
図１および図３を再度参照して、チップ抵抗器１は、基板２の側壁５および絶縁層５０を切り欠いて形成された切欠部６０を有しており、その外観が非対称形状とされている。より具体的には、チップ抵抗器１は、共通外部電極５７（共通内部電極膜１０）が配置された側の基板２の一つの角部（本実施形態では、第２抵抗回路８側の角部）が面取りされた切欠部６０としての面取り部６１を有している。

図３に示されるように、共通内部電極膜１０には、面取り部６１に沿って傾斜するように形成された部分１０ａを含んでいてもよい。この面取り部６１により、共通外部電極５７の配置を外観形状から把握可能となるため、チップ抵抗器１の取り扱い性および利便性を向上させることが可能となる。
共通外部電極５７（共通内部電極膜１０）が配置された側の基板２の両方の角部（第１抵抗回路７側の角部および第２抵抗回路８側の角部）を面取りすることによって二つの面取り部６１を設けてもよい。また、共通外部電極５７（共通内部電極膜１０）が配置された側に代えて、第１外部電極５８および第２外部電極５９が配置された側の基板２の一つの角部または両方の角部に面取り部６１を設けてもよい。また、基板２の角部に形成される面取り部６１に代えて、平面視において基板２の縦辺２ａまたは横辺２ｂの途中部に基板２の内方領域側に向かう切欠部６０（たとえば凹部）を形成することによって、チップ抵抗器１の外観形状を非対称としてもよい。

第１抵抗回路７の抵抗値（合成抵抗の値）をＲ_１、第２抵抗回路８の抵抗値（合成抵抗の値）をＲ_２、各ダミー抵抗回路１５の抵抗値（合成抵抗の値）をＤＲと定義すると、チップ抵抗器１は、図１２に示す等価回路で表される。図１２は、図１に示されるチップ抵抗器１の等価回路図である。
図１２に示されるように、共通外部電極５７および第１外部電極５８に第１抵抗回路７が電気的に接続されていると共に、共通外部電極５７および第２外部電極５９に第２抵抗回路８が電気的に接続されている。ダミー抵抗回路１５は、共通外部電極５７、第１外部電極５８および第２外部電極５９のいずれにも電気的に接続されていない。共通外部電極５７は、たとえばグランド端子として使用される。

図９〜図１１において述べたように、第１抵抗回路７の抵抗値Ｒ_１および第２抵抗回路８の抵抗値Ｒ_２は、いずれも１Ω以上１０ＭΩ以下という広範な値を取り得る。第１抵抗回路７の抵抗値Ｒ_１および第２抵抗回路８の抵抗値Ｒ_２は、同一の値（Ｒ_１＝Ｒ_２）に設定されてもよいし、異なる値（Ｒ_１≠Ｒ_２）に設定されてもよい。
ここで、基板２の上面３に第１抵抗回路７のみを備える第１のチップ抵抗器と、基板２の上面３に第２抵抗回路８のみを備える第２のチップ抵抗器とを実装基板に実装する場合について考える。この場合、安全性や絶縁性の確保の観点から、第１のチップ抵抗器と第２のチップ抵抗器とを所定の距離だけ離して実装する必要がある。そのため、実装基板に対する第１のチップ抵抗器および第２のチップ抵抗器の実装に必要な面積（つまり、実装面積）が増大するという課題がある。

これに対して、本実施形態の構成によれば、共通の基板２の上面３に第１抵抗回路７および第２抵抗回路８が作り込まれた複合型のチップ抵抗器１を提供できる。このチップ抵抗器１によれば、製造工程時に使用するマスクのレイアウトに応じたルールで第１抵抗回路７および第２抵抗回路８を共通の基板２の上面３に作り込むことが可能となるから、実装基板の実装ルールの制限を受けずに第１抵抗回路７および第２抵抗回路８の微細化および近接化を図ることが可能となる。これにより、実装基板に対する実装面積を縮小できるチップ抵抗器１を提供できる。

また、本実施形態のチップ抵抗器１によれば、基板２の上面３における第１抵抗回路７と第２抵抗回路８との間の領域にダミー抵抗回路１５が電気的に浮遊状態となるように配置されている。このダミー抵抗回路１５によれば、第１抵抗回路７と第２抵抗回路８との間に生じる電磁相互作用を吸収または遮蔽できる。
特に、本実施形態では、境界領域９内において複数のダミー抵抗回路１５が対称に配置され、しかも、第１抵抗回路７および第２抵抗回路８と略同様の構成とされているので、第１抵抗回路７と第２抵抗回路８との間に生じる電磁相互作用をムラなく吸収または遮蔽できる。これにより、第１抵抗回路７の抵抗値および第２抵抗回路８の抵抗値が変動するのを抑制できる。その結果、優れた信頼性を有するチップ抵抗器１を提供できる。

また、本実施形態のチップ抵抗器１によれば、共通外部電極５７が共通内部電極膜１０を介して第１抵抗回路７および第２抵抗回路８に電気的に接続されている。また、これに加えて、共通外部電極５７が共通内部電極膜１０の長手方向中央部の領域を選択的に露出させる共通パッド開口５４内に配置されることによって配線間距離が短くされている。これにより、共通外部電極５７と第１抵抗回路７との間の配線インピーダンス（特性インピーダンス）および共通外部電極５７と第２抵抗回路８との間の配線インピーダンスを効果的に低減できる。これにより、ノイズの発生を良好に低減できるチップ抵抗器１を提供できる。

＜第２実施形態＞
図１３は、本発明の第２実施形態に係るチップ抵抗器７１の一部切欠き斜視図である。図１４は、図１３に示されるXIV-XIV線に沿う横断面図であってチップ抵抗器７１の内部構造を図解的に示す図である。図１３および図１４において、前述の第１実施形態で述べられた構成と同様の構成については同一の参照符号を付して説明を省略する。

第２実施形態に係るチップ抵抗器７１が前述の第１実施形態に係るチップ抵抗器１と異なる点は、いわゆる０６０３チップ、０４０２チップ、０３０１５チップ等と称される微小なチップ部品の複数（本実施形態では３つ）が一体的に形成された複合型のチップ部品であり、複数（本実施形態では３つ）の抵抗回路が搭載された基板７２を含む点である。
図１３および図１４に示されるように、基板７２は、平面視長方形状の上面７３と、上面７３の反対側に位置し、上面７３と略同一形状の下面７４と、上面７３および下面７４を接続する側壁７５とを含む。基板７２の上面７３には、前述の上面絶縁膜６が形成されている。以下では、基板７２の長手方向に沿う側壁７５を長手側壁７５ａといい、基板７２の短手方向に沿う側壁７５を短手側壁７５ｂという。

上面絶縁膜６上には、基板７２の長手方向に沿って、前述の第１抵抗回路７および第２抵抗回路８に加えて、第３抵抗回路７６がこの順に並んで配置されている。第２抵抗回路８と第３抵抗回路７６とは、前述の境界領域９（以下、「第１の境界領域９」という。）の幅Ｄ（＝０．０２ｍｍ以上０．０４ｍｍ以下）と同程度の幅Ｄに設定された第２の境界領域７７を挟んで左右対称に配置されている。なお、基板７２の長手方向の長さＷ３は、たとえば０．４５ｍｍ以上０．１ｍｍ以下である。基板７２の短手方向の長さＷ４は、たとえば０．３ｍｍ以上０．６ｍｍ以下である。

上面絶縁膜６上には、さらに、前述の共通内部電極膜１０、第１内部電極膜１１および第２内部電極膜１２に加えて、第３抵抗回路７６に電気的に接続される第３内部電極膜７８が配置されている。共通内部電極膜１０は、第１抵抗回路７および第２抵抗回路８に加えて、第３抵抗回路７６に電気的に接続されている。
共通内部電極膜１０は、基板７２の一方側の長手側壁７５ａ（図１４において下側の長手側壁７５ａ）に沿って配置されており、長方形状に形成されている。より具体的には、共通内部電極膜１０は、基板７２の一方側の長手側壁７５ａと第１抵抗回路７との間の領域から、第１の境界領域９および第２の境界領域７７を横切って当該基板７２の長手側壁７５ａと第３抵抗回路７６との間の領域に延びるように形成されている。共通内部電極膜１０は、本実施形態では、基板７２の短手方向において、第１抵抗回路７の全域、第２抵抗回路８の全域および第３抵抗回路７６の全域に対向している。

第１内部電極膜１１は、第１抵抗回路７に対して共通内部電極膜１０とは反対側に配置されている。より具体的には、第１内部電極膜１１は、長方形状に形成されており、基板７２の長手側壁７５ａ（図１４において上側の長手側壁７５ａ）、第１抵抗回路７、基板７２の短手側壁７５ｂ（図１４において左側の短手側壁７５ｂ）および第１の境界領域９によって区画された領域に配置されている。第１内部電極膜１１は、第２抵抗回路８および第３抵抗回路７６から電気的に分離（絶縁）されている。

第２内部電極膜１２は、第２抵抗回路８に対して共通内部電極膜１０とは反対側に配置されている。より具体的には、第２内部電極膜１２は、長方形状に形成されており、基板７２の長手側壁７５ａ（図１４において上側の長手側壁７５ａ）、第２抵抗回路８、第１の境界領域９および第２の境界領域７７によって区画された領域に配置されている。第２内部電極膜１２は、第１抵抗回路７および第３抵抗回路７６から電気的に分離（絶縁）されている。

第３内部電極膜７８は、第３抵抗回路７６に対して共通内部電極膜１０とは反対側に配置されている。より具体的には、第３内部電極膜７８は、長方形状に形成されており、基板７２の長手側壁７５ａ（図１４において上側の長手側壁７５ａ）、第３抵抗回路７６、第２の境界領域７７および基板７２の短手側壁７５ｂ（図１４において右側の短手側壁７５ｂ）によって区画された領域に配置されている。第３内部電極膜７８は、第１抵抗回路７および第２抵抗回路８から電気的に分離（絶縁）されている。

前述の絶縁層５０には、前述の共通パッド開口５４、第１パッド開口５５および第２パッド開口５６に加えて、第３内部電極膜７８を選択的に露出させる第３パッド開口７９が形成されている。第３パッド開口７９内には、外部接続される第３外部電極８０が配置されている。第３外部電極８０は、第３パッド開口７９内において第３内部電極膜７８に電気的に接続されている。

これにより、第３外部電極８０は、第３内部電極膜７８を介して第３抵抗回路７６に電気的に接続されている。第３外部電極８０は、絶縁層５０から突出するように形成されており、当該絶縁層５０を被覆する被覆部８０ａを有している。第３外部電極８０は、前述の共通外部電極５７、第１外部電極５８および第２外部電極５９と同一の導電材料により形成されている。

なお、第３抵抗回路７６は、図６〜図１１において説明した前述の第１抵抗回路７と同様の構成を有しているので、その具体的な構成の説明は省略する。なお、第２の境界領域７７には、ダミー抵抗回路８１（ダミー抵抗回路群８２）が形成されているが、その構成は、第１の境界領域９に形成された前述のダミー抵抗回路１５（ダミー抵抗回路群１６）と同様であるので、その具体的な構成の説明は省略する。以下では、第１の境界領域９に形成されたダミー抵抗回路１５を「第１のダミー抵抗回路１５」といい、第２の境界領域７７に形成されたダミー抵抗回路８１を「第２のダミー抵抗回路８１」という。

第１抵抗回路７の抵抗値（合成抵抗の値）をＲ_１、第２抵抗回路８の抵抗値（合成抵抗の値）をＲ_２、第３抵抗回路７６の抵抗値（合成抵抗の値）をＲ_３、各第１のダミー抵抗回路１５の抵抗値（合成抵抗の値）をＤＲ_１、各第２のダミー抵抗回路８１の抵抗値（合成抵抗の値）をＤＲ_２と定義すると、チップ抵抗器７１は、図１５に示す等価回路で表される。図１５は、図１３に示されるチップ抵抗器７１の等価回路図である。

図１５に示されるように、共通外部電極５７および第１外部電極５８に第１抵抗回路７が電気的に接続され、共通外部電極５７および第２外部電極５９に第２抵抗回路８が電気的に接続され、共通外部電極５７および第３外部電極８０に第３抵抗回路７６が電気的に接続されている。第１のダミー抵抗回路１５は、第１抵抗回路７と第２抵抗回路８との間の領域に配置されており、共通外部電極５７、第１外部電極５８、第２外部電極５９および第３外部電極８０のいずれにも電気的に接続されていない。第２のダミー抵抗回路８１は、第２抵抗回路８と第３抵抗回路７６との間の領域に配置されており、共通外部電極５７、第１外部電極５８、第２外部電極５９および第３外部電極８０のいずれにも電気的に接続されていない。

このように、第１抵抗回路７および第２抵抗回路８に加えて、第３抵抗回路７６が設けられたチップ抵抗器７１によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
以上、本発明の実施形態について説明したが、本発明の実施形態はさらに他の形態で実施することもできる。

たとえば、前述の各実施形態の構成をさらに拡張して、図１６に示される電気回路図で表される複合型のチップ抵抗器９１が採用されてもよい。図１６は、変形例に係るチップ抵抗器９１の等価回路図である。
図１６に示されるように、チップ抵抗器９１は、一つの共通外部電極５７に対して、ｎ個（ｎは２以上の自然数）の外部電極Ｅ_１、Ｅ_２、・・・Ｅ_ｎを含む。共通外部電極５７と各外部電極Ｅ_１、Ｅ_２、・・・Ｅ_ｎとの間には、抵抗回路Ｒ_ｃ１、Ｒ_ｃ２、・・・Ｒ_ｃｎが一つずつ設けられている。そして、抵抗回路Ｒ_ｃ１と抵抗回路Ｒ_ｃ２との間の領域、抵抗回路Ｒ_ｃ２と抵抗回路Ｒ_ｃ３との間の領域、・・・抵抗回路Ｒ_{ｃ（ｎ−１）}と抵抗回路Ｒ_ｃｎとの間の領域には、ダミー抵抗回路ＤＲ_ｃ１、ＤＲ_ｃ２、・・・ＤＲ_{ｃ（ｎ−１）}がそれぞれ配置されている。なお、抵抗回路Ｒ_ｃ１と抵抗回路Ｒ_ｃ２との間の領域、抵抗回路Ｒ_ｃ２と抵抗回路Ｒ_ｃ３との間の領域、・・・抵抗回路Ｒ_{ｃ（ｎ−１）}と抵抗回路Ｒ_ｃｎとの間の領域のいずれかに、ダミー抵抗回路ＤＲ_ｃ１、ＤＲ_ｃ２、・・・ＤＲ_{ｃ（ｎ−１）}が存在しない領域が設定されていてもよい。

図１６において、ｎが「２」である場合、前述の第１実施形態に係るチップ抵抗器１を得ることができる。また、ｎが「３」である場合、前述の第２実施形態に係るチップ抵抗器７１を得ることができる。ｎが「４」の場合には、２つのチップ抵抗器１が所定の態様で一体化（１チップ化）された構成のチップ抵抗器を得ることができる。また、ｎが「５」の場合には、チップ抵抗器１とチップ抵抗器７１とが所定の態様で一体化（１チップ化）された構成のチップ抵抗器を得ることができる。また、ｎが「６」の場合には、２つのチップ抵抗器７１が所定の態様で一体化（１チップ化）された構成のチップ抵抗器を得ることができる。

このような複合型のチップ抵抗器９１であっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。とりわけ、ｎの値が比較的大きい場合（たとえばｎが「４」以上の場合）には、実装基板に対する実装面積をより一層縮小できると共に、ｎ個の抵抗回路Ｒ_ｃ１、Ｒ_ｃ２、・・・Ｒ_ｃｎを一度に実装できるから、実装時の手間を効果的に省くことができる。

また、前述の第１実施形態では、第１抵抗回路７および第２抵抗回路８に共通に電気的に接続された共通外部電極５７（共通内部電極膜１０）が設けられた例について説明した。しかし、図１７に示されるように、第１抵抗回路７および第２抵抗回路８は、必ずしも共通に接続される必要はない。図１７は、他の変形例に係るチップ抵抗器１０１の内部構造を図解的に示す図である。

チップ抵抗器１０１は、前述の共通外部電極５７（共通内部電極膜１０）に代えて、第１外部電極５８（第１内部電極膜１１）および第２外部電極５９（第２内部電極膜１２）と同一の態様で形成された、第３外部電極１０２（第３内部電極膜１０３）および第４外部電極１０４（第４内部電極膜１０５）を含む。
この構成では、第１抵抗回路７は、第１外部電極５８（第１内部電極膜１１）および第３外部電極１０２（第３内部電極膜１０３）に電気的に接続されている。したがって、第１内部電極膜１１および第３内部電極膜１０３が、第１抵抗回路７側の一対の第１内部電極膜を構成しており、第１外部電極５８および第３外部電極１０２が、第１抵抗回路７側の一対の第１外部電極を構成している。

第２抵抗回路８は、第２外部電極５９（第２内部電極膜１２）および第４外部電極１０４（第４内部電極膜１０５）に電気的に接続されている。したがって、第２内部電極膜１２および第４内部電極膜１０５が、第２抵抗回路８側の一対の第２内部電極膜を構成しており、第２外部電極５９および第４外部電極１０４が、第２抵抗回路８側の一対の第２外部電極を構成している。第２抵抗回路８は、第１抵抗回路７から電気的に分離された状態で第２外部電極５９および第４外部電極１０４により外部接続されている。

なお、チップ抵抗器１０１の構成では、前述の面取り部６１（切欠部６０）を設ける必要はない。一つの抵抗回路が他の抵抗回路から電気的に分離された状態で独立して外部接続される形態は、前述の第２実施形態にも適用可能である。
また、前述の各実施形態では、共通内部電極膜１０の長手方向中央部の領域を選択的に露出させる共通パッド開口５４内に共通外部電極５７が配置された例について説明した。しかし、共通内部電極膜１０の一方側または他方側の端部の領域を選択的に露出させる共通パッド開口５４内に共通外部電極５７が配置されてもよい。つまり、共通外部電極５７は、基板２，７２の一つの角部に沿って設けられていてもよい。

また、前述の各実施形態において、基板２は、半導体基板（シリコン基板）であってもよいし、ガラス（ＳｉＯ_２）や樹脂（たとえばエポキシ樹脂）からなる絶縁性基板であってもよい。基板２が絶縁性基板からなる場合、側壁絶縁膜５３および上面絶縁膜６を形成する必要はない。したがって、基板２が絶縁性基板からなる場合には、第１抵抗回路７、第２抵抗回路８および第３抵抗回路７６等を、基板２の上面３に接するように当該基板２の上面３上に配置できる。

前述のチップ抵抗器１，７１，９１は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路素子として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１，７１，９１…チップ抵抗器、２，７２…基板、７…第１抵抗回路、８…第２抵抗回路、１０…共通内部電極膜、１１…第１内部電極膜、１２…第２内部電極膜、１５，８１…ダミー抵抗回路、１６，８２…ダミー抵抗回路群、２１…ダミー抵抗膜ライン、２２…ダミー導体膜、２３…ダミー抵抗体、３１…抵抗膜ライン、３２…導体膜、３３…抵抗体、７６…第３抵抗回路、７８…第３内部電極膜

Claims (13)

1. 基板と、
   前記基板の上面に配置された第１抵抗回路と、
   前記基板の上面に、前記第１抵抗回路とは電気的に分離して配置された第２抵抗回路と、
   前記基板の上面に配置され、前記第１抵抗回路および前記第２抵抗回路に電気的に接続された共通内部電極膜と、
   前記基板の上面に配置され、前記第１抵抗回路に電気的に接続された第１内部電極と、
   前記基板の上面に配置され、前記第２抵抗回路に電気的に接続された第２内部電極と、
   前記基板の上面における前記第１抵抗回路と前記第２抵抗回路との間の領域に電気的に浮遊状態となるように配置され、前記第１抵抗回路と前記第２抵抗回路との間に生じる電磁相互作用を吸収するダミー抵抗回路とを含む、チップ抵抗器。
2. 前記基板の上面における前記第１抵抗回路と前記第２抵抗回路との間の領域に前記ダミー抵抗回路が複数配置されている、請求項１に記載のチップ抵抗器。
3. 前記複数のダミー抵抗回路は、同一の方向に延びる直線状に形成されている、請求項２に記載のチップ抵抗器。
4. 前記第１抵抗回路に対する前記複数のダミー抵抗回路の配置および形状が、前記第２抵抗回路に対する複数のダミー抵抗回路の配置および形状と同一である、請求項２または３に記載のチップ抵抗器。
5. 前記第１抵抗回路は、前記基板上に形成された抵抗膜と、前記抵抗膜の抵抗率よりも小さい抵抗率を有する導体膜であって、前記抵抗膜を抵抗体として選択的に露出させるように前記抵抗膜上に間隔を空けて形成された複数の導体膜とを含み、
   前記ダミー抵抗回路は、前記基板上に形成されたダミー抵抗膜と、前記ダミー抵抗膜の抵抗率よりも小さい抵抗率を有するダミー導体膜であって、前記ダミー抵抗膜をダミー抵抗体として選択的に露出させるように前記ダミー抵抗膜上に間隔を空けて形成された複数のダミー導体膜とを含む、請求項１〜４のいずれか一項に記載のチップ抵抗器。
6. 前記複数のダミー抵抗体は、互いに等しい抵抗値に設定されている、請求項５に記載のチップ抵抗器。
7. 前記第１抵抗回路の前記抵抗体の抵抗値と、前記ダミー抵抗回路の前記ダミー抵抗体の抵抗値とが等しい値に設定されている、請求項５または６に記載のチップ抵抗器。
8. 前記第１抵抗回路は、切断可能とされたヒューズ部を含み、
   前記ヒューズ部は、切断されることによって、複数の前記抵抗体の少なくとも１つを前記共通内部電極膜および前記第１内部電極に電気的に接続し、または、切断されることによって、複数の前記抵抗体の少なくとも１つを前記共通内部電極膜および前記第１内部電極から電気的に分離するように構成されている、請求項５〜７のいずれか一項に記載のチップ抵抗器。
9. 前記共通内部電極膜に電気的に接続された共通外部電極と、
   前記第１内部電極に電気的に接続された第１外部電極と、
   前記第２内部電極に電気的に接続された第２外部電極とをさらに含む、請求項１〜８のいずれか一項に記載のチップ抵抗器。
10. 前記基板の上面に、前記第１抵抗回路および前記第２抵抗回路とは電気的に分離して配置された第３抵抗回路と、
    前記基板の上面に配置され、前記第３抵抗回路に電気的に接続された第３内部電極とをさらに含み、
    前記共通内部電極膜は、前記第１抵抗回路および前記第２抵抗回路に加えて、前記第３内部電極に電気的に接続されている、請求項１〜９のいずれか一項に記載のチップ抵抗器。
11. 前記第３抵抗回路は、前記第２抵抗回路と隣り合って配置されており、
    前記基板の上面における前記第２抵抗回路と前記第３抵抗回路との間の領域には、前記第２抵抗回路と前記第３抵抗回路との間に生じる電磁相互作用を吸収する第２のダミー抵抗回路が電気的に浮遊状態となるように配置されている、請求項１０に記載のチップ抵抗器。
12. 基板と、
    前記基板の上面に配置された第１抵抗回路と、
    前記第１抵抗回路とは電気的に分離して前記基板の上面に配置された第２抵抗回路と、
    前記第１抵抗回路に電気的に接続されるように前記基板の上面に配置された一対の第１内部電極膜と、
    前記第１抵抗回路から電気的に分離され、かつ、前記第２抵抗回路に電気的に接続されるように前記基板の上面に配置された一対の第２内部電極膜と、
    前記基板の上面における前記第１抵抗回路と前記第２抵抗回路との間の領域に電気的に浮遊状態となるように配置され、前記第１抵抗回路と前記第２抵抗回路との間に生じる電磁相互作用を吸収するダミー抵抗回路とを含む、チップ抵抗器。
13. 前記一対の第１内部電極膜に電気的に接続され、前記第１抵抗回路を外部接続するための一対の第１外部電極と、
    前記一対の第２内部電極膜に電気的に接続され、前記第２抵抗回路を外部接続するための一対の第２外部電極とをさらに含む、請求項１２に記載のチップ抵抗器。

Images