JP4279034B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4279034B2 JP4279034B2 JP2003104726A JP2003104726A JP4279034B2 JP 4279034 B2 JP4279034 B2 JP 4279034B2 JP 2003104726 A JP2003104726 A JP 2003104726A JP 2003104726 A JP2003104726 A JP 2003104726A JP 4279034 B2 JP4279034 B2 JP 4279034B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- ground layer
- line
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、半導体パッケージを組み込んだ半導体装置に関し、特に、電磁ノイズの輻射を抑制し得る半導体装置に関する。
【0002】
【従来の技術】
半導体パッケージから放出される電磁ノイズを抑制するために、半導体パッケージの封止体の表面に導電膜を形成し、該導電膜を半導体パッケージの接地リードに接続することが提案されている。(特許文献1参照。)。接地リードに接続された導電膜は、電気的なシールドとして機能することから、半導体パッケージからの電磁ノイズの輻射が抑制される。
【0003】
ところで、半導体パッケージが搭載されるプリント配線基板の裏面には、一般的に、グランド層すなわち接地層が形成されている。この接地層に、プリント配線基板の表面に形成された線路を横切るように切欠部が形成されていると、線路を流れる電流に対して接地層を流れる戻り電流は切欠部を迂回して流れる。このような戻り電流の迂回は、プリント配線基板の前記線路を流れる電流とその裏面に形成された接地層を流れる戻り電流とで構成されるループ電流のループ経路を増大させることから、このループ電流により放出される電磁ノイズの増大を招く。
【0004】
そこで、接地層の切欠部での戻り電流の迂回を防止するために、接地層の切欠部を跨いで該切欠部の両側部を短絡するグランドラインを設けることが提案されている(特許文献2参照)。これによれば、戻り電流がグランドラインを流れることから、グランドラインによってループ経路を短絡することができるので、このループ経路の短小化により、該ループ経路を経るループ電流による電磁ノイズの増大を防止することができる。
【0005】
【特許文献1】
特開平9−307012号公報(第3頁、図3)
【0006】
【特許文献2】
特開平11−298150号公報(第2、3頁、図1)
【0007】
【発明が解決しようとする課題】
しかしながら、半導体パッケージからの電磁ノイズの輻射を抑制し、かつループ電流による電磁ノイズ輻射を抑制するためには、半導体パッケージに導電膜を形成し、該導電膜を半導体パッケージの接地用接続端子に接続すると共に、さらに接地層の切欠部を跨いで形成されるグランドラインを切欠部の両側でプリント配線基板を貫通させて接地層にそれぞれ接続する必要が生じる。
【0008】
そのため、より単純な構成で半導体パッケージからの電磁ノイズの輻射および該半導体パッケージを経るループ電流による電磁ノイズの輻射を抑制し得る半導体装置が望まれていた。
【0009】
そこで、本発明の目的は、比較的単純な構成で半導体パッケージからの電磁ノイズの輻射および該半導体パッケージを経るループ電流による電磁ノイズの輻射を抑制し得る半導体装置を提供することにある。
【0010】
【課題を解決するための手段】
請求項1に記載の発明は、一方の面にグランド層が形成され、一方の面を除く部分に電気回路のための線路が形成された基板と、該基板の他方の面に設けられ、前記線路に接続された接続端子を有する半導体パッケージとを備える。グランド層には、線路を横切って配置される空所部が形成される。また、前記半導体パッケージの外面には、前記空所部の一方の側でグランド層に接続された導電膜が形成される。前記基板の前記他方の面の側には、前記空所部を横切って配置される電流案内線が設けられる。この電流案内線の一端は、前記空所部の前記一方の側で前記グランド層に接続された前記半導体パッケージの前記導電膜に接続され、また電流案内線の他端は、前記空所部の他方の側で前記グランド層に接続された回路構成部材に接続される。
【0011】
請求項1に係る半導体装置では、半導体パッケージの前記導電膜がグランド層に接続されていることから、前記導電膜のシールド機能により、前記半導体パッケージからの電磁波の輻射が抑制される。
【0012】
また、前記基板の前記他方の面の側で空所部を横切って配置される前記電流案内線は、その一端が空所部の前記一方の側で半導体パッケージの前記導電膜に接続され、またその他端が空所部の前記他方の側で前記回路構成部材に接続されている。
【0013】
この電流案内線の両端のそれぞれが接続される前記導電膜および前記回路構成部材は、グランド層の空所部の両側で該グランド層にそれぞれ接続されている。従って、電流案内線のための格別な接続構成を採用することなく、該電流案内線の一端を前記導電膜に接続し、この電流案内線の他端を前記回路構成部品に接続することにより、前記電流案内線でグランド層の空所部を跨ぐ戻り電流経路を形成することができる。
【0014】
この電流案内線により形成される戻り電流経路は、前記線路を流れる電流の戻り電流経路となることから、前記線路を流れる電流とその戻り電流とにより構成されるループ電流経路を短絡することができるので、このループ電流経路の短小化により、該ループ電流経路を経るループ電流による電磁ノイズの増大を抑制することができる。
【0015】
請求項2に記載の発明は、請求項1に記載の発明において、電流案内線が前記路線の近傍で該路線に沿って配置されていることを特徴とする。
【0016】
請求項2に記載の発明によれば、前記路線を流れる電流の戻り電流を案内する電流案内線を前記路線の近傍でこれに沿って配置することにより、前記ループ電流経路をより小さく設定することができるので、一層効果的に電磁ノイズの輻射を抑制することができる。
【0017】
請求項3に記載の発明は、請求項1または2に記載の発明において、前記基板は一方の面にグランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記配線パターンに設けられ、前記空所部の前記他方の側で前記グランド層に接続された接地パターン部であることを特徴とする。
【0018】
請求項3に記載の発明によれば、電流案内線の他端をグランド層に接続するために配線パターン上に形成された接地パターン部を利用することができ、この接地パターン部に前記基板を貫通して形成される導電部を経て前記電流案内線の他端を確実にグランド層に接続することができる。
【0019】
請求項4に記載の発明は、請求項1または2に記載の発明において、前記基板は一方の面に前記グランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記空所部の前記他方の側で前記基板の前記他方の面に配置された第2の半導体パッケージであり、該半導体パッケージはその接続端子が前記線路に接続され、またその外面に前記グランド層に接続された導電膜が形成され、前記電流案内線は前記両半導体パッケージに設けられた前記両導電膜を接続することを特徴とする。
【0020】
請求項4に記載の発明によれば、電流案内線の両端でのグランド層への接続に両半導体パッケージに設けられたそれぞれの導電膜を利用することができ、両半導体パッケージ間の線路を流れる電流およびその戻り電流により構成されるループ経路の短縮化を図り、このループ経路を流れるループ電流による電磁ノイズの輻射を効果的に抑制することができる。
【0021】
請求項5、6に記載の発明は、請求項4に記載の発明において、前記半導体パッケージの少なくとも一方は、該半導体パッケージの封止体からその外方に伸びるピンまたはリードを接続端子とするリードフレーム型半導体パッケージまたはグリッドアレイ型半導体パッケージであり、該半導体パッケージの前記導電膜は前記接続端子のうちの接地用接続端子に接続されていることを特徴とする。
【0022】
請求項5または6記載の発明によれば、前記半導体パッケージとしてリードフレーム型またはグリッドアレイ型の半導体パッケージを用いることができ、それらの接地用接続端子にそれぞれの導電膜を比較的容易に接続することができる。
【0023】
【発明の実施の形態】
〈第1の実施の形態〉
図1および図2は、それぞれ本発明に係る半導体装置の第1の実施の形態を示す平面図および断面図である。
【0024】
本発明に係る半導体装置10は、図1および図2に示すように、基板11と、該基板上に搭載された第1および第2の半導体パッケージ12、13とを備える。基板11は、図示の例では、電気絶縁板14と、該電気絶縁板の一方の面14aを覆って形成された導電層からなるグランド層15と、前記絶縁板14の他方の面14b上に形成された配線パターン16とを備える従来よく知られたプリント配線基板11からなる。
【0025】
プリント配線基板11上の配線パターン16により、両半導体パッケージ12および13が接続される電気回路が形成される。図1には、配線パターン16を構成するパターン部分のうち、信号線16aと接地パターン部16bとが示されており、図面の簡素化のために、その他の配線路等のパターン部分が省略されている。
【0026】
プリント配線基板11のグランド層15には、電気絶縁板14の一側からその中央部に入り込む凹状の空所からなる切欠部17が形成されている。この切欠部17により、グランド層15は、切欠部17の一側に位置する第1領域15aと、切欠部17の他側に位置する第2の領域15bとに区画され、両領域15a、15bが細幅の連結領域15cにより連結されている。
【0027】
第1の半導体パッケージ12は、図示の例ではグリッドアレイ型半導体パッケージである。グリッドアレイ型半導体パッケージ12では、図2に示すように、半導体チップ(図示せず)を覆う封止体12aから突出する多数の接続端子12b、12cがグリッド状に配置されたピンからなる。第1の半導体パッケージ12は、グランド層15の第1領域15aに対応して該第1領域の上方で、プリント配線基板11の配線パターン16が設けられた面14b上に配置されている。第1の半導体パッケージ12の接続端子のうちの接地用ピン12bは電気絶縁板14を貫通してグランド層15の第1領域15aに接続されている。
【0028】
また、第1の半導体パッケージ12の接続端子のうちの信号出力ピン12cは、線路である信号線16aに接続されている。信号線16aは、電気絶縁板14の面14b上を、グランド層15の切欠部17の一側にある第1領域15aに対応する領域から切欠部17を横切って該切欠部の他側にある第2の領域15bに対応する領域へ伸びるように、形成されている。この信号線16aの一端に信号ピン12cが接続されている。
【0029】
第1の半導体パッケージ12の頂部には、その封止体12aを部分的に覆う導電膜18が形成されている。導電膜18は、図2に明確に示すように、導電線19により接地用ピン12bに接続されている。従って、導電膜18は、接地用ピン12bを経てグランド層15に、その第1領域15aで接続されている。この導電膜18は、封止体12aの周面および頂面の全域を覆うように形成することができる。
【0030】
第2の半導体パッケージ13は、図示の例ではリードフレーム型半導体パッケージである。リードフレーム型半導体パッケージ13では、図示しない半導体チップを覆う封止体13aから突出する多数の接続端子13b、13cおよび13dが封止体13aの両側に整列して配置されたリードからなる。第2の半導体パッケージ13は、グランド層15の第2領域15bに対応して該第2領域の上方で、プリント配線基板11の配線パターン16が設けられた面14b上に配置されている。第2の半導体パッケージ13の接続端子のうちの接地用リード13bは、プリント配線基板11上の接地パターン部16bに接続されている。
【0031】
この接地パターン部16bは、図2に示すように、プリント配線基板11の電気絶縁板14を貫通する導電路20を経て、グランド層15の第2領域15bに接続されている。
【0032】
第2の半導体パッケージ13の接続端子13c、13dのうち、第1の半導体パッケージ12の信号出力端子である信号ピン12cに対応する信号入力端子13cは、信号ピン12cが接続された信号線16aに接続されている。第1の半導体パッケージ12は、例えば、その信号ピン12cから制御信号を出力するドライバICとして機能する。他方、このドライバICからの制御信号が信号線16aを経て信号入力端子13cに入力する第2の半導体パッケージ13は、前記制御信号により動作の制御を受けるレシーバICとして機能する。
【0033】
第2の半導体パッケージ13の頂部には、第1の半導体パッケージ12におけると同様、その封止体13aを部分的に覆う導電膜21が形成されている。導電膜21は、図2に明確に示すように、導電線22により接地用リード13bに接続されている。従って、導電膜21は、接地用リード13bを経てグランド層15に該グランド層の第2領域15bで接続される。この導電膜21は、第1の半導体パッケージ12におけると同様に、封止体13aの周面および頂面の全域を覆うように形成することができる。
【0034】
両半導体パッケージ12および13の封止体12a、13a上に設けられた導電膜18および21は、配線パターン16の上方でこれに平行に配置された導電線23を介して相互に接続されている。
【0035】
導電線23は、プリント配線基板11のグランド層15が設けられた面14aと反対側の面14b上で、信号線16aに平行に、グランド層15の切欠部17を横切って配置されている。導電線23は、切欠部17の一側に位置する一端で、第1の半導体パッケージ12の導電膜18に接続されている。従って、この導電膜18は、導電線19および接地用ピン12bを経て、グランド層15に第1領域15aで接続される。また、導電線23は、切欠部17の他側に位置する他端で、第2の半導体パッケージ13の導電膜21に接続されている。従って、この導電膜21は導電線22、接地用ピン13bおよび接地パターン部である回路構成部材16bを経て、グランド層15に第2領域15bで接続される。
【0036】
本発明に係る半導体装置10では、その動作により、ドライバICである第1の半導体パッケージ12からの制御信号電流が信号線16a上を図1および図2に符号24で示す矢印方向へ流れ、この制御信号電流がレシーバICである第2の半導体パッケージ13に入力されると、この制御信号電流に応じて第2の半導体パッケージ13が動作する。この両半導体パッケージ12および13の動作によって各封止体12a、13a内の前記各半導体チップから電磁波が放出されても、各封止体12a、13a上には、それぞれがグランド層15の各第1領域15aおよび15bに接続された導電膜18、21が設けられていることから、この導電膜18および21のシールド効果により、各封止体12a、13aからの電磁波の放出が抑制される。
【0037】
また、信号線16a上を第1の半導体パッケージ12から第2の半導体パッケージ13へ向けて、矢印24で示す方向への信号電流が流れると、この信号線16a上の信号電流に対応してグランド層15にその第2の領域15bから第1領域15aにむけての戻り電流が流れる。この戻り電流は、信号線16aに対応してグランド層15上を信号線16aに沿って流れようとする。
【0038】
本発明に係る半導体装置10では、導電線23が信号線16aに近接してこれに平行に配置されており、この導電線23は、各半導体パッケージ12、13の導電膜18および21を経てグランド層15の第1領域15aおよび第2の領域15bに両端を電気的に接続されている。そのため、前記した戻り電流は導電線23の案内作用により、該導電線上を符号25で示す矢印方向へ沿って流れる。
【0039】
この導電線23が設けられていないと、グランド層15に切欠部17が設けられていることから、図1に符号25′の仮想矢印線で示すとおり、戻り電流はグランド層15の第2の領域15bから切欠部17を迂回し、連結領域15cを経て第1領域15aに流れる。そのため、信号線16aを流れる信号電流とグランド層15の連結領域15cを経る戻り電流とで構成されるループ経路の大きさに応じた比較的大きな電磁ノイズの輻射が生じる。
【0040】
これに対し、本発明の半導体装置10では、グランド層15の切欠部17の両側で第1領域15aおよび第2の領域15bのそれぞれに接続された導電線23が信号線16aに近接してこれと平行に設けられていることから、導電線23の電流案内作用により、戻り電流は前記した迂回経路を経ることなく、信号線16aに近接した導電線23上を流れる。その結果、信号線16aおよびこれに近接して平行に伸びる導電線23でループ電流のループ経路が構成されるので、このループ経路の短小化によりループ電流による電磁ノイズの輻射が抑制される。
【0041】
また、この戻り電流のための電流案内線として作用する導電線23の接続について、シールド機能を有する導電膜18および21を利用することにより、この導電線23を各半導体パッケージ12、13の導電膜18、21に単に接続することで、導電線23をグランド層15の各領域15a、15bに接続することができる。これにより、電流案内線のためのグランド層15への格別な接続構成を採用することなく、戻り電流のための短絡路を構成することができる。
【0042】
従って、比較的単純な構成によって、両半導体パッケージ12、13および該両半導体パッケージを巡るループ電流によるループ経路からの電磁ノイズ輻射を効果的に抑制することができる。
【0043】
〈第2の実施の形態〉
第1の実施の形態では、両半導体パッケージ12および13間の信号線16aに平行な導電線23の両端を両半導体パッケージ12および13のそれぞれの導電膜18および21に直接接続した例を示した。これに代えて導電線23の一端を半導体パッケージ以外の回路構成部材を経てグランド層15に接続することができる。
【0044】
図3および図4に示す第2の実施形態の半導体装置100では、第1の実施の形態における半導体装置10と同一の機能部分には、これと同一の参照符号が付されている。この第2の実施の形態では、導電線23と第1の半導体パッケージ12との接続形態は第1の実施の形態と同一であるが、第2の半導体パッケージ13との接続形態が第1の実施の形態と異なる。
【0045】
すなわち、半導体装置100では、導電線23の一端は、第1の実施の形態におけると同様に、第1の半導体パッケージ12に設けられた導電膜18に接続されている。従って、導電線23は、この導電膜18を経てグランド層15の第1領域15aに接続されている。これに対し、導電線23の他端は、第2の半導体パッケージ13の導電膜21に接続されておらず、該導電膜を経ることなく接地パターン部16bに直接接続されている。この接地パターン部16bは、前記したとおり、導電路20を経てグランド層15の第2の領域15bに接続されていることから、第1の実施の形態におけると同様に、導電線23は戻り電流のための案内線として機能する。
【0046】
また、図3および図4に示す例では、第2の半導体パッケージ13には、その封止体13a上に導電膜21が設けられていないが、実施の形態1におけると同様に、第2の半導体パッケージ13の封止体13aに、導電線22を経て接地パターン部16bに接続される導電膜21を設けることができる。
【0047】
第2の実施の形態では、プリント配線基板11上に設けられた接地パターン部16bを回路構成部材として、導電線23の端部をこの接地パターン部16bに直接接続したが、プリント配線基板11上でグランド層15に接続される接地端子等を回路構成部材として、この回路構成部材に導電線23を接続することができる。また、プリント配線基板11として多層プリント配線基板を用いることができ、この場合、導電線23を多層プリント配線基板の中間導電層で形成することができる。
【0048】
また、切欠部17を挟む一組の半導体パッケージ12および13間での信号線16aについて説明したが、さらに多数組の半導体パッケージ間でのそれぞれの信号線についての戻り電流案内線を設けることができる。また、信号線に限らず、電力線、クロック線等の戻り電流に本発明を適用することができる。
【0049】
【発明の効果】
請求項1に記載の発明によれば、半導体パッケージの導電膜がグランド層に接続されていることから、前記導電膜のシールド機能により、前記半導体パッケージからの電磁波の輻射が抑制される。また電流案内線のための格別な接続構成を採用することなく、該電流案内線でグランド層の空所部を跨ぐ戻り電流経路を形成することができ、これによりループ電流の経路を短絡することができるので、このループ経路の短小化により、該ループ経路を経るループ電流による電磁ノイズの増大を抑制することができる。
【0050】
請求項2に記載の発明によれば、前記路線を流れる電流の戻り電流を案内する電流案内線を前記路線の近傍でこれに沿って配置することにより、前記ループ電流のループ経路をより小さく設定することができるので、一層効果的に電磁ノイズの輻射を抑制することができる。
【0051】
請求項3に記載の発明によれば、電流案内線の他端でのグランド層への接続に配線パターン上に形成された接地パターン部を利用することができ、この接地パターン部に前記基板を貫通して形成される導電部を経て前記電流案内線の他端を確実にグランド層に接続することができる。
【0052】
請求項4に記載の発明によれば、電流案内線の両端でのグランド層への接続に両半導体パッケージに設けられたそれぞれの導電膜を利用することができるので、両半導体パッケージの間の線路を流れる電流およびその戻り電流により構成されるループ経路の短縮化を図り、このループ経路を流れるループ電流による電磁ノイズの輻射を効果的に抑制することができる。
【0053】
請求項5または6記載の発明によれば、前記半導体パッケージとしてリードフレーム型またはグリッドアレイ型の半導体パッケージを用いることができ、それらの接地用接続端子にそれぞれの導電膜を比較的容易に接続することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の実施の形態1を模式的に示す平面図である。
【図2】図1に示した半導体装置の縦断面図である。
【図3】本発明に係る半導体装置の実施の形態2を模式的に示す平面図である。
【図4】図3に示した半導体装置の縦断面図である。
【符号の説明】
10、100 半導体装置
11 (基板)プリント配線基板
12、13 半導体パッケージ
15 グランド層
16 配線パターン
16a (線路)信号線
16b (回路構成部材)接地パターン部
17 (空所部)切欠部
18、21 導電膜
19 (電流案内線)導電線
Claims (6)
- 一方の面にグランド層が形成され、前記一方の面を除く部分に電気回路のための線路が形成された基板と、該基板の他方の面に設けられ、前記線路に接続された接続端子を有する半導体パッケージとを備え、前記グランド層には、前記線路を横切って配置される空所部が形成され、前記半導体パッケージの外面には前記空所部の一方の側で前記グランド層に接続された導電膜が形成され、前記基板の前記他方の面の側には前記空所部を横切って配置される電流案内線が設けられ、該電流案内線の一端は、前記半導体パッケージの前記導電膜に接続され、また前記案内線の他端は、前記空所部の他方の側で前記グランド層に接続された回路構成部材に接続されていることを特徴とする半導体装置。
- 前記案内線は前記路線の近傍で該路線に沿って配置されている請求項1記載の半導体装置。
- 前記基板は一方の面に前記グランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記配線パターンに設けられ前記空所部の前記他方の側で前記グランド層に接続された接地パターン部である請求項1または2に記載の半導体装置。
- 前記基板は一方の面に前記グランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記空所部の前記他方の側で前記基板の前記他方の面に配置された第2の半導体パッケージであり、該半導体パッケージはその接続端子が前記線路に接続され、またその外面に前記グランド層に接続された導電膜が形成され、前記電流案内線は前記両半導体パッケージに設けられた前記両導電膜を接続する請求項1または2に記載の半導体装置。
- 前記半導体パッケージの少なくとも一方は、該半導体パッケージの封止体からその外方に伸びるリードを接続端子とするリードフレーム型半導体パッケージであり、該半導体パッケージの前記導電膜は前記リードのうちの接地用リードに接続されている請求項4記載の半導体装置。
- 前記半導体パッケージの少なくとも一方は、該半導体パッケージの封止体からその外方に伸びるピンを接続端子とするグリッドアレイ型半導体パッケージであり、該半導体パッケージの前記導電膜は前記ピンのうちの接地用ピンに接続されている請求項4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104726A JP4279034B2 (ja) | 2003-04-09 | 2003-04-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104726A JP4279034B2 (ja) | 2003-04-09 | 2003-04-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311797A JP2004311797A (ja) | 2004-11-04 |
JP4279034B2 true JP4279034B2 (ja) | 2009-06-17 |
Family
ID=33467438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003104726A Expired - Fee Related JP4279034B2 (ja) | 2003-04-09 | 2003-04-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4279034B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5068441B2 (ja) * | 2005-10-07 | 2012-11-07 | Necディスプレイソリューションズ株式会社 | 電子回路基板 |
CN114175865A (zh) * | 2019-08-09 | 2022-03-11 | 松下知识产权经营株式会社 | 电子基板 |
-
2003
- 2003-04-09 JP JP2003104726A patent/JP4279034B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004311797A (ja) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008010859A (ja) | 半導体装置 | |
JP4707095B2 (ja) | 半導体回路 | |
JP2003174111A (ja) | 半導体装置 | |
JP7133319B2 (ja) | 基板回路装置及びプリント配線基板 | |
JP4279034B2 (ja) | 半導体装置 | |
US20230253341A1 (en) | Circuit module | |
JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
JP2010183100A (ja) | 半導体増幅器 | |
US7405483B2 (en) | Electronic assembly and circuit board | |
CN107958875B (zh) | 半导体装置以及布线基板的设计方法 | |
JP2002057418A (ja) | プリント配線基板 | |
JP2017195225A (ja) | チップ抵抗器 | |
JP7226899B2 (ja) | 電子機器及び配線基板 | |
JP3473236B2 (ja) | 電子回路装置 | |
CN108738366B (zh) | 电子装置 | |
US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
JP7020629B2 (ja) | 半導体装置 | |
JP4359110B2 (ja) | 回路装置 | |
JP4215530B2 (ja) | 回路装置 | |
JP2007103391A (ja) | 半導体増幅器 | |
JP4610283B2 (ja) | 半導体装置 | |
JP5277491B2 (ja) | 半導体装置 | |
JPH09223758A (ja) | 半導体装置 | |
JP2006186053A (ja) | 積層型半導体装置 | |
JP3601317B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090311 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |