JP4279034B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4279034B2 JP4279034B2 JP2003104726A JP2003104726A JP4279034B2 JP 4279034 B2 JP4279034 B2 JP 4279034B2 JP 2003104726 A JP2003104726 A JP 2003104726A JP 2003104726 A JP2003104726 A JP 2003104726A JP 4279034 B2 JP4279034 B2 JP 4279034B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- ground layer
- line
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージを組み込んだ半導体装置に関し、特に、電磁ノイズの輻射を抑制し得る半導体装置に関する。
【０００２】
【従来の技術】
半導体パッケージから放出される電磁ノイズを抑制するために、半導体パッケージの封止体の表面に導電膜を形成し、該導電膜を半導体パッケージの接地リードに接続することが提案されている。（特許文献１参照。）。接地リードに接続された導電膜は、電気的なシールドとして機能することから、半導体パッケージからの電磁ノイズの輻射が抑制される。
【０００３】
ところで、半導体パッケージが搭載されるプリント配線基板の裏面には、一般的に、グランド層すなわち接地層が形成されている。この接地層に、プリント配線基板の表面に形成された線路を横切るように切欠部が形成されていると、線路を流れる電流に対して接地層を流れる戻り電流は切欠部を迂回して流れる。このような戻り電流の迂回は、プリント配線基板の前記線路を流れる電流とその裏面に形成された接地層を流れる戻り電流とで構成されるループ電流のループ経路を増大させることから、このループ電流により放出される電磁ノイズの増大を招く。
【０００４】
そこで、接地層の切欠部での戻り電流の迂回を防止するために、接地層の切欠部を跨いで該切欠部の両側部を短絡するグランドラインを設けることが提案されている（特許文献２参照）。これによれば、戻り電流がグランドラインを流れることから、グランドラインによってループ経路を短絡することができるので、このループ経路の短小化により、該ループ経路を経るループ電流による電磁ノイズの増大を防止することができる。
【０００５】
【特許文献１】
特開平９−３０７０１２号公報（第３頁、図３）
【０００６】
【特許文献２】
特開平１１−２９８１５０号公報（第２、３頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体パッケージからの電磁ノイズの輻射を抑制し、かつループ電流による電磁ノイズ輻射を抑制するためには、半導体パッケージに導電膜を形成し、該導電膜を半導体パッケージの接地用接続端子に接続すると共に、さらに接地層の切欠部を跨いで形成されるグランドラインを切欠部の両側でプリント配線基板を貫通させて接地層にそれぞれ接続する必要が生じる。
【０００８】
そのため、より単純な構成で半導体パッケージからの電磁ノイズの輻射および該半導体パッケージを経るループ電流による電磁ノイズの輻射を抑制し得る半導体装置が望まれていた。
【０００９】
そこで、本発明の目的は、比較的単純な構成で半導体パッケージからの電磁ノイズの輻射および該半導体パッケージを経るループ電流による電磁ノイズの輻射を抑制し得る半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、一方の面にグランド層が形成され、一方の面を除く部分に電気回路のための線路が形成された基板と、該基板の他方の面に設けられ、前記線路に接続された接続端子を有する半導体パッケージとを備える。グランド層には、線路を横切って配置される空所部が形成される。また、前記半導体パッケージの外面には、前記空所部の一方の側でグランド層に接続された導電膜が形成される。前記基板の前記他方の面の側には、前記空所部を横切って配置される電流案内線が設けられる。この電流案内線の一端は、前記空所部の前記一方の側で前記グランド層に接続された前記半導体パッケージの前記導電膜に接続され、また電流案内線の他端は、前記空所部の他方の側で前記グランド層に接続された回路構成部材に接続される。
【００１１】
請求項１に係る半導体装置では、半導体パッケージの前記導電膜がグランド層に接続されていることから、前記導電膜のシールド機能により、前記半導体パッケージからの電磁波の輻射が抑制される。
【００１２】
また、前記基板の前記他方の面の側で空所部を横切って配置される前記電流案内線は、その一端が空所部の前記一方の側で半導体パッケージの前記導電膜に接続され、またその他端が空所部の前記他方の側で前記回路構成部材に接続されている。
【００１３】
この電流案内線の両端のそれぞれが接続される前記導電膜および前記回路構成部材は、グランド層の空所部の両側で該グランド層にそれぞれ接続されている。従って、電流案内線のための格別な接続構成を採用することなく、該電流案内線の一端を前記導電膜に接続し、この電流案内線の他端を前記回路構成部品に接続することにより、前記電流案内線でグランド層の空所部を跨ぐ戻り電流経路を形成することができる。
【００１４】
この電流案内線により形成される戻り電流経路は、前記線路を流れる電流の戻り電流経路となることから、前記線路を流れる電流とその戻り電流とにより構成されるループ電流経路を短絡することができるので、このループ電流経路の短小化により、該ループ電流経路を経るループ電流による電磁ノイズの増大を抑制することができる。
【００１５】
請求項２に記載の発明は、請求項１に記載の発明において、電流案内線が前記路線の近傍で該路線に沿って配置されていることを特徴とする。
【００１６】
請求項２に記載の発明によれば、前記路線を流れる電流の戻り電流を案内する電流案内線を前記路線の近傍でこれに沿って配置することにより、前記ループ電流経路をより小さく設定することができるので、一層効果的に電磁ノイズの輻射を抑制することができる。
【００１７】
請求項３に記載の発明は、請求項１または２に記載の発明において、前記基板は一方の面にグランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記配線パターンに設けられ、前記空所部の前記他方の側で前記グランド層に接続された接地パターン部であることを特徴とする。
【００１８】
請求項３に記載の発明によれば、電流案内線の他端をグランド層に接続するために配線パターン上に形成された接地パターン部を利用することができ、この接地パターン部に前記基板を貫通して形成される導電部を経て前記電流案内線の他端を確実にグランド層に接続することができる。
【００１９】
請求項４に記載の発明は、請求項１または２に記載の発明において、前記基板は一方の面に前記グランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記空所部の前記他方の側で前記基板の前記他方の面に配置された第２の半導体パッケージであり、該半導体パッケージはその接続端子が前記線路に接続され、またその外面に前記グランド層に接続された導電膜が形成され、前記電流案内線は前記両半導体パッケージに設けられた前記両導電膜を接続することを特徴とする。
【００２０】
請求項４に記載の発明によれば、電流案内線の両端でのグランド層への接続に両半導体パッケージに設けられたそれぞれの導電膜を利用することができ、両半導体パッケージ間の線路を流れる電流およびその戻り電流により構成されるループ経路の短縮化を図り、このループ経路を流れるループ電流による電磁ノイズの輻射を効果的に抑制することができる。
【００２１】
請求項５、６に記載の発明は、請求項４に記載の発明において、前記半導体パッケージの少なくとも一方は、該半導体パッケージの封止体からその外方に伸びるピンまたはリードを接続端子とするリードフレーム型半導体パッケージまたはグリッドアレイ型半導体パッケージであり、該半導体パッケージの前記導電膜は前記接続端子のうちの接地用接続端子に接続されていることを特徴とする。
【００２２】
請求項５または６記載の発明によれば、前記半導体パッケージとしてリードフレーム型またはグリッドアレイ型の半導体パッケージを用いることができ、それらの接地用接続端子にそれぞれの導電膜を比較的容易に接続することができる。
【００２３】
【発明の実施の形態】
〈第１の実施の形態〉
図１および図２は、それぞれ本発明に係る半導体装置の第１の実施の形態を示す平面図および断面図である。
【００２４】
本発明に係る半導体装置１０は、図１および図２に示すように、基板１１と、該基板上に搭載された第１および第２の半導体パッケージ１２、１３とを備える。基板１１は、図示の例では、電気絶縁板１４と、該電気絶縁板の一方の面１４ａを覆って形成された導電層からなるグランド層１５と、前記絶縁板１４の他方の面１４ｂ上に形成された配線パターン１６とを備える従来よく知られたプリント配線基板１１からなる。
【００２５】
プリント配線基板１１上の配線パターン１６により、両半導体パッケージ１２および１３が接続される電気回路が形成される。図１には、配線パターン１６を構成するパターン部分のうち、信号線１６ａと接地パターン部１６ｂとが示されており、図面の簡素化のために、その他の配線路等のパターン部分が省略されている。
【００２６】
プリント配線基板１１のグランド層１５には、電気絶縁板１４の一側からその中央部に入り込む凹状の空所からなる切欠部１７が形成されている。この切欠部１７により、グランド層１５は、切欠部１７の一側に位置する第１領域１５ａと、切欠部１７の他側に位置する第２の領域１５ｂとに区画され、両領域１５ａ、１５ｂが細幅の連結領域１５ｃにより連結されている。
【００２７】
第１の半導体パッケージ１２は、図示の例ではグリッドアレイ型半導体パッケージである。グリッドアレイ型半導体パッケージ１２では、図２に示すように、半導体チップ（図示せず）を覆う封止体１２ａから突出する多数の接続端子１２ｂ、１２ｃがグリッド状に配置されたピンからなる。第１の半導体パッケージ１２は、グランド層１５の第１領域１５ａに対応して該第１領域の上方で、プリント配線基板１１の配線パターン１６が設けられた面１４ｂ上に配置されている。第１の半導体パッケージ１２の接続端子のうちの接地用ピン１２ｂは電気絶縁板１４を貫通してグランド層１５の第１領域１５ａに接続されている。
【００２８】
また、第１の半導体パッケージ１２の接続端子のうちの信号出力ピン１２ｃは、線路である信号線１６ａに接続されている。信号線１６ａは、電気絶縁板１４の面１４ｂ上を、グランド層１５の切欠部１７の一側にある第１領域１５ａに対応する領域から切欠部１７を横切って該切欠部の他側にある第２の領域１５ｂに対応する領域へ伸びるように、形成されている。この信号線１６ａの一端に信号ピン１２ｃが接続されている。
【００２９】
第１の半導体パッケージ１２の頂部には、その封止体１２ａを部分的に覆う導電膜１８が形成されている。導電膜１８は、図２に明確に示すように、導電線１９により接地用ピン１２ｂに接続されている。従って、導電膜１８は、接地用ピン１２ｂを経てグランド層１５に、その第１領域１５ａで接続されている。この導電膜１８は、封止体１２ａの周面および頂面の全域を覆うように形成することができる。
【００３０】
第２の半導体パッケージ１３は、図示の例ではリードフレーム型半導体パッケージである。リードフレーム型半導体パッケージ１３では、図示しない半導体チップを覆う封止体１３ａから突出する多数の接続端子１３ｂ、１３ｃおよび１３ｄが封止体１３ａの両側に整列して配置されたリードからなる。第２の半導体パッケージ１３は、グランド層１５の第２領域１５ｂに対応して該第２領域の上方で、プリント配線基板１１の配線パターン１６が設けられた面１４ｂ上に配置されている。第２の半導体パッケージ１３の接続端子のうちの接地用リード１３ｂは、プリント配線基板１１上の接地パターン部１６ｂに接続されている。
【００３１】
この接地パターン部１６ｂは、図２に示すように、プリント配線基板１１の電気絶縁板１４を貫通する導電路２０を経て、グランド層１５の第２領域１５ｂに接続されている。
【００３２】
第２の半導体パッケージ１３の接続端子１３ｃ、１３ｄのうち、第１の半導体パッケージ１２の信号出力端子である信号ピン１２ｃに対応する信号入力端子１３ｃは、信号ピン１２ｃが接続された信号線１６ａに接続されている。第１の半導体パッケージ１２は、例えば、その信号ピン１２ｃから制御信号を出力するドライバＩＣとして機能する。他方、このドライバＩＣからの制御信号が信号線１６ａを経て信号入力端子１３ｃに入力する第２の半導体パッケージ１３は、前記制御信号により動作の制御を受けるレシーバＩＣとして機能する。
【００３３】
第２の半導体パッケージ１３の頂部には、第１の半導体パッケージ１２におけると同様、その封止体１３ａを部分的に覆う導電膜２１が形成されている。導電膜２１は、図２に明確に示すように、導電線２２により接地用リード１３ｂに接続されている。従って、導電膜２１は、接地用リード１３ｂを経てグランド層１５に該グランド層の第２領域１５ｂで接続される。この導電膜２１は、第１の半導体パッケージ１２におけると同様に、封止体１３ａの周面および頂面の全域を覆うように形成することができる。
【００３４】
両半導体パッケージ１２および１３の封止体１２ａ、１３ａ上に設けられた導電膜１８および２１は、配線パターン１６の上方でこれに平行に配置された導電線２３を介して相互に接続されている。
【００３５】
導電線２３は、プリント配線基板１１のグランド層１５が設けられた面１４ａと反対側の面１４ｂ上で、信号線１６ａに平行に、グランド層１５の切欠部１７を横切って配置されている。導電線２３は、切欠部１７の一側に位置する一端で、第１の半導体パッケージ１２の導電膜１８に接続されている。従って、この導電膜１８は、導電線１９および接地用ピン１２ｂを経て、グランド層１５に第１領域１５ａで接続される。また、導電線２３は、切欠部１７の他側に位置する他端で、第２の半導体パッケージ１３の導電膜２１に接続されている。従って、この導電膜２１は導電線２２、接地用ピン１３ｂおよび接地パターン部である回路構成部材１６ｂを経て、グランド層１５に第２領域１５ｂで接続される。
【００３６】
本発明に係る半導体装置１０では、その動作により、ドライバＩＣである第１の半導体パッケージ１２からの制御信号電流が信号線１６ａ上を図１および図２に符号２４で示す矢印方向へ流れ、この制御信号電流がレシーバＩＣである第２の半導体パッケージ１３に入力されると、この制御信号電流に応じて第２の半導体パッケージ１３が動作する。この両半導体パッケージ１２および１３の動作によって各封止体１２ａ、１３ａ内の前記各半導体チップから電磁波が放出されても、各封止体１２ａ、１３ａ上には、それぞれがグランド層１５の各第１領域１５ａおよび１５ｂに接続された導電膜１８、２１が設けられていることから、この導電膜１８および２１のシールド効果により、各封止体１２ａ、１３ａからの電磁波の放出が抑制される。
【００３７】
また、信号線１６ａ上を第１の半導体パッケージ１２から第２の半導体パッケージ１３へ向けて、矢印２４で示す方向への信号電流が流れると、この信号線１６ａ上の信号電流に対応してグランド層１５にその第２の領域１５ｂから第１領域１５ａにむけての戻り電流が流れる。この戻り電流は、信号線１６ａに対応してグランド層１５上を信号線１６ａに沿って流れようとする。
【００３８】
本発明に係る半導体装置１０では、導電線２３が信号線１６ａに近接してこれに平行に配置されており、この導電線２３は、各半導体パッケージ１２、１３の導電膜１８および２１を経てグランド層１５の第１領域１５ａおよび第２の領域１５ｂに両端を電気的に接続されている。そのため、前記した戻り電流は導電線２３の案内作用により、該導電線上を符号２５で示す矢印方向へ沿って流れる。
【００３９】
この導電線２３が設けられていないと、グランド層１５に切欠部１７が設けられていることから、図１に符号２５′の仮想矢印線で示すとおり、戻り電流はグランド層１５の第２の領域１５ｂから切欠部１７を迂回し、連結領域１５ｃを経て第１領域１５ａに流れる。そのため、信号線１６ａを流れる信号電流とグランド層１５の連結領域１５ｃを経る戻り電流とで構成されるループ経路の大きさに応じた比較的大きな電磁ノイズの輻射が生じる。
【００４０】
これに対し、本発明の半導体装置１０では、グランド層１５の切欠部１７の両側で第１領域１５ａおよび第２の領域１５ｂのそれぞれに接続された導電線２３が信号線１６ａに近接してこれと平行に設けられていることから、導電線２３の電流案内作用により、戻り電流は前記した迂回経路を経ることなく、信号線１６ａに近接した導電線２３上を流れる。その結果、信号線１６ａおよびこれに近接して平行に伸びる導電線２３でループ電流のループ経路が構成されるので、このループ経路の短小化によりループ電流による電磁ノイズの輻射が抑制される。
【００４１】
また、この戻り電流のための電流案内線として作用する導電線２３の接続について、シールド機能を有する導電膜１８および２１を利用することにより、この導電線２３を各半導体パッケージ１２、１３の導電膜１８、２１に単に接続することで、導電線２３をグランド層１５の各領域１５ａ、１５ｂに接続することができる。これにより、電流案内線のためのグランド層１５への格別な接続構成を採用することなく、戻り電流のための短絡路を構成することができる。
【００４２】
従って、比較的単純な構成によって、両半導体パッケージ１２、１３および該両半導体パッケージを巡るループ電流によるループ経路からの電磁ノイズ輻射を効果的に抑制することができる。
【００４３】
〈第２の実施の形態〉
第１の実施の形態では、両半導体パッケージ１２および１３間の信号線１６ａに平行な導電線２３の両端を両半導体パッケージ１２および１３のそれぞれの導電膜１８および２１に直接接続した例を示した。これに代えて導電線２３の一端を半導体パッケージ以外の回路構成部材を経てグランド層１５に接続することができる。
【００４４】
図３および図４に示す第２の実施形態の半導体装置１００では、第１の実施の形態における半導体装置１０と同一の機能部分には、これと同一の参照符号が付されている。この第２の実施の形態では、導電線２３と第１の半導体パッケージ１２との接続形態は第１の実施の形態と同一であるが、第２の半導体パッケージ１３との接続形態が第１の実施の形態と異なる。
【００４５】
すなわち、半導体装置１００では、導電線２３の一端は、第１の実施の形態におけると同様に、第１の半導体パッケージ１２に設けられた導電膜１８に接続されている。従って、導電線２３は、この導電膜１８を経てグランド層１５の第１領域１５ａに接続されている。これに対し、導電線２３の他端は、第２の半導体パッケージ１３の導電膜２１に接続されておらず、該導電膜を経ることなく接地パターン部１６ｂに直接接続されている。この接地パターン部１６ｂは、前記したとおり、導電路２０を経てグランド層１５の第２の領域１５ｂに接続されていることから、第１の実施の形態におけると同様に、導電線２３は戻り電流のための案内線として機能する。
【００４６】
また、図３および図４に示す例では、第２の半導体パッケージ１３には、その封止体１３ａ上に導電膜２１が設けられていないが、実施の形態１におけると同様に、第２の半導体パッケージ１３の封止体１３ａに、導電線２２を経て接地パターン部１６ｂに接続される導電膜２１を設けることができる。
【００４７】
第２の実施の形態では、プリント配線基板１１上に設けられた接地パターン部１６ｂを回路構成部材として、導電線２３の端部をこの接地パターン部１６ｂに直接接続したが、プリント配線基板１１上でグランド層１５に接続される接地端子等を回路構成部材として、この回路構成部材に導電線２３を接続することができる。また、プリント配線基板１１として多層プリント配線基板を用いることができ、この場合、導電線２３を多層プリント配線基板の中間導電層で形成することができる。
【００４８】
また、切欠部１７を挟む一組の半導体パッケージ１２および１３間での信号線１６ａについて説明したが、さらに多数組の半導体パッケージ間でのそれぞれの信号線についての戻り電流案内線を設けることができる。また、信号線に限らず、電力線、クロック線等の戻り電流に本発明を適用することができる。
【００４９】
【発明の効果】
請求項１に記載の発明によれば、半導体パッケージの導電膜がグランド層に接続されていることから、前記導電膜のシールド機能により、前記半導体パッケージからの電磁波の輻射が抑制される。また電流案内線のための格別な接続構成を採用することなく、該電流案内線でグランド層の空所部を跨ぐ戻り電流経路を形成することができ、これによりループ電流の経路を短絡することができるので、このループ経路の短小化により、該ループ経路を経るループ電流による電磁ノイズの増大を抑制することができる。
【００５０】
請求項２に記載の発明によれば、前記路線を流れる電流の戻り電流を案内する電流案内線を前記路線の近傍でこれに沿って配置することにより、前記ループ電流のループ経路をより小さく設定することができるので、一層効果的に電磁ノイズの輻射を抑制することができる。
【００５１】
請求項３に記載の発明によれば、電流案内線の他端でのグランド層への接続に配線パターン上に形成された接地パターン部を利用することができ、この接地パターン部に前記基板を貫通して形成される導電部を経て前記電流案内線の他端を確実にグランド層に接続することができる。
【００５２】
請求項４に記載の発明によれば、電流案内線の両端でのグランド層への接続に両半導体パッケージに設けられたそれぞれの導電膜を利用することができるので、両半導体パッケージの間の線路を流れる電流およびその戻り電流により構成されるループ経路の短縮化を図り、このループ経路を流れるループ電流による電磁ノイズの輻射を効果的に抑制することができる。
【００５３】
請求項５または６記載の発明によれば、前記半導体パッケージとしてリードフレーム型またはグリッドアレイ型の半導体パッケージを用いることができ、それらの接地用接続端子にそれぞれの導電膜を比較的容易に接続することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の実施の形態１を模式的に示す平面図である。
【図２】図１に示した半導体装置の縦断面図である。
【図３】本発明に係る半導体装置の実施の形態２を模式的に示す平面図である。
【図４】図３に示した半導体装置の縦断面図である。
【符号の説明】
１０、１００ 半導体装置
１１ （基板）プリント配線基板
１２、１３ 半導体パッケージ
１５ グランド層
１６ 配線パターン
１６ａ （線路）信号線
１６ｂ （回路構成部材）接地パターン部
１７ （空所部）切欠部
１８、２１ 導電膜
１９ （電流案内線）導電線
【発明の属する技術分野】
本発明は、半導体パッケージを組み込んだ半導体装置に関し、特に、電磁ノイズの輻射を抑制し得る半導体装置に関する。
【０００２】
【従来の技術】
半導体パッケージから放出される電磁ノイズを抑制するために、半導体パッケージの封止体の表面に導電膜を形成し、該導電膜を半導体パッケージの接地リードに接続することが提案されている。（特許文献１参照。）。接地リードに接続された導電膜は、電気的なシールドとして機能することから、半導体パッケージからの電磁ノイズの輻射が抑制される。
【０００３】
ところで、半導体パッケージが搭載されるプリント配線基板の裏面には、一般的に、グランド層すなわち接地層が形成されている。この接地層に、プリント配線基板の表面に形成された線路を横切るように切欠部が形成されていると、線路を流れる電流に対して接地層を流れる戻り電流は切欠部を迂回して流れる。このような戻り電流の迂回は、プリント配線基板の前記線路を流れる電流とその裏面に形成された接地層を流れる戻り電流とで構成されるループ電流のループ経路を増大させることから、このループ電流により放出される電磁ノイズの増大を招く。
【０００４】
そこで、接地層の切欠部での戻り電流の迂回を防止するために、接地層の切欠部を跨いで該切欠部の両側部を短絡するグランドラインを設けることが提案されている（特許文献２参照）。これによれば、戻り電流がグランドラインを流れることから、グランドラインによってループ経路を短絡することができるので、このループ経路の短小化により、該ループ経路を経るループ電流による電磁ノイズの増大を防止することができる。
【０００５】
【特許文献１】
特開平９−３０７０１２号公報（第３頁、図３）
【０００６】
【特許文献２】
特開平１１−２９８１５０号公報（第２、３頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体パッケージからの電磁ノイズの輻射を抑制し、かつループ電流による電磁ノイズ輻射を抑制するためには、半導体パッケージに導電膜を形成し、該導電膜を半導体パッケージの接地用接続端子に接続すると共に、さらに接地層の切欠部を跨いで形成されるグランドラインを切欠部の両側でプリント配線基板を貫通させて接地層にそれぞれ接続する必要が生じる。
【０００８】
そのため、より単純な構成で半導体パッケージからの電磁ノイズの輻射および該半導体パッケージを経るループ電流による電磁ノイズの輻射を抑制し得る半導体装置が望まれていた。
【０００９】
そこで、本発明の目的は、比較的単純な構成で半導体パッケージからの電磁ノイズの輻射および該半導体パッケージを経るループ電流による電磁ノイズの輻射を抑制し得る半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、一方の面にグランド層が形成され、一方の面を除く部分に電気回路のための線路が形成された基板と、該基板の他方の面に設けられ、前記線路に接続された接続端子を有する半導体パッケージとを備える。グランド層には、線路を横切って配置される空所部が形成される。また、前記半導体パッケージの外面には、前記空所部の一方の側でグランド層に接続された導電膜が形成される。前記基板の前記他方の面の側には、前記空所部を横切って配置される電流案内線が設けられる。この電流案内線の一端は、前記空所部の前記一方の側で前記グランド層に接続された前記半導体パッケージの前記導電膜に接続され、また電流案内線の他端は、前記空所部の他方の側で前記グランド層に接続された回路構成部材に接続される。
【００１１】
請求項１に係る半導体装置では、半導体パッケージの前記導電膜がグランド層に接続されていることから、前記導電膜のシールド機能により、前記半導体パッケージからの電磁波の輻射が抑制される。
【００１２】
また、前記基板の前記他方の面の側で空所部を横切って配置される前記電流案内線は、その一端が空所部の前記一方の側で半導体パッケージの前記導電膜に接続され、またその他端が空所部の前記他方の側で前記回路構成部材に接続されている。
【００１３】
この電流案内線の両端のそれぞれが接続される前記導電膜および前記回路構成部材は、グランド層の空所部の両側で該グランド層にそれぞれ接続されている。従って、電流案内線のための格別な接続構成を採用することなく、該電流案内線の一端を前記導電膜に接続し、この電流案内線の他端を前記回路構成部品に接続することにより、前記電流案内線でグランド層の空所部を跨ぐ戻り電流経路を形成することができる。
【００１４】
この電流案内線により形成される戻り電流経路は、前記線路を流れる電流の戻り電流経路となることから、前記線路を流れる電流とその戻り電流とにより構成されるループ電流経路を短絡することができるので、このループ電流経路の短小化により、該ループ電流経路を経るループ電流による電磁ノイズの増大を抑制することができる。
【００１５】
請求項２に記載の発明は、請求項１に記載の発明において、電流案内線が前記路線の近傍で該路線に沿って配置されていることを特徴とする。
【００１６】
請求項２に記載の発明によれば、前記路線を流れる電流の戻り電流を案内する電流案内線を前記路線の近傍でこれに沿って配置することにより、前記ループ電流経路をより小さく設定することができるので、一層効果的に電磁ノイズの輻射を抑制することができる。
【００１７】
請求項３に記載の発明は、請求項１または２に記載の発明において、前記基板は一方の面にグランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記配線パターンに設けられ、前記空所部の前記他方の側で前記グランド層に接続された接地パターン部であることを特徴とする。
【００１８】
請求項３に記載の発明によれば、電流案内線の他端をグランド層に接続するために配線パターン上に形成された接地パターン部を利用することができ、この接地パターン部に前記基板を貫通して形成される導電部を経て前記電流案内線の他端を確実にグランド層に接続することができる。
【００１９】
請求項４に記載の発明は、請求項１または２に記載の発明において、前記基板は一方の面に前記グランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記空所部の前記他方の側で前記基板の前記他方の面に配置された第２の半導体パッケージであり、該半導体パッケージはその接続端子が前記線路に接続され、またその外面に前記グランド層に接続された導電膜が形成され、前記電流案内線は前記両半導体パッケージに設けられた前記両導電膜を接続することを特徴とする。
【００２０】
請求項４に記載の発明によれば、電流案内線の両端でのグランド層への接続に両半導体パッケージに設けられたそれぞれの導電膜を利用することができ、両半導体パッケージ間の線路を流れる電流およびその戻り電流により構成されるループ経路の短縮化を図り、このループ経路を流れるループ電流による電磁ノイズの輻射を効果的に抑制することができる。
【００２１】
請求項５、６に記載の発明は、請求項４に記載の発明において、前記半導体パッケージの少なくとも一方は、該半導体パッケージの封止体からその外方に伸びるピンまたはリードを接続端子とするリードフレーム型半導体パッケージまたはグリッドアレイ型半導体パッケージであり、該半導体パッケージの前記導電膜は前記接続端子のうちの接地用接続端子に接続されていることを特徴とする。
【００２２】
請求項５または６記載の発明によれば、前記半導体パッケージとしてリードフレーム型またはグリッドアレイ型の半導体パッケージを用いることができ、それらの接地用接続端子にそれぞれの導電膜を比較的容易に接続することができる。
【００２３】
【発明の実施の形態】
〈第１の実施の形態〉
図１および図２は、それぞれ本発明に係る半導体装置の第１の実施の形態を示す平面図および断面図である。
【００２４】
本発明に係る半導体装置１０は、図１および図２に示すように、基板１１と、該基板上に搭載された第１および第２の半導体パッケージ１２、１３とを備える。基板１１は、図示の例では、電気絶縁板１４と、該電気絶縁板の一方の面１４ａを覆って形成された導電層からなるグランド層１５と、前記絶縁板１４の他方の面１４ｂ上に形成された配線パターン１６とを備える従来よく知られたプリント配線基板１１からなる。
【００２５】
プリント配線基板１１上の配線パターン１６により、両半導体パッケージ１２および１３が接続される電気回路が形成される。図１には、配線パターン１６を構成するパターン部分のうち、信号線１６ａと接地パターン部１６ｂとが示されており、図面の簡素化のために、その他の配線路等のパターン部分が省略されている。
【００２６】
プリント配線基板１１のグランド層１５には、電気絶縁板１４の一側からその中央部に入り込む凹状の空所からなる切欠部１７が形成されている。この切欠部１７により、グランド層１５は、切欠部１７の一側に位置する第１領域１５ａと、切欠部１７の他側に位置する第２の領域１５ｂとに区画され、両領域１５ａ、１５ｂが細幅の連結領域１５ｃにより連結されている。
【００２７】
第１の半導体パッケージ１２は、図示の例ではグリッドアレイ型半導体パッケージである。グリッドアレイ型半導体パッケージ１２では、図２に示すように、半導体チップ（図示せず）を覆う封止体１２ａから突出する多数の接続端子１２ｂ、１２ｃがグリッド状に配置されたピンからなる。第１の半導体パッケージ１２は、グランド層１５の第１領域１５ａに対応して該第１領域の上方で、プリント配線基板１１の配線パターン１６が設けられた面１４ｂ上に配置されている。第１の半導体パッケージ１２の接続端子のうちの接地用ピン１２ｂは電気絶縁板１４を貫通してグランド層１５の第１領域１５ａに接続されている。
【００２８】
また、第１の半導体パッケージ１２の接続端子のうちの信号出力ピン１２ｃは、線路である信号線１６ａに接続されている。信号線１６ａは、電気絶縁板１４の面１４ｂ上を、グランド層１５の切欠部１７の一側にある第１領域１５ａに対応する領域から切欠部１７を横切って該切欠部の他側にある第２の領域１５ｂに対応する領域へ伸びるように、形成されている。この信号線１６ａの一端に信号ピン１２ｃが接続されている。
【００２９】
第１の半導体パッケージ１２の頂部には、その封止体１２ａを部分的に覆う導電膜１８が形成されている。導電膜１８は、図２に明確に示すように、導電線１９により接地用ピン１２ｂに接続されている。従って、導電膜１８は、接地用ピン１２ｂを経てグランド層１５に、その第１領域１５ａで接続されている。この導電膜１８は、封止体１２ａの周面および頂面の全域を覆うように形成することができる。
【００３０】
第２の半導体パッケージ１３は、図示の例ではリードフレーム型半導体パッケージである。リードフレーム型半導体パッケージ１３では、図示しない半導体チップを覆う封止体１３ａから突出する多数の接続端子１３ｂ、１３ｃおよび１３ｄが封止体１３ａの両側に整列して配置されたリードからなる。第２の半導体パッケージ１３は、グランド層１５の第２領域１５ｂに対応して該第２領域の上方で、プリント配線基板１１の配線パターン１６が設けられた面１４ｂ上に配置されている。第２の半導体パッケージ１３の接続端子のうちの接地用リード１３ｂは、プリント配線基板１１上の接地パターン部１６ｂに接続されている。
【００３１】
この接地パターン部１６ｂは、図２に示すように、プリント配線基板１１の電気絶縁板１４を貫通する導電路２０を経て、グランド層１５の第２領域１５ｂに接続されている。
【００３２】
第２の半導体パッケージ１３の接続端子１３ｃ、１３ｄのうち、第１の半導体パッケージ１２の信号出力端子である信号ピン１２ｃに対応する信号入力端子１３ｃは、信号ピン１２ｃが接続された信号線１６ａに接続されている。第１の半導体パッケージ１２は、例えば、その信号ピン１２ｃから制御信号を出力するドライバＩＣとして機能する。他方、このドライバＩＣからの制御信号が信号線１６ａを経て信号入力端子１３ｃに入力する第２の半導体パッケージ１３は、前記制御信号により動作の制御を受けるレシーバＩＣとして機能する。
【００３３】
第２の半導体パッケージ１３の頂部には、第１の半導体パッケージ１２におけると同様、その封止体１３ａを部分的に覆う導電膜２１が形成されている。導電膜２１は、図２に明確に示すように、導電線２２により接地用リード１３ｂに接続されている。従って、導電膜２１は、接地用リード１３ｂを経てグランド層１５に該グランド層の第２領域１５ｂで接続される。この導電膜２１は、第１の半導体パッケージ１２におけると同様に、封止体１３ａの周面および頂面の全域を覆うように形成することができる。
【００３４】
両半導体パッケージ１２および１３の封止体１２ａ、１３ａ上に設けられた導電膜１８および２１は、配線パターン１６の上方でこれに平行に配置された導電線２３を介して相互に接続されている。
【００３５】
導電線２３は、プリント配線基板１１のグランド層１５が設けられた面１４ａと反対側の面１４ｂ上で、信号線１６ａに平行に、グランド層１５の切欠部１７を横切って配置されている。導電線２３は、切欠部１７の一側に位置する一端で、第１の半導体パッケージ１２の導電膜１８に接続されている。従って、この導電膜１８は、導電線１９および接地用ピン１２ｂを経て、グランド層１５に第１領域１５ａで接続される。また、導電線２３は、切欠部１７の他側に位置する他端で、第２の半導体パッケージ１３の導電膜２１に接続されている。従って、この導電膜２１は導電線２２、接地用ピン１３ｂおよび接地パターン部である回路構成部材１６ｂを経て、グランド層１５に第２領域１５ｂで接続される。
【００３６】
本発明に係る半導体装置１０では、その動作により、ドライバＩＣである第１の半導体パッケージ１２からの制御信号電流が信号線１６ａ上を図１および図２に符号２４で示す矢印方向へ流れ、この制御信号電流がレシーバＩＣである第２の半導体パッケージ１３に入力されると、この制御信号電流に応じて第２の半導体パッケージ１３が動作する。この両半導体パッケージ１２および１３の動作によって各封止体１２ａ、１３ａ内の前記各半導体チップから電磁波が放出されても、各封止体１２ａ、１３ａ上には、それぞれがグランド層１５の各第１領域１５ａおよび１５ｂに接続された導電膜１８、２１が設けられていることから、この導電膜１８および２１のシールド効果により、各封止体１２ａ、１３ａからの電磁波の放出が抑制される。
【００３７】
また、信号線１６ａ上を第１の半導体パッケージ１２から第２の半導体パッケージ１３へ向けて、矢印２４で示す方向への信号電流が流れると、この信号線１６ａ上の信号電流に対応してグランド層１５にその第２の領域１５ｂから第１領域１５ａにむけての戻り電流が流れる。この戻り電流は、信号線１６ａに対応してグランド層１５上を信号線１６ａに沿って流れようとする。
【００３８】
本発明に係る半導体装置１０では、導電線２３が信号線１６ａに近接してこれに平行に配置されており、この導電線２３は、各半導体パッケージ１２、１３の導電膜１８および２１を経てグランド層１５の第１領域１５ａおよび第２の領域１５ｂに両端を電気的に接続されている。そのため、前記した戻り電流は導電線２３の案内作用により、該導電線上を符号２５で示す矢印方向へ沿って流れる。
【００３９】
この導電線２３が設けられていないと、グランド層１５に切欠部１７が設けられていることから、図１に符号２５′の仮想矢印線で示すとおり、戻り電流はグランド層１５の第２の領域１５ｂから切欠部１７を迂回し、連結領域１５ｃを経て第１領域１５ａに流れる。そのため、信号線１６ａを流れる信号電流とグランド層１５の連結領域１５ｃを経る戻り電流とで構成されるループ経路の大きさに応じた比較的大きな電磁ノイズの輻射が生じる。
【００４０】
これに対し、本発明の半導体装置１０では、グランド層１５の切欠部１７の両側で第１領域１５ａおよび第２の領域１５ｂのそれぞれに接続された導電線２３が信号線１６ａに近接してこれと平行に設けられていることから、導電線２３の電流案内作用により、戻り電流は前記した迂回経路を経ることなく、信号線１６ａに近接した導電線２３上を流れる。その結果、信号線１６ａおよびこれに近接して平行に伸びる導電線２３でループ電流のループ経路が構成されるので、このループ経路の短小化によりループ電流による電磁ノイズの輻射が抑制される。
【００４１】
また、この戻り電流のための電流案内線として作用する導電線２３の接続について、シールド機能を有する導電膜１８および２１を利用することにより、この導電線２３を各半導体パッケージ１２、１３の導電膜１８、２１に単に接続することで、導電線２３をグランド層１５の各領域１５ａ、１５ｂに接続することができる。これにより、電流案内線のためのグランド層１５への格別な接続構成を採用することなく、戻り電流のための短絡路を構成することができる。
【００４２】
従って、比較的単純な構成によって、両半導体パッケージ１２、１３および該両半導体パッケージを巡るループ電流によるループ経路からの電磁ノイズ輻射を効果的に抑制することができる。
【００４３】
〈第２の実施の形態〉
第１の実施の形態では、両半導体パッケージ１２および１３間の信号線１６ａに平行な導電線２３の両端を両半導体パッケージ１２および１３のそれぞれの導電膜１８および２１に直接接続した例を示した。これに代えて導電線２３の一端を半導体パッケージ以外の回路構成部材を経てグランド層１５に接続することができる。
【００４４】
図３および図４に示す第２の実施形態の半導体装置１００では、第１の実施の形態における半導体装置１０と同一の機能部分には、これと同一の参照符号が付されている。この第２の実施の形態では、導電線２３と第１の半導体パッケージ１２との接続形態は第１の実施の形態と同一であるが、第２の半導体パッケージ１３との接続形態が第１の実施の形態と異なる。
【００４５】
すなわち、半導体装置１００では、導電線２３の一端は、第１の実施の形態におけると同様に、第１の半導体パッケージ１２に設けられた導電膜１８に接続されている。従って、導電線２３は、この導電膜１８を経てグランド層１５の第１領域１５ａに接続されている。これに対し、導電線２３の他端は、第２の半導体パッケージ１３の導電膜２１に接続されておらず、該導電膜を経ることなく接地パターン部１６ｂに直接接続されている。この接地パターン部１６ｂは、前記したとおり、導電路２０を経てグランド層１５の第２の領域１５ｂに接続されていることから、第１の実施の形態におけると同様に、導電線２３は戻り電流のための案内線として機能する。
【００４６】
また、図３および図４に示す例では、第２の半導体パッケージ１３には、その封止体１３ａ上に導電膜２１が設けられていないが、実施の形態１におけると同様に、第２の半導体パッケージ１３の封止体１３ａに、導電線２２を経て接地パターン部１６ｂに接続される導電膜２１を設けることができる。
【００４７】
第２の実施の形態では、プリント配線基板１１上に設けられた接地パターン部１６ｂを回路構成部材として、導電線２３の端部をこの接地パターン部１６ｂに直接接続したが、プリント配線基板１１上でグランド層１５に接続される接地端子等を回路構成部材として、この回路構成部材に導電線２３を接続することができる。また、プリント配線基板１１として多層プリント配線基板を用いることができ、この場合、導電線２３を多層プリント配線基板の中間導電層で形成することができる。
【００４８】
また、切欠部１７を挟む一組の半導体パッケージ１２および１３間での信号線１６ａについて説明したが、さらに多数組の半導体パッケージ間でのそれぞれの信号線についての戻り電流案内線を設けることができる。また、信号線に限らず、電力線、クロック線等の戻り電流に本発明を適用することができる。
【００４９】
【発明の効果】
請求項１に記載の発明によれば、半導体パッケージの導電膜がグランド層に接続されていることから、前記導電膜のシールド機能により、前記半導体パッケージからの電磁波の輻射が抑制される。また電流案内線のための格別な接続構成を採用することなく、該電流案内線でグランド層の空所部を跨ぐ戻り電流経路を形成することができ、これによりループ電流の経路を短絡することができるので、このループ経路の短小化により、該ループ経路を経るループ電流による電磁ノイズの増大を抑制することができる。
【００５０】
請求項２に記載の発明によれば、前記路線を流れる電流の戻り電流を案内する電流案内線を前記路線の近傍でこれに沿って配置することにより、前記ループ電流のループ経路をより小さく設定することができるので、一層効果的に電磁ノイズの輻射を抑制することができる。
【００５１】
請求項３に記載の発明によれば、電流案内線の他端でのグランド層への接続に配線パターン上に形成された接地パターン部を利用することができ、この接地パターン部に前記基板を貫通して形成される導電部を経て前記電流案内線の他端を確実にグランド層に接続することができる。
【００５２】
請求項４に記載の発明によれば、電流案内線の両端でのグランド層への接続に両半導体パッケージに設けられたそれぞれの導電膜を利用することができるので、両半導体パッケージの間の線路を流れる電流およびその戻り電流により構成されるループ経路の短縮化を図り、このループ経路を流れるループ電流による電磁ノイズの輻射を効果的に抑制することができる。
【００５３】
請求項５または６記載の発明によれば、前記半導体パッケージとしてリードフレーム型またはグリッドアレイ型の半導体パッケージを用いることができ、それらの接地用接続端子にそれぞれの導電膜を比較的容易に接続することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の実施の形態１を模式的に示す平面図である。
【図２】図１に示した半導体装置の縦断面図である。
【図３】本発明に係る半導体装置の実施の形態２を模式的に示す平面図である。
【図４】図３に示した半導体装置の縦断面図である。
【符号の説明】
１０、１００ 半導体装置
１１ （基板）プリント配線基板
１２、１３ 半導体パッケージ
１５ グランド層
１６ 配線パターン
１６ａ （線路）信号線
１６ｂ （回路構成部材）接地パターン部
１７ （空所部）切欠部
１８、２１ 導電膜
１９ （電流案内線）導電線
Claims (6)
- 一方の面にグランド層が形成され、前記一方の面を除く部分に電気回路のための線路が形成された基板と、該基板の他方の面に設けられ、前記線路に接続された接続端子を有する半導体パッケージとを備え、前記グランド層には、前記線路を横切って配置される空所部が形成され、前記半導体パッケージの外面には前記空所部の一方の側で前記グランド層に接続された導電膜が形成され、前記基板の前記他方の面の側には前記空所部を横切って配置される電流案内線が設けられ、該電流案内線の一端は、前記半導体パッケージの前記導電膜に接続され、また前記案内線の他端は、前記空所部の他方の側で前記グランド層に接続された回路構成部材に接続されていることを特徴とする半導体装置。
- 前記案内線は前記路線の近傍で該路線に沿って配置されている請求項１記載の半導体装置。
- 前記基板は一方の面に前記グランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記配線パターンに設けられ前記空所部の前記他方の側で前記グランド層に接続された接地パターン部である請求項１または２に記載の半導体装置。
- 前記基板は一方の面に前記グランド層が形成され他方の面に配線パターンが形成されたプリント配線基板であり、前記回路構成部材は、前記空所部の前記他方の側で前記基板の前記他方の面に配置された第２の半導体パッケージであり、該半導体パッケージはその接続端子が前記線路に接続され、またその外面に前記グランド層に接続された導電膜が形成され、前記電流案内線は前記両半導体パッケージに設けられた前記両導電膜を接続する請求項１または２に記載の半導体装置。
- 前記半導体パッケージの少なくとも一方は、該半導体パッケージの封止体からその外方に伸びるリードを接続端子とするリードフレーム型半導体パッケージであり、該半導体パッケージの前記導電膜は前記リードのうちの接地用リードに接続されている請求項４記載の半導体装置。
- 前記半導体パッケージの少なくとも一方は、該半導体パッケージの封止体からその外方に伸びるピンを接続端子とするグリッドアレイ型半導体パッケージであり、該半導体パッケージの前記導電膜は前記ピンのうちの接地用ピンに接続されている請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104726A JP4279034B2 (ja) | 2003-04-09 | 2003-04-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104726A JP4279034B2 (ja) | 2003-04-09 | 2003-04-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311797A JP2004311797A (ja) | 2004-11-04 |
| JP4279034B2 true JP4279034B2 (ja) | 2009-06-17 |
Family
ID=33467438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003104726A Expired - Fee Related JP4279034B2 (ja) | 2003-04-09 | 2003-04-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4279034B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5068441B2 (ja) * | 2005-10-07 | 2012-11-07 | Ｎｅｃディスプレイソリューションズ株式会社 | 電子回路基板 |
| JPWO2021029194A1 (ja) * | 2019-08-09 | 2021-02-18 |
-
2003
- 2003-04-09 JP JP2003104726A patent/JP4279034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004311797A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008010859A (ja) | 半導体装置 | |
| JP4707095B2 (ja) | 半導体回路 | |
| JP2003174111A (ja) | 半導体装置 | |
| JP7133319B2 (ja) | 基板回路装置及びプリント配線基板 | |
| JP4279034B2 (ja) | 半導体装置 | |
| US20230253341A1 (en) | Circuit module | |
| JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
| US7405483B2 (en) | Electronic assembly and circuit board | |
| CN107958875B (zh) | 半导体装置以及布线基板的设计方法 | |
| JP2002057418A (ja) | プリント配線基板 | |
| KR20060074829A (ko) | 적층형 반도체 장치 | |
| JP2017195225A (ja) | チップ抵抗器 | |
| JP3473236B2 (ja) | 電子回路装置 | |
| CN108738366B (zh) | 电子装置 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JP4579040B2 (ja) | 半導体増幅器 | |
| WO2024004846A1 (ja) | モジュール | |
| JP7020629B2 (ja) | 半導体装置 | |
| JP4359110B2 (ja) | 回路装置 | |
| JP4215530B2 (ja) | 回路装置 | |
| JP4610283B2 (ja) | 半導体装置 | |
| JP5277491B2 (ja) | 半導体装置 | |
| JPH09223758A (ja) | 半導体装置 | |
| JP2009004528A (ja) | 半導体装置 | |
| JP3601317B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |