JP5277491B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5277491B2 JP5277491B2 JP2008201021A JP2008201021A JP5277491B2 JP 5277491 B2 JP5277491 B2 JP 5277491B2 JP 2008201021 A JP2008201021 A JP 2008201021A JP 2008201021 A JP2008201021 A JP 2008201021A JP 5277491 B2 JP5277491 B2 JP 5277491B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- pad
- semiconductor
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
Description
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を概略的に示す切欠斜視図である。また図2は、図1の概略平面図である。また図3および図4の各々は、図2の概略断面図である。また図5は、図2の封止部内をより模式的に示す部分平面図である。また図6は、図5の第1および第2の半導体チップ近傍を示す部分拡大図である。
また好ましくは、シールドリードLEG、LWGの各々は、第1のリードLSと、第2のリードLESと、第3のリードLWSと、リードLEN、LWN、LNとの各々とから絶縁されている。
図8は、本発明の実施の形態2における半導体装置の封止部内を模式的に示す部分平面図である。なお図8により示される範囲は、図5により示される範囲に対応している。
(実施の形態3)
図9は、本発明の実施の形態3における半導体装置の構成を概略的に示す平面図である。また図10および図11の各々は、図9の概略断面図である。また図12は、本発明の実施の形態3における半導体装置に用いられる第2の半導体チップの構成を概略的に示す平面レイアウト図である。また図13は、図9の封止部内を模式的に示す平面レイアウト図である。また図14は、図13の第1および第2の半導体チップ近傍を示す部分拡大図である。
第1の半導体チップC1rの平面寸法は、3.5〜4.5×3.5〜4.5mmである。第2の半導体チップC2rの第1および第2の辺S1、S2は5〜7mmであり、第3および第4の辺S3、S4は2〜3mmである。中継配線JW、JEの線幅は5〜7μmであり、線間間隔は2〜5μmである。第2〜第4のパッドPJN、PJE、PJWのパッドの大きさは50〜80μmであり、パッド間間隔は60〜100μmである。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図16は、本発明の実施の形態4における半導体装置の封止部内を模式的に示す平面レイアウト図である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Claims (5)
- アイランドと、
前記アイランド上に設けられ、第1のパッドを有する第1の半導体チップと、
平面視において第1の辺と前記第1の辺に対向する第2の辺と第3および第4の辺とを有する矩形状の外周を有し、前記第1〜第4の辺のうち前記第1の辺が前記第1の半導体チップに最も近くなるように前記アイランド上に設けられた第2の半導体チップとを備え、
前記第2の半導体チップは、前記第1および第2の辺の各々との距離に比して前記第3の辺との距離が小さい位置に設けられた第2のパッドを含み、
平面視において前記第1のパッドとの間に前記第1および第2の辺を挟むように配置された第1のリードと、
前記第2の半導体チップの上方を通り、平面視において前記第1および第2の辺と交差しかつ前記第3の辺との間に前記第2のパッドを挟むように前記第2の半導体チップの領域を経由し、前記第1のパッドを前記第1のリードに接続する第1のワイヤと、
平面視において前記第2のパッドとの間に前記第3の辺を挟むように配置された第2のリードと、
前記第2のパッドを前記第2のリードに接続する第2のワイヤと、
前記第1および第2のリードの各々の一部が突出するように、前記第1および第2の半導体チップと前記第1および第2のワイヤとを封止する封止部とをさらに備えた、半導体装置。 - 第1および第2のリードのうち、一方のリードはアナログ信号を伝達するためのリードであり、他方のリードはデジタル信号を伝達するためのリードである、請求項1に記載の半導体装置。
- 前記第2の半導体チップがワイヤボンディングのために有する全てのパッドは、前記第1および第2の辺の各々との距離に比して前記第3および第4の辺のいずれかとの距離が小さい位置に設けられる、請求項1または2に記載の半導体装置。
- 前記第2の半導体チップがワイヤボンディングのために有する全てのアナログ信号用パッドは、前記第1および第2の辺の各々との距離に比して前記第3および第4の辺のいずれかとの距離が小さい位置に設けられる、請求項1または2に記載の半導体装置。
- 前記第3の辺は前記第1の辺よりも短い、請求項1〜4のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201021A JP5277491B2 (ja) | 2008-08-04 | 2008-08-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201021A JP5277491B2 (ja) | 2008-08-04 | 2008-08-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010040715A JP2010040715A (ja) | 2010-02-18 |
JP5277491B2 true JP5277491B2 (ja) | 2013-08-28 |
Family
ID=42012960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008201021A Expired - Fee Related JP5277491B2 (ja) | 2008-08-04 | 2008-08-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5277491B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5865220B2 (ja) * | 2012-09-24 | 2016-02-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0783035B2 (ja) * | 1993-02-01 | 1995-09-06 | 日本電気株式会社 | 半導体装置 |
-
2008
- 2008-08-04 JP JP2008201021A patent/JP5277491B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010040715A (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9461016B2 (en) | Semiconductor device | |
JP2008010859A (ja) | 半導体装置 | |
JP5486376B2 (ja) | 半導体装置 | |
JPH06283567A (ja) | リードフレームをリードオンチップ式内部リードボンディングする方法及び装置 | |
JP3407025B2 (ja) | 半導体装置及びその製造方法 | |
KR101647863B1 (ko) | 반도체 장치 | |
US9252132B2 (en) | Semiconductor device and semiconductor module | |
JP4071782B2 (ja) | 半導体装置 | |
JP4471600B2 (ja) | 回路装置 | |
JPWO2006038421A1 (ja) | 電子デバイス及びこれに用いるパッケージ | |
JP5277491B2 (ja) | 半導体装置 | |
JP5088059B2 (ja) | アイソレータおよびアイソレータの製造方法 | |
US20200043864A1 (en) | Module | |
JP2674553B2 (ja) | 半導体装置 | |
US7405483B2 (en) | Electronic assembly and circuit board | |
US9287249B2 (en) | Semiconductor device | |
US10347573B2 (en) | Semiconductor device and wiring board design method | |
JP2007149809A (ja) | 半導体装置およびその製造方法 | |
US20110241191A1 (en) | Semiconductor lamination package and method of producing semiconductor lamination package | |
JP3646970B2 (ja) | 半導体集積回路及び半導体集積回路装置 | |
JPH04127545A (ja) | 半導体集積回路装置 | |
US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
US9633959B2 (en) | Integrated circuit die with corner IO pads | |
JP5390494B2 (ja) | 半導体装置 | |
JPH09307061A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130501 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |