JP2009049259A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009049259A
JP2009049259A JP2007215550A JP2007215550A JP2009049259A JP 2009049259 A JP2009049259 A JP 2009049259A JP 2007215550 A JP2007215550 A JP 2007215550A JP 2007215550 A JP2007215550 A JP 2007215550A JP 2009049259 A JP2009049259 A JP 2009049259A
Authority
JP
Japan
Prior art keywords
metal wiring
mos transistor
type mos
source region
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007215550A
Other languages
English (en)
Other versions
JP5165967B2 (ja
Inventor
Hiroaki Takasu
博昭 鷹巣
Takayuki Takashina
隆之 高品
Sukehiro Yamamoto
祐広 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007215550A priority Critical patent/JP5165967B2/ja
Priority to US12/191,693 priority patent/US7750409B2/en
Priority to TW97131421A priority patent/TWI467739B/zh
Priority to CN2008101611651A priority patent/CN101373766B/zh
Priority to KR1020080082596A priority patent/KR101475952B1/ko
Publication of JP2009049259A publication Critical patent/JP2009049259A/ja
Application granted granted Critical
Publication of JP5165967B2 publication Critical patent/JP5165967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 高融点金属を含む多層配線を使用してトランジスタに導入される配線がトランジスタのチャネル幅方向と垂直の方向から導入される場合においても、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの全体で均一に動作させることのできる半導体装置を得る。
【解決手段】 複数のドレイン領域と複数のソース領域が交互に配置され、前記ドレイン領域と前記ソース領域の間にゲート電極が配置された、複数のトランジスタが一体化した構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、ドレイン領域に接続される第１のメタル配線とソース領域に接続される第１のメタル配線の片方あるいは両方が、第１のメタル配線以外の複数層のメタル配線と接続されており、第１のメタル配線と第１のメタル配線以外の複数層のメタル配線とを電気的に接続するためのビアホールの数を、ＥＳＤ保護用のＮ型ＭＯＳトランジスタへ外部から配線される配線の距離に応じて、遠くなるほど数多く形成した。
【選択図】 図１

Description

本発明は、ＭＯＳ型トランジスタを有する半導体装置に関する。特に、Ｎ型のＭＯＳトランジスタをＥＳＤ保護素子として使用した半導体装置に関する。
ＭＯＳ型トランジスタを有する半導体装置では、外部接続用のＰＡＤからの静電気による内部回路の破壊を防止するためのＥＳＤ保護素子として、Ｎ型ＭＯＳトランジスタのゲート電位をグランド（Ｖｓｓ）に固定してオフ状態として設置する、いわゆるオフトランジスタが知られている。
オフトランジスタは、他ロジック回路などの内部回路を構成するＭＯＳ型トランジスタと異なり、一時に多量の静電気による電流を流しきる必要があるため、数百ミクロン程度の大きな幅（Ｗ幅）を有するトランジスタで形成されることが多い。
このため、オフトランジスタは複数のドレイン領域、ソース領域、ゲート電極を櫛形に組み合わせた形態を取ることが多い。
しかしながら、複数のトランジスタを組み合わせた構造をとることにより、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ全体で均一な動作をさせることは難しく、例えば外部接続端子からの距離が近い部分に電流集中が起こり、本来のＥＳＤ保護機能を十分に発揮できずに破壊してしまうことがあった。
この改善策として、外部接続端子からの距離に応じて、特にドレイン領域上のコンタクトホールとゲート電極との距離を、外部接続端子からの距離が遠いほど小さくして、トランジスタの動作を速める工夫をした方法も提案されている（例えば、特許文献１の第２図参照。）。
特開平７−４５８２９号公報
しかしながら、例えばオフトランジスタの動作を均一にしようとＷ幅を小さくすると、十分な保護機能を果たせなくなってしまう。また上記特許文献１では、ドレイン領域における、コンタクトからゲート電極までの距離を調整することにより、局所的にトランジスタ動作速度を調整するものであるが、ドレイン領域の幅の縮小化に伴って所望のコンタクト位置を確保できないこと、近年の高融点金属を含む配線による配線の低抵抗化で、サージの伝播スピードがさらに速くなり、コンタクトとゲート電極までの距離だけでは調整しきれない場合が生じること、あるいは、トランジスタに導入される配線がトランジスタの幅方向と垂直の方向から導入される場合に適応が困難であることなどの課題を有していた。
上記課題を解決するために、本発明は半導体装置を以下のように構成した。
複数のドレイン領域と複数のソース領域が交互に配置され、前記ドレイン領域と前記ソース領域の間にゲート電極が配置された、複数のトランジスタが一体化した構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、ドレイン領域は外部接続端子と電気的に接続され、ソース領域はグランド電位供給ラインと電気的に接続されており、ドレイン領域に接続される第１のメタル配線とソース領域に接続される第１のメタル配線の片方あるいは両方が、第１のメタル配線以外の複数層のメタル配線と接続されており、第１のメタル配線と第１のメタル配線以外の複数層のメタル配線とを電気的に接続するためのビアホールの数を、ＥＳＤ保護用のＮ型ＭＯＳトランジスタへ外部から配線される配線の距離に応じて、遠くなるほど数多く形成した。
また、第１のメタル配線以外の複数層のメタル配線はＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と垂直な方向から配線されており、第１のメタル配線はＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と水平な方向に配置されており、第１のメタル配線以外の複数層のメタル配線と第１のメタル配線とは、ドレイン領域の上あるいは、ソース領域の上の領域にてビアホールにより接続されるようにした。
また、ビアホールはドレイン領域あるいは、ソース領域の上の領域において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と水平な方向に広く分布するように配置するようにした。
あるいは、ビアホールはドレイン領域あるいは、ソース領域の一部の領域の上に固まるように配置されるようにした。
以上説明したように、本発明によれば、これらの手段によって、高融点金属を含む高速配線多層配線を使用してトランジスタに導入される配線がトランジスタのチャネル幅方向と垂直の方向から導入される場合においても、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの全体で均一に動作させることができるようにした。
このため、十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置を得ることができる。
図１は、本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的平面図である。
Ｎ型の高濃度不純物領域からなる第１のソース領域１０１と第１のドレイン領域３０１が形成されており、第１のソース領域１０１と第１のドレイン領域３０１の間には、図示しないがシリコン酸化膜などからなるゲート絶縁膜が設けられ、その上面にポリシリコンなどからなるゲート電極２０１が形成されている。続いて、繰り返しパタン的に、第１のドレイン領域３０１からゲート電極２０１を介して第２のソース領域１０２、またゲート電極２０１を介して第２のドレイン領域３０２、さらにゲート電極２０１を介して第３のソース領域１０３が形成されている。第１の実施例においては、ソース領域を３つ、ドレイン領域を２つ、ゲート電極を４つ配置した形の例を示した。ＭＯＳトランジスタとしては４つのものが組み合わさった形である。
ここで、第１のソース領域１０１、第２のソース領域１０２、および第３のソース領域１０３には、高融点金属を含むメタル材料などで形成され太く低抵抗な配線で形成されるグランド電位供給ライン７０１に接続された高融点金属を含む材料などで形成された第２のメタル配線７１１によりグランド電位が供給される。第２のメタル配線７１１は、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と垂直な向きでグランド電位供給ライン７０１から配線されており、ビアホール６０１を介して、高融点金属を含む材料などからなる第１のメタル配線９０１と接続され、さらに簡単のため図示は省略するが、第１のソース領域１０１、第２のソース領域１０２、および第３のソース領域１０３へコンタクトホールを介して接続される。
ここで、ビアホール６０１の数は、グランド電位供給ライン７０１から最も離れた位置に配置された第３のソース領域１０３上で、最も多く設置され、グランド電位供給ライン７０１に最も近い位置に配置された第１のソース領域１０１上で最も少なくなるように設置される。
ビアホール数を適正な値に設定することにより、第１のソース領域１０１、第２のソース領域１０２、および第３のソース領域１０３において、グランド電位供給ライン７０１に接続された第２のメタル配線７１１の配線抵抗と、ビアホール６０１による接続抵抗とを組み合わせた抵抗値の合計を略等しくすることができ、グランド電位供給ライン７０１に近い部分に偏ることなく、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ全体で均一に動作させることができる。
また、第２のメタル配線７１１は、グランド電位供給ライン７０１から遠ざかるほど、太くなる例を示したが、このような形態をとることで、第２のメタル配線７１１の配線抵抗の影響を緩和することができる。
一方、外部接続端子８０１には、高融点金属を含む材料などからなる第１のメタル配線８１１が接続され、第１のドレイン領域３０１、および第２のドレイン領域３０２に導入される。そして図示は省略するが、コンタクトホールを介して第１のドレイン領域３０１、および第２のドレイン領域３０２と第１のメタル配線８１１が接続されている。
図１に示した第１の実施例に置いては、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのソース領域の電位を供給、固定するための配線を第２のメタル配線として、ドレイン領域に接続する配線を第１のメタル配線とした例を示したが、反対にソース領域の電位を供給、固定するための配線を第１のメタル配線として、ドレイン領域に接続する配線を第２のメタル配線としたり、その他の組み合わせにしたりすることは自由に行われてよい。その際に、第２のメタル配線を用いた側に配置されるビアホールの個数を、図１に示した第１の実施例の説明の主旨に沿って、ＥＳＤ保護用のＮ型ＭＯＳトランジスタにおける複数のドレインあるいは、ソース領域において導入される配線抵抗と配線間の抵抗の合計が、略等しくなるように分配配置することが肝要である。
また、図１に示した第１の実施例に置いては、２層のメタル配線を用いた例を示したが、３層以上の複数層の配線を用いても構わない。その際には２層の例で説明した事項と同様の点に留意することが必要である。
図２は、本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第２の実施例を示す模式的平面図である。図１と対応する部分には同じ番号が付してある。図１に示した第１の実施例と異なる点は、ビアホール６０１の配置である。図１に示した第１の実施例では、第１のソース領域１０１、第２のソース領域１０２、および第３のソース領域１０３の上に配置されたビアホール６０１は、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と水平な方向に広く分布する形で配置した。一方、図２に示した第２の実施例においては、ビアホール６０１は、第１のソース領域１０１、第２のソース領域１０２、および第３のソース領域１０３の一部の領域の上に集合して配置されるようにした。
これは、第１のドレイン領域３０１、および第２のドレイン領域３０２と第１のメタル配線８１１の接続に注意した結果である。即ち、外部接続端子８０１から配線されたメタル配線８１１は、第１のドレイン領域３０１、および第２のドレイン領域３０２の一端から第１のドレイン領域３０１、および第２のドレイン領域３０２に導入されるため、チャネル幅方向において外部接続端子８０１に近い側と遠い側とでメタル配線８１１の配線抵抗値が異なることになり、第１のドレイン領域３０１、および第２のドレイン領域３０２のそれぞれの外部接続端子８０１に近い側の方が、比較的動作し易い状態になる。
この状況に鑑みて、第１のドレイン領域３０１、および第２のドレイン領域３０２と対になる第１のソース領域１０１、第２のソース領域１０２、および第３のソース領域１０３において外部接続端子８０１から遠い領域に集中するようにビアホール６０１を設置することで、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの動作に際してチャネル幅方向における外部接続端子８０１との距離依存性が生じることを緩和することを目的としている。
図２に示した第２の実施例に置いては、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのソース領域の電位を供給、固定するための配線を第２のメタル配線として、ドレイン領域に接続する配線を第１のメタル配線とした例を示したが、図１の例と同様に、ソース領域の電位を供給、固定するための配線を第１のメタル配線として、ドレイン領域に接続する配線を第２のメタル配線としたり、その他の組み合わせにしたりすることは自由に行われてよい。
その際に、第２のメタル配線を用いた側に配置されるビアホールの個数を、図１に示した第１の実施例の説明の主旨に沿って、ＥＳＤ保護用のＮ型ＭＯＳトランジスタにおける複数のドレインあるいは、ソース領域において導入される配線抵抗と配線間の抵抗の合計が、略等しくなるように分配配置することが肝要であるという点、および３層以上の複数層のメタル配線にも適用可能である点も図１の例と同様である。その他の説明については、図１と同一の符号を付記することで説明に代える。
本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的平面図である。 本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第２の実施例を示す模式的平面図である。
符号の説明
１０１ 第１のソース領域
１０２ 第２のソース領域
１０３ 第２のソース領域
２０１ ゲート電極
３０１ 第１のドレイン領域
３０２ 第２のドレイン領域
６０１ ビアホール
７０１ グランド電位供給ライン
７１１ 第２のメタル配線
８０１ 外部接続端子
８１１ 第１のメタル配線
９０１ 第１のメタル配線

Claims (5)

  1. 複数のドレイン領域と複数のソース領域が交互に配置され、前記ドレイン領域と前記ソース領域の間にゲート電極が配置された、複数のトランジスタが一体化した構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、前記ドレイン領域は外部接続端子と電気的に接続され、前記ソース領域はグランド電位供給ラインと電気的に接続されており、前記ドレイン領域に接続される第１のメタル配線と前記ソース領域に接続される前記第１のメタル配線の片方あるいは両方が、前記第１のメタル配線以外の複数層のメタル配線と接続されており、前記第１のメタル配線と前記第１のメタル配線以外の複数層のメタル配線とを電気的に接続するためのビアホールの数が、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタへ外部から配線される配線の距離に応じて、遠くなるほど数多く形成されていることを特徴とする半導体装置。
  2. 前記第１のメタル配線以外の複数層のメタル配線は前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と垂直な方向から配線されており、前記第１のメタル配線は前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と水平な方向に配置されており、前記第１のメタル配線以外の複数層のメタル配線と前記第１のメタル配線とは、前記ドレイン領域の上あるいは、前記ソース領域の上の領域にて前記ビアホールにより接続されていることを特徴とする請求項１記載の半導体装置。
  3. 前記コンタクトは前記ドレイン領域あるいは、前記ソース領域の上の領域において、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と水平な方向に広く分布するように配置されていることを特徴とする請求項２記載の半導体装置。
  4. 前記ビアホールは前記ドレイン領域あるいは、前記ソース領域の一部の領域の上に固まるように配置されていることを特徴とする請求項２記載の半導体装置。
  5. 前記第１のメタル配線および前記第１のメタル配線以外の複数層のメタル配線には高融点金属が含まれていることを特徴とする請求項１記載の半導体装置。
JP2007215550A 2007-08-22 2007-08-22 半導体装置 Active JP5165967B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007215550A JP5165967B2 (ja) 2007-08-22 2007-08-22 半導体装置
US12/191,693 US7750409B2 (en) 2007-08-22 2008-08-14 Semiconductor device
TW97131421A TWI467739B (zh) 2007-08-22 2008-08-18 半導體裝置
CN2008101611651A CN101373766B (zh) 2007-08-22 2008-08-22 半导体器件
KR1020080082596A KR101475952B1 (ko) 2007-08-22 2008-08-22 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215550A JP5165967B2 (ja) 2007-08-22 2007-08-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2009049259A true JP2009049259A (ja) 2009-03-05
JP5165967B2 JP5165967B2 (ja) 2013-03-21

Family

ID=40381366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215550A Active JP5165967B2 (ja) 2007-08-22 2007-08-22 半導体装置

Country Status (5)

Country Link
US (1) US7750409B2 (ja)
JP (1) JP5165967B2 (ja)
KR (1) KR101475952B1 (ja)
CN (1) CN101373766B (ja)
TW (1) TWI467739B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219504A (ja) * 2009-02-23 2010-09-30 Seiko Instruments Inc 半導体装置
US20110073948A1 (en) * 2009-09-25 2011-03-31 Hiroaki Takasu Semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
KR100996174B1 (ko) * 2008-12-15 2010-11-24 주식회사 하이닉스반도체 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
JP5529607B2 (ja) * 2010-03-29 2014-06-25 セイコーインスツル株式会社 半導体装置
JP5701684B2 (ja) * 2011-05-23 2015-04-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
KR101668885B1 (ko) * 2011-07-01 2016-10-25 매그나칩 반도체 유한회사 Ｅｓｄ 보호 소자
JP2013110269A (ja) * 2011-11-21 2013-06-06 Samsung Electro-Mechanics Co Ltd Ｃｍｏｓ集積回路及び増幅回路
JP6099985B2 (ja) * 2013-01-18 2017-03-22 エスアイアイ・セミコンダクタ株式会社 半導体装置
CN105097926A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种新型的射频晶体管版图结构
CN106200160A (zh) * 2016-07-08 2016-12-07 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR20220104423A (ko) 2021-01-18 2022-07-26 성기봉 페달엔진자전거(실용모델)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0296355A (ja) * 1988-03-18 1990-04-09 Fujitsu Ltd 配線パターン接続構造
JPH09181196A (ja) * 1995-12-02 1997-07-11 Samsung Electron Co Ltd 静電気保護素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68922767T2 (de) * 1988-03-18 1995-09-28 Fujitsu Ltd Verbindungsstruktur zum Verbinden von Leitern in einem elektronischen Apparat.
JPH0745829A (ja) 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
KR100203054B1 (ko) * 1995-12-02 1999-06-15 윤종용 개선된 정전기 방전 능력을 갖는 집적 회로
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
JP4170210B2 (ja) * 2003-12-19 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7511345B2 (en) * 2005-06-21 2009-03-31 Sarnoff Corporation Bulk resistance control technique
CN100561738C (zh) * 2006-06-12 2009-11-18 中芯国际集成电路制造(上海)有限公司 利用多晶硅区的i/o esd保护的系统和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0296355A (ja) * 1988-03-18 1990-04-09 Fujitsu Ltd 配線パターン接続構造
JPH09181196A (ja) * 1995-12-02 1997-07-11 Samsung Electron Co Ltd 静電気保護素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219504A (ja) * 2009-02-23 2010-09-30 Seiko Instruments Inc 半導体装置
US20110073948A1 (en) * 2009-09-25 2011-03-31 Hiroaki Takasu Semiconductor device
US8278714B2 (en) * 2009-09-25 2012-10-02 Seiko Instruments Inc. Semiconductor device

Also Published As

Publication number Publication date
KR20090020532A (ko) 2009-02-26
CN101373766B (zh) 2012-08-15
KR101475952B1 (ko) 2014-12-23
JP5165967B2 (ja) 2013-03-21
US7750409B2 (en) 2010-07-06
TWI467739B (zh) 2015-01-01
TW200929523A (en) 2009-07-01
US20090050968A1 (en) 2009-02-26
CN101373766A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
JP5165967B2 (ja) 半導体装置
JP5603089B2 (ja) 半導体装置
JP5226260B2 (ja) 半導体装置
JP5529607B2 (ja) 半導体装置
TWI575699B (zh) 半導體裝置
JP5546191B2 (ja) 半導体装置
JP5511395B2 (ja) 半導体装置
JP2013153019A (ja) 半導体装置
JP6100026B2 (ja) 半導体装置
JP2009147001A (ja) 半導体装置
JP6099985B2 (ja) 半導体装置
JP2008305837A (ja) 半導体装置
JP2009146977A (ja) 半導体装置
JP2011192842A (ja) 半導体装置
JP6099986B2 (ja) 半導体装置
JP2013153018A (ja) 半導体装置
JP2011142189A (ja) 半導体装置
JP2007250684A (ja) 回路基板及び表示装置
JP2008227197A (ja) 半導体装置
JP2009060027A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350