JP6099985B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6099985B2
JP6099985B2 JP2013007152A JP2013007152A JP6099985B2 JP 6099985 B2 JP6099985 B2 JP 6099985B2 JP 2013007152 A JP2013007152 A JP 2013007152A JP 2013007152 A JP2013007152 A JP 2013007152A JP 6099985 B2 JP6099985 B2 JP 6099985B2
Authority
JP
Japan
Prior art keywords
wiring
input voltage
ground voltage
nmos transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013007152A
Other languages
English (en)
Other versions
JP2014138145A (ja
Inventor
洸一 島崎
洸一 島崎
嘉胤 廣瀬
嘉胤 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013007152A priority Critical patent/JP6099985B2/ja
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to CN201380070741.0A priority patent/CN104937701B/zh
Priority to EP13871657.6A priority patent/EP2947680A4/en
Priority to PCT/JP2013/084289 priority patent/WO2014112294A1/ja
Priority to KR1020157018943A priority patent/KR102082644B1/ko
Priority to US14/761,672 priority patent/US9391064B2/en
Priority to TW102148938A priority patent/TWI575747B/zh
Publication of JP2014138145A publication Critical patent/JP2014138145A/ja
Application granted granted Critical
Publication of JP6099985B2 publication Critical patent/JP6099985B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/815—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base region of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)

Description

本発明は、ＥＳＤ（静電気放電）保護回路用のＮＭＯＳトランジスタを備える半導体装置に関する。
まず、従来の半導体装置について説明する。図２は、従来の半導体装置を示す平面図である。
ＥＳＤから内部回路を保護するＥＳＤ保護回路には、通常ＮＭＯＳトランジスタが使用される。このＮＭＯＳトランジスタのパターンは、例えば、図２に示すようにレイアウトされる。
ＮＭＯＳトランジスタ９０は、交互に配置される複数のソース及び複数のドレイン、それぞれのソースとドレインとの間に形成される複数で偶数となるチャネル、及び、それぞれのチャネルの上に設けられるゲート９８を備える。ゲート９８は、マルチフィンガータイプであり、一つのポリシリコンで構成され、各ソースは、ソース配線９９にそれぞれ接続され、各ドレインは、ドレイン配線９７にそれぞれ接続される。このドレイン配線９７は、延長されてパッド８０に接続される（例えば、特許文献１参照）。
特開２００５−２９４７４０号公報（図１）
ここで、特許文献１によって開示された技術では、図２において、ソース配線９９が図の下方から接続されているので、ＮＭＯＳトランジスタ９０の図中の下のチャネルに対するソース配線９９の寄生抵抗の値は、図中の上のチャネルに対するソース配線９９の寄生抵抗の値よりも低い。つまり、各チャネルに関するソース配線９９の寄生抵抗の値が異なっている。
すると、各チャネルにおいて、ＥＳＤによるサージ電流が均一に流れにくいことになる。つまり、サージ電流が特定のチャネルに集中しやすい。ここでは、サージ電流は図中下のチャネルに集中しやすい。よって、ＥＳＤ保護回路用のＮＭＯＳトランジスタ９０において、極所発熱による破壊が発生しやすく、ＥＳＤ耐量が低くなってしまう。
本発明は、上記課題に鑑みてなされ、ＥＳＤ耐量の高い半導体装置を提供する。
本発明は、上記課題を解決するため、ＥＳＤ保護回路用のＮＭＯＳトランジスタを備える半導体装置において、交互に配置される複数のソース及び複数のドレイン、前記ソースと前記ドレインとの間の複数で偶数のチャネル、及び、複数の前記チャネルの上に設けられる複数のゲートを備える前記ＮＭＯＳトランジスタと、外部接続用の接地電圧パッドからの配線と、自身の配線方向の一端で、電気的に接続される接地電圧配線と、外部接続用の入力電圧パッドからの配線と、自身の配線方向の一端で、電気的に接続される入力電圧配線と、前記接地電圧配線と複数の前記ソースとを、それぞれ電気的に接続する複数のソース配線と、前記入力電圧配線と複数の前記ドレインとを、それぞれ電気的に接続する複数のドレイン配線と、前記接地電圧配線と複数の前記ゲートとを、それぞれ電気的に接続する複数のゲート配線と、を備え、前記接地電圧配線の一端と前記入力電圧配線の一端とは、前記ＮＭＯＳトランジスタの中心を中心とし、略対向する、ことを特徴とする半導体装置を提供する。
本発明では、ＮＭＯＳトランジスタの各チャネルにおいて、各チャネルに関するソース配線及びドレイン配線の寄生抵抗の値が異なるが、ソース配線の寄生抵抗とドレイン配線の寄生抵抗との合計抵抗の値はほぼ等しくなる。すると、各チャネルにおいて、サージ電流が均一に流れやすくなる。つまり、サージ電流が特定のチャネルに集中しにくくなる。よって、ＥＳＤ保護回路用のＮＭＯＳトランジスタにおいて、極所発熱による破壊が発生しにくくなり、ＥＳＤ耐量が高くなる。
半導体装置を示す平面図である。 従来の半導体装置を示す平面図である。
以下、本発明の実施形態について、図面を参照して説明する。
まず、半導体装置の構成について説明する。図１は、半導体装置を示す平面図である。
半導体装置は、ＥＳＤ保護回路用のＮＭＯＳトランジスタ１０、接地電圧配線２２ａ、及び、入力電圧配線２３ａを備える。ＮＭＯＳトランジスタ１０は、交互に配置される複数のソース１２及び複数のドレイン１３、ソース１２とドレイン１３との間の複数で偶数のチャネル、複数のチャネルの上に設けられる複数のゲート１１、及び、ソース１２及びドレイン１３を囲うよう配置されるバックゲート１４を備える。ここで、ＮＭＯＳトランジスタ１０のチャネル長方向の最も端の拡散領域は、ソース１２である。
ここで、接地電圧配線２２ａは、概ね長方形をなしており、外部接続用の接地電圧パッドからの配線２２ｂと、自身の配線方向の一端で、電気的に接続される。即ち、図１では外部接続用の接地電圧パッドからの配線２２ｂが左から接地電圧配線２２ａに接続されており、接続される一端は図の上下方向に走っているとする。同様に、入力電圧配線２３ａは、概ね長方形をなしており、外部接続用の入力電圧パッドからの配線２３ｂと、自身の配線方向の他の一端で、電気的に接続される。即ち、図１では外部接続用の入力電圧パッドからの配線２３ｂが右から入力電圧配線２３ａに接続されており、接続される他の一端は図の上下方向に走っているとする。接地電圧配線２２ａの一端と入力電圧配線２３ａの他の一端とは、ＮＭＯＳトランジスタ１０の中心を中心とし、略対向する。即ち、点対称の位置に近い配置となっている。ただし、この時、接地電圧配線２２ａの一端と入力電圧配線２３ａの他の一端とが、ＮＭＯＳトランジスタ１０の中心を通る図内の水平線に対し、上下対称の位置にあってはならない。また、外部接続用の接地電圧パッドからの配線２２ｂと外部接続用の入力電圧パッドからの配線２３ｂとは、一般的には、ＮＭＯＳトランジスタ１０のチャネル長方向に対してともに平行に配置されているとする。
複数のソース配線２２は、接地電圧配線２２ａとコンタクト１９を介する複数のソース１２とを、それぞれ電気的に接続する。複数のドレイン配線２３は、入力電圧配線２３ａとコンタクト１９を介する複数のドレイン１３とを、それぞれ電気的に接続する。複数のゲート配線２１は、接地電圧配線２２ａとコンタクト１９を介する複数のゲート１１とを、それぞれ電気的に接続する。バックゲート配線２４は、接地電圧配線２２ａとコンタクト１９を介するバックゲート１４とを、電気的に接続する。
ここで、ゲート１１は、半導体基板上で、ポリシリコンで構成される。ソース１２及びドレイン１３は、Ｐ型の半導体基板の表面に設けられるＮ型の拡散領域である。バックゲート１４は、Ｐ型の半導体基板の表面に設けられるＰ型の拡散領域である。ソース配線２２などの全ての配線は、半導体基板上で、アルミニウムや銅などの金属膜で構成される。
また、複数のソース配線２２は、同一形状の金属膜でそれぞれ形成される。複数のドレイン配線２３は、同一形状の金属膜でそれぞれ形成される。複数のゲート配線２１は、同一形状の金属膜でそれぞれ形成される。
次に、外部接続用の入力電圧パッドへの入力電圧が通常である場合の、ＥＳＤ（静電気放電）から内部回路を保護するＥＳＤ保護回路用のＮＭＯＳトランジスタ１０の動作について説明する。
ソース１２とゲート１１とバックゲート１４との電圧は、接地電圧であり、ドレイン１３の電圧は、入力電圧である。よって、通常時では、ＮＭＯＳトランジスタ１０は、オフしており、ドレイン１３に印加される入力電圧に影響を与えない。
次に、外部接続用の入力電圧パッドにＥＳＤによるサージ電流が流れる場合の、ＮＭＯＳトランジスタ１０のＥＳＤ保護動作について説明する。
ＥＳＤによるサージ電流が、入力電圧パッドから接地電圧パッドに流れる。この時、ＮＭＯＳトランジスタ１０の寄生ダイオードは、ブレイクダウン動作により、このサージ電流を逆方向に流している。すると、入力電圧パッドは半導体装置の内部回路に電気的に接続されているが、入力電圧パッドからのサージ電流は内部回路に流れない。よって、内部回路がサージ電流から保護される。
この時、ＮＭＯＳトランジスタ１０において、接地電圧パッドからの配線２２ｂに近いソース１２では、接地電圧パッドまでの寄生抵抗の値が小さくなり、遠いソース１２では、値が大きくなる。同様に、入力電圧パッドからの配線２３ｂに近いドレイン１３では、入力電圧パッドまでの寄生抵抗の値が小さくなり、遠いドレイン１３では、値が大きくなる。つまり、ＮＭＯＳトランジスタ１０の各チャネルにおいて、各チャネルに関するソース配線２２及びドレイン配線２３の寄生抵抗の値が異なるが、ソース配線２２の寄生抵抗とドレイン配線２３の寄生抵抗との合計抵抗の値はほぼ等しくなる。すると、各チャネルにおいて、サージ電流が均一に流れやすくなる。つまり、サージ電流が特定のチャネルに集中しにくくなる。よって、ＥＳＤ保護回路用のＮＭＯＳトランジスタ１０において、極所発熱による破壊が発生しにくくなり、ＥＳＤ耐量が高くなる。
従って、接地電圧配線２２ａの一端と入力電圧配線２３ａの他の一端とが、ＮＭＯＳトランジスタ１０の中心を通る図内の水平線に対し、上下対称の位置にあると、このような効果を得ることができず、中心に近いチャネルと中心から遠いチャネルとの間に寄生抵抗の差が生じてしまい、均一な動作が難しくなってしまう。
なお、各ゲート１１同士は、ポリシリコンで接続されても良い。
また、各ゲート１１は、接地電圧配線２２ａでなくて各ソース配線２２に、それぞれ接続されても良い。
また、各ゲート１１において、ゲート１１と接地電圧配線２２ａとの間に、抵抗成分が存在しても良い。
また、ソース１２とドレイン１３とバックゲート１４とは、Ｐ型の半導体基板でなくてＰ型のウェルの表面に設けられても良い。
１０ ＮＭＯＳトランジスタ
１１ ゲート
１２ ソース
１３ ドレイン
１４ バックゲート
１９ コンタクト
２１ ゲート配線
２２ ソース配線
２２ａ 接地電圧配線
２２ｂ 接地電圧パッドからの配線
２３ ドレイン配線
２３ａ 入力電圧配線
２３ｂ 入力電圧パッドからの配線
２４ バックゲート配線

Claims (3)

  1. 半導体基板と、
    前記半導体基板の表面に設けられた、交互に配置された複数のソース及び複数のドレイン、前記複数のソースと前記複数のドレインとの間に形成された偶数のチャネル、前記偶数のチャネルの上に配置された複数のゲート、及び、前記複数のソースと前記複数のドレインとを含む領域を囲んで配置されたバックゲートを備えたＮＭＯＳトランジスタと、
    複数のソース配線により前記複数のソースと電気的に接続された接地電圧配線と、
    複数のドレイン配線により前記複数のドレインと電気的に接続された入力電圧配線と、
    前記接地電圧配線と全ての前記複数のゲートとを、前記バックゲートでかこまれた領域内において、それぞれ電気的に接続する複数のゲート配線と、
    前記接地電圧配線の一端において電気的に接続された外部接続用の接地電圧パッドからの配線と、
    前記入力電圧配線の他の一端において電気的に接続された外部接続用の入力電圧パッドからの配線と、
    を備え、
    前記接地電圧配線の一端と前記入力電圧配線の他の一端とは、前記ＮＭＯＳトランジスタの中心を中心とし、対向しており、
    前記一端における前記外部接続用の接地電圧パッドからの配線と前記他の一端における前記外部接続用の入力電圧パッドからの配線とは、ともに前記ＮＭＯＳトランジスタのチャネル長方向に対して平行になるように配置されていることを特徴とする半導体装置。
  2. 前記複数のソース配線は、同一形状の金属膜でそれぞれ形成され、
    前記複数のドレイン配線は、同一形状の金属膜でそれぞれ形成されている、
    ことを特徴とする請求項１記載の半導体装置。
  3. 複数の前記ゲート配線は、同一形状の金属膜でそれぞれ形成されている、
    ことを特徴とする請求項２記載の半導体装置。
JP2013007152A 2013-01-18 2013-01-18 半導体装置 Expired - Fee Related JP6099985B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013007152A JP6099985B2 (ja) 2013-01-18 2013-01-18 半導体装置
EP13871657.6A EP2947680A4 (en) 2013-01-18 2013-12-20 SEMICONDUCTOR COMPONENT
PCT/JP2013/084289 WO2014112294A1 (ja) 2013-01-18 2013-12-20 半導体装置
KR1020157018943A KR102082644B1 (ko) 2013-01-18 2013-12-20 반도체 장치
CN201380070741.0A CN104937701B (zh) 2013-01-18 2013-12-20 半导体装置
US14/761,672 US9391064B2 (en) 2013-01-18 2013-12-20 Semiconductor device
TW102148938A TWI575747B (zh) 2013-01-18 2013-12-30 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013007152A JP6099985B2 (ja) 2013-01-18 2013-01-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2014138145A JP2014138145A (ja) 2014-07-28
JP6099985B2 true JP6099985B2 (ja) 2017-03-22

Family

ID=51209396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013007152A Expired - Fee Related JP6099985B2 (ja) 2013-01-18 2013-01-18 半導体装置

Country Status (7)

Country Link
US (1) US9391064B2 (ja)
EP (1) EP2947680A4 (ja)
JP (1) JP6099985B2 (ja)
KR (1) KR102082644B1 (ja)
CN (1) CN104937701B (ja)
TW (1) TWI575747B (ja)
WO (1) WO2014112294A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741543B2 (en) * 2017-11-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Device including integrated electrostatic discharge protection component
CN116613107B (zh) * 2023-07-21 2024-01-26 粤芯半导体技术股份有限公司 改善静电防护结构的制备方法及其结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216477A (ja) * 1985-03-22 1986-09-26 Nec Corp 半導体装置
JP2982250B2 (ja) * 1990-08-09 1999-11-22 日本電気株式会社 半導体装置
US6310379B1 (en) * 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US6583972B2 (en) * 2000-06-15 2003-06-24 Sarnoff Corporation Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
JP4620282B2 (ja) * 2001-04-24 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置
KR20040086703A (ko) * 2003-04-03 2004-10-12 주식회사 하이닉스반도체 플래시 셀을 이용한 정전기 방전 보호 회로
JP2005294740A (ja) 2004-04-05 2005-10-20 Canon Inc マルチフィンガーｎｍｏｓトランジスタ構造
JP2006165481A (ja) * 2004-12-10 2006-06-22 Toshiba Corp 半導体装置
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
JP5586819B2 (ja) * 2006-04-06 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5165967B2 (ja) * 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置
TWI386826B (zh) * 2008-03-11 2013-02-21 Rdc Semiconductor Co Ltd 双端邏輯元件的方位決定方法
US8178908B2 (en) * 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
CN102263104B (zh) * 2011-06-16 2013-04-17 北京大学 Mos结构的esd保护器件
JP2013008715A (ja) * 2011-06-22 2013-01-10 Semiconductor Components Industries Llc 半導体装置
JP2013110269A (ja) * 2011-11-21 2013-06-06 Samsung Electro-Mechanics Co Ltd Ｃｍｏｓ集積回路及び増幅回路
JP2015216477A (ja) * 2014-05-09 2015-12-03 シャープ株式会社 デジタル放送受信装置及び通信方法

Also Published As

Publication number Publication date
CN104937701B (zh) 2018-05-18
TWI575747B (zh) 2017-03-21
EP2947680A1 (en) 2015-11-25
TW201444088A (zh) 2014-11-16
EP2947680A4 (en) 2016-08-24
CN104937701A (zh) 2015-09-23
KR20150109359A (ko) 2015-10-01
US9391064B2 (en) 2016-07-12
JP2014138145A (ja) 2014-07-28
KR102082644B1 (ko) 2020-02-28
US20150364465A1 (en) 2015-12-17
WO2014112294A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
TW201532162A (zh) 半導體積體電路裝置
JP6013876B2 (ja) 半導体装置
JP6033054B2 (ja) 半導体装置
JP6099985B2 (ja) 半導体装置
JP6100026B2 (ja) 半導体装置
US8710589B2 (en) Semiconductor device
JP6099986B2 (ja) 半導体装置
JP2013153018A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170222

R150 Certificate of patent or registration of utility model

Ref document number: 6099985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees