JP2008305837A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008305837A
JP2008305837A JP2007149167A JP2007149167A JP2008305837A JP 2008305837 A JP2008305837 A JP 2008305837A JP 2007149167 A JP2007149167 A JP 2007149167A JP 2007149167 A JP2007149167 A JP 2007149167A JP 2008305837 A JP2008305837 A JP 2008305837A
Authority
JP
Japan
Prior art keywords
gate electrode
type
region
transistor formation
formation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007149167A
Other languages
English (en)
Inventor
Tadashi Narita
匡 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyagi Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007149167A priority Critical patent/JP2008305837A/ja
Priority to US12/149,567 priority patent/US7667244B2/en
Publication of JP2008305837A publication Critical patent/JP2008305837A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ゲート電極のゲート幅を大きくすることなく、金属シリサイド層の剥離、凝集の発生を抑制する半導体装置を提供する。
【解決手段】半導体基板１２には、Ｎ型領域１４とＰ型領域１６の境界線を斜めに横切るように、ゲート電極２４が配置されている。これにより、Ｎ型領域１４とＰ型領域１６の境界線とゲート電極２４が交差する領域幅（実効ゲート幅）が、ゲート電極２４のゲート幅よりも大きくなる。したがって、ゲート電極２４のゲート幅を物理的に大きくしなくても、Ｎ型領域１４とＰ型領域１６の境界線上のゲート電極２４で電流が流れにくくなる抵抗異常の発生を抑制できる。また、抵抗異常の発生を抑制するために、ゲート電極２４のゲート幅を大きくする必要性が低減でき、Ｎ型領域１４とＰ型領域１６の面積が大きくなることを抑え、半導体装置１０全体として大型化することを低減できる。
【選択図】図１

Description

本発明は、デュアルゲート構造を有する半導体装置に関する。
近年の電子機器の軽薄短小化、高性能化に伴い、これらの電子機器に使用される半導体装置は、小型化、高機能化が要求されている。
図６（Ａ）に示すようなＮ型導電層とＰ型導電層とを有するゲート電極からなるデュアルゲート構造を有する半導体装置１００の場合、小型化に対応させるためには、Ｎ型トランジスタ形成領域１０２とＰ型トランジスタ形成領域１０４に渡って設けられたゲート電極１０６のゲート幅を小さくして、レイアウト面積（Ｎ型トランジスタ形成領域１０２及びＰ型トランジスタ形成領域１０４の面積）を小さくする必要がある。
しかし、ゲート電極１０６のゲート幅を小さくすると、ゲート電極１０６を形成する金属シリサイド層が、局所的に（Ｎ型トランジスタ形成領域１０２とＰ型トランジスタ形成領域１０４の境界線Ｌ近傍で）剥離、凝集するなどして、金属シリサイド層欠損領域が発生する。これにより、ゲート電極１０６の抵抗が異常に高くなるという問題が発生していた。
この問題を解決するため、図６（Ｂ）に示す平面構造を有する半導体装置１１０が提案されている（例えば、特許文献１参照）。
特許文献１の半導体装置１１０のゲート電極１１６は、Ｎ型トランジスタ形成領域１１２とＰ型トランジスタ形成領域１１４の境界線Ｌ近傍において、ゲート幅が広くされた構成となっている。これにより、ゲート電極１１６のゲート幅全体を大きくすることなく、ゲート電極１１６のゲート幅が広がるので、ゲート電極１１６を構成する金属シリサイド層が剥離、凝集せず、金属シリサイド層の欠損を抑制する。
しかし、レイアウト面積は、実質的に境界近傍におけるゲート電極１１６のゲート幅によって決定されてしまうため、ゲート電極１１６の境界線Ｌ近傍を広げると、レイアウト面積の増大を引き起こしてしまい、半導体装置１１０の大型化が避けられない。
特開２００１−７７２１０号公報
ゲート電極のゲート幅を大きくすることなく、金属シリサイド層の剥離、凝集の発生を抑制する半導体装置を提供することを課題とする。
請求項１に記載の半導体装置は、半導体基板に形成されたＮチャネル型トランジスタ形成領域と、前記半導体基板に形成され、前記Ｎチャネル型トランジスタ形成領域に隣り合って配置された前記Ｐチャネル型トランジスタ形成領域と、前記Ｎチャネル型トランジスタ形成領域とＰチャネル型トランジスタ形成領域に跨って延在するゲート電極と、を備え、前記ゲート電極は、前記Ｎチャネル型トランジスタ形成領域と前記Ｐチャネル型トランジスタ形成領域の境界線を斜めに横切るように配置されていることを特徴としている。
請求項１に記載の半導体装置によると、半導体基板には、Ｎチャネル型トランジスタ形成領域とＰチャネル型トランジスタ形成領域が設けられている。また、半導体基板には、Ｎチャネル型トランジスタ形成領域とＰチャネル型トランジスタ形成領域に跨るようにして延在するゲート電極が設けられ、デュアルゲート構造とされている。このゲート電極は、Ｎ型トランジスタ形成領域とＰ型トランジスタ形成領域の境界線を斜めに横切るように配置されている。
これにより、Ｎ型トランジスタ形成領域とＰ型トランジスタ形成領域の境界線とゲート電極が交差する領域幅が、ゲート電極のゲート幅よりも大きくなる。つまり、ゲート電極を、Ｎ型トランジスタ形成領域とＰ型トランジスタ形成領域の境界線と直交するように配置させたときと比較して、Ｎ型トランジスタ形成領域とＰ型トランジスタ形成領域の境界線とゲート電極が交差する領域幅、すなわち、実効ゲート幅が大きくなる。
したがって、ゲート電極のゲート幅を物理的に大きくしなくても、Ｎ型トランジスタ形成領域とＰ型トランジスタ形成領域の境界線上のゲート電極で電流が流れにくくなる抵抗異常の発生を抑制できる。また、抵抗異常の発生を抑制するために、ゲート電極のゲート幅を大きくする必要性が低減でき、Ｎ型トランジスタ形成領域とＰ型トランジスタ形成領域の面積が大きくなることを抑え、半導体装置全体として大型化することを低減できる。
請求項２に記載の半導体装置は、前記ゲート電極は、前記Ｐチャネル型トランジスタ形成領域と前記Ｎチャネル型トランジスタ形成領域の境界線に対して４５度の角度をなして横切ることを特徴とする請求項１に記載の半導体装置。
請求項２に記載の半導体装置によると、例えば、ゲート電極を、Ｎ型トランジスタ形成領域とＰ型トランジスタ形成領域の境界線に対して４５度（境界線を基準に時計方向に測定）の角度をなすように配置したとき、Ｎ型トランジスタ形成領域とＰ型トランジスタ形成領域の境界線とゲート電極が交差する領域幅を、ゲート電極に抵抗異常を発生させないサイズとして半導体装置全体を小型化するにはより好適である。
請求項３に記載の半導体装置は、前記ゲート電極は、導電層上に金属シリサイド層を有する構成であることを特徴としている。
請求項４に記載の半導体装置は、前記Ｎチャネル型トランジスタ形成領域内のゲート電極の導電層はＮ型導電層であり、前記Ｐチャネル型トランジスタ形成領域内のゲート電極の導電層にはＰ型導電層であることを特徴としている。
請求項５に記載の半導体装置は、前記導電層はシリコン層からなることを特徴としている。
請求項６に記載の半導体装置は、前記Ｎチャネル型トランジスタ形成領域は複数の第１のアクティブ領域を有し、前記Ｐチャネル型トランジスタ形成領域は複数の第２のアクティブ領域を有し、該第１のアクティブ領域のそれぞれと該第２のアクティブ領域のそれぞれは互いにずらして配置されていることを特徴としている。
本発明によれば、ゲート電極のゲート幅を大きくすることなく、金属シリサイド層の剥離、凝集の発生を抑制できる。
以下に、本発明の半導体装置１０について説明する。
図１（Ａ）及び図１（Ｂ）に示すように、半導体装置１０は、半導体基板１２を備えており、半導体基板１２の一方の領域にＮチャネル型トランジスタ形成領域１４（以下、Ｎ型領域と称する）が設けられ、他方の領域にＰチャネル型トランジスタ形成領域１６（以下、Ｐ型領域と称する）が設けられている。なお、本発明の例としては、Ｎチャネル型トランジスタ形成領域１４は、第１導電型不純物領域であるＰウェル（あるいはＰ型半導体基板）のようなＰ型基体の領域であり、Ｐチャネル型トランジスタ形成領域１６は、第２導電型不純物領域であるＮウェル（あるいはＮ型半導体基板）のようなＮ型基体の領域である。
Ｎ型領域１４及びＰ型領域１６には、それぞれ、第１の拡散層であるソース拡散層１８及び第２の拡散層であるドレイン拡散層２０が設けられ、このソース拡散層１８とドレイン拡散層２０間はチャンネル領域２２となる。Ｎ型領域１４に形成される拡散層はＮ型不純物を注入することで形成され、Ｐ型領域に形成される拡散層はＰ型不純物を注入して形成される。なお、図中では、導電型が異なるが、説明の簡略化のため、Ｎ型領域１４のソース拡散層とドレイン拡散層とＰ型領域１６のソース拡散層とドレイン拡散層を同じ符号を付して記載している。
半導体基板１２のチャンネル領域２２上には、チャンネル領域２２に流れる電流を制御するためのゲート電極２４が設けられている。
ゲート電極２４は、半導体基板１２上に形成された絶縁膜であるゲート酸化膜２６上に設けられ、ゲート酸化膜２６上に積層された導電層であるところのシリコン層としてポリシリコン２８と、このポリシリコン２８の上に積層された金属シリサイド層３０で構成されている。また、ゲート酸化膜２６、ポリシリコン２８及び金属シリサイド層３０を取り囲むようにして、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２等からなる絶縁膜３２が形成されている。なお、金属シリサイド層３０はソース拡散層１８及びドレイン拡散層２０上にも形成されている。
また、ゲート電極２４は、Ｎ型領域１４とＰ型領域１６の境界線Ｌを跨いだ状態で、Ｎ型領域１４のチャンネル領域２２と、Ｐ型領域１６のチャンネル領域２２に渡って連続的に設けられている。
このように、Ｎ型領域１４に形成されたソース拡散層１８及びドレイン拡散層２０と、ソース拡散層１８及びドレイン拡散層２０の間のチャネル領域２２の上方に配置されたゲート電極２４で構成されるＮチャネル型ＭＯＳトランジスタと、Ｐ型領域１６に形成されたソース拡散層１８及びドレイン拡散層２０と、ソース拡散層１８及びドレイン拡散層２０の間のチャネル領域２２の上方に配置されたゲート電極２４で構成されるＰチャネル型ＭＯＳトランジスタとが、ゲート電極２４を共通としている。Ｎ型領域１４内のゲート電極２４の導電層（ポリシリコン２８）は、Ｎ型の不純物が導入されたＮ型導電層であり、Ｐ型領域１６内のゲート電極２４の導電層（ポリシリコン２８）は、Ｐ型の不純物が導入されたＰ型導電層である。また、Ｎ型領域１４とＰ型領域１６の境界線Ｌと、その近傍に位置するゲート電極２４の導電層は、Ｐ型不純物とＮ型不純物とが相互拡散して真性状態となり、高抵抗となっている。このようにしてデュアルゲート型のＣＭＯＳトランジスタが構成されている。
なお、金属シリサイド層３０としては、例えば、チタンシリサイド層、コバルトシリサイド層、あるいはニッケルシリサイド層が挙げられる。
本実施形態では、ゲート電極２４は、Ｎ型領域１４とＰ型領域１６の境界線Ｌを基準として図１の時計方向に４５度傾いた状態で、境界線Ｌを斜めに横切るようにして設けられている。
これにより、図２に示すように、ゲート電極２４の幅（以下、ゲート幅と称することもある）をｄとしたとき、Ｎ型領域１４とＰ型領域１６の境界線Ｌとゲート電極２４が交差する領域（ＮＰバッティング部）の領域幅（ＮＰバッティング部に対する実効ゲート幅）は√２ｄとなる。この境界線Ｌは、Ｎ型領域１４とＰ型領域１６の境界部分（Ｐ型基体とＮ型基体の境界部分）あるいはその近傍の位置をいう。
したがって、図６（Ａ）に示すように、ゲート電極１０６をＮ型トランジスタ形成領域１０２とＰ型トランジスタ形成領域１０４の境界線Ｌに対して直交するように配置した場合と比較して、ゲート電極２４のＮＰバッティング部に対する実効ゲート幅を約１．４倍にできる。
図３は、ゲート電極２４のゲート幅に対するゲート電極２４の抵抗値の累積確率を示したグラフである。図３のグラフから、ゲート電極２４のゲート幅が０．１８μｍより小さくなると、ゲート電極２４に抵抗異常が発生することがわかる。つまり、ゲート幅を０．１８μｍ以上とすれば、ゲート電極２４の抵抗異常の発生を抑制することができると考えられる。
ゲート電極２４には、金属シリサイド層３０（図１（Ｂ）参照）の周囲に絶縁膜３２を形成した際や、その後の熱履歴によるストレスなどによって、ゲート電極２４の側壁に沿って金属シリサイド層３０の剥離、凝集が生じる。金属シリサイド層３０が剥離、凝集が発生する領域Ｍは、図２に示す部分であり、領域Ｍの上下方向の寸法（Ｎ型領域１４とＰ型領域１６の境界線Ｌと平行とされた寸法）は、抵抗異常が発生するゲート幅サイズとほぼ同じ０．１８μｍとなる。
そこで、本実施形態では、半導体装置１０の小型化に対応させるために、Ｎ型領域１４とＰ型領域１６の境界線Ｌに対して、ゲート電極２４を斜めに配置すると共に、ゲート電極２４のゲート幅（ｄ）を０．１８μｍとした。これにより、ゲート電極２４の実効ゲート幅は０．２５μｍ（√２ｄ）となり、金属シリサイド層の剥離、凝集がゲート電極２４の全体に発生するのを抑え、ゲート電極２４の抵抗異常の発生が抑制される。
したがって、ゲート電極２４のゲート幅を大きくしなくとも、実効ゲート幅を大きくできるので、Ｎ型領域１４とＰ型領域１６の境界線Ｌ上のゲート電極２４で、電流が流れにくくなる抵抗異常の発生を抑制できる。また、抵抗異常の発生を抑制するために、ゲート電極２４のゲート幅を大きくする必要性が低減できるので、Ｎ型領域１４とＰ型領域１６の面積を大きくすることが抑えられ、半導体装置１０が全体として大型化することを低減できる。
なお、本実施形態では、Ｎ型領域１４とＰ型領域１６の境界線Ｌを基準として、図の時計方向に４５度傾けた状態でゲート電極２４を設ける構成としたが、ゲート電極２４は境界線Ｌを斜めに横切った状態とされていればよく、境界線Ｌを基準としてゲート電極２４を傾ける角度は、必ずしも４５度である必要はない。しかし、境界線Ｌを基準としてゲート電極２４を傾ける角度を４５度よりも大きくすると、ゲート電極２４の実効ゲート幅を、ゲート電極２４に抵抗異常を発生させないサイズとするためには、ゲート電極２４のゲート幅を角度に応じた分大きくする必要性が生じる。また、境界線Ｌを基準としてゲート電極２４を傾ける角度を４５度よりも小さくすると、ゲート電極２４を境界線Ｌに沿って長くなり、場合によってはレイアウト的にＮ型領域１４とＰ型領域１６のサイズを大きくする必要性が生じる。
これらの点を鑑みて、Ｎ型領域１４とＰ型領域１６の境界線Ｌを基準として、ゲート電極２４を傾ける角度を４５度とすることが、半導体装置１０の小型化及びゲート電極２４の抵抗異常の発生の抑制の観点からは好ましいものと言える。
また、ゲート電極２４を傾ける角度が４５度と極端に角度が変わらない程度であって、マスクずれによる実際に形成されるゲート電極と境界線Ｌとの交差角度のずれを考慮すれば、実際に形成されるゲート電極と境界線Ｌとの交差角度は４５度の±５度の範囲（４０度〜５０度）であれば、上述したような懸念も無視できる程度である。なお、レイアウト的にゲート幅を大きくすることができる許容範囲内で、ゲート電極と境界線Ｌとの交差角度を４５度より大きくしても構わないし、レイアウト的にＮ型領域とＰ型領域のサイズを大きくせずとも、ゲート電極と境界線Ｌとの交差角度を４５度より小さくできるのであればそのようにしてもよい。
また、本実施形態では、図１（Ａ）に示すように、ゲート電極２４の長さをＮ型領域１４とＰ型領域１６とで等しくなる構成としているが、図４に示すように、Ｎ型領域３４のソース拡散層及びドレイン拡散層と、Ｐ型領域３６のソース拡散層及びドレイン拡散層を半導体基板１２と平行なライン上に位置させ、ゲート電極３８の長さをＮ型領域３４とＰ型領域３６とで異ならせてもよい。
このようなゲート電極３８の構成とすることで、Ｎ型領域３４及びＰ型領域３６に設けられた拡散層のそれぞれが横方向に並んで配置されるので、例えば、ゲート電極３８及びＮ型領域３４、Ｐ型領域３６上を覆うように形成された層間絶縁層にコンタクトホールを設けて、このコンタクトホールを介してＮ型領域１４とＰ型領域１６それぞれに形成されているトランジスタそれぞれに電気的に接続すべき配線を設ける際や、２つのトランジスタを横切るような配線をレイアウトする際に、あえて斜めにするような工夫を施すことが低減できる。
さらに、図１（Ａ）に示すように、ゲート電極２４をＮ型領域１４とＰ型領域１６の境界線Ｌに対して斜めに配置する構成は、図５（Ａ）に示すようなＭＯＳ型半導体装置４０においても有効となる。
ここで、図５（Ａ）のＭＯＳ型半導体装置４０について簡単に説明する。図５（Ａ）は、ＭＯＳ型半導体装置４０の平面図である。
このＭＯＳ型半導体装置４０は、それぞれに複数のＮ型ＭＯＳトランジスタが形成される２つのＮチャネル型ＭＯＳトランジスタ形成領域４２及び２つのＮチャネル型ＭＯＳトランジスタ形成領域４２に挟まれるように配置され、複数のＰ型ＭＯＳトランジスタが形成されるＰチャネル型ＭＯＳトランジスタ形成領域４４で構成されている。Ｎチャネル型ＭＯＳトランジスタ形成領域４２及びＰチャネル型ＭＯＳトランジスタ形成領域４４のアクティブ領域に形成されるＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタのそれぞれは、８角形とされたアクティブ領域（ソース拡散層４６とドレイン拡散層４８と、このソース拡散層４６及びドレイン拡散層４８の間のチャネル領域上に設けられたゲート電極５０で構成された領域）を有している。
例えば、多数のトランジスタを形成するための領域を小さくするために、アクティブ領域の形状を８角形とし、アクティブ領域が図面上で横方向に並ばないようにずらして配置（千鳥状に配置）することが考慮される。
これにより、図５（Ｂ）に示すように、アクティブ領域（ソース拡散層５８とドレイン拡散層６０と、このソース拡散層５８及びドレイン拡散層６０の間のチャネル領域上に設けられたゲート電極６２で構成された領域）の形状が長方形とされたＮ型ＭＯＳトランジスタ５４及びＰ型ＭＯＳトランジスタ５６を備えた半導体装置５２と比較して、レイアウトサイズを小さくできるため、ＭＯＳ型半導体装置４０が小型化される。
上述のように８角形のアクティブ領域を用いるに際して、各アクティブ領域が同一の導電型で複数のトランジスタが同じ導電型であれば、複数のトランジスタで共通に用いられるゲート電極が、異なる導電型の領域の境界を跨ぐことはないが、図５（Ａ）に示すように、ＣＭＯＳ構造とすべく異なる導電型のアクティブ領域が隣り合うような場合、ゲート電極が、異なる導電型の領域の境界を跨がざるをえない場合には、ゲート電極のレイアウトに工夫を施す必要性が生じる。
このようなとき、ゲート電極のレイアウトによっては本発明の解決しようとする課題を生じてしまうこととなるが、本発明のように、ゲート電極５０を、Ｎ型ＭＯＳトランジスタ形成領域４２とＰ型ＭＯＳトランジスタ形成領域４４の境界線を斜めに跨いだ状態で設ければよい。
これにより、ゲート電極５０のゲート幅のサイズを大きくしなくとも、ゲート実効幅を広げることができるので、ゲート電極５０のゲート幅を細くしても、ゲート電極５０に抵抗異常が発生しにくくなる。したがって、ＭＯＳ型半導体装置４０の小型化が図れる。
特に、図５（Ａ）のように、Ｎチャネル型ＭＯＳトランジスタ形成領域４２のアクティブ領域とＰチャネル型ＭＯＳトランジスタ形成領域４４のアクティブ領域とが同一ライン上に設けられていない配置であっても、本発明を用いることで、ゲート電極のレイアウトを複雑化することがない。
ここで、Ｎチャネル型ＭＯＳトランジスタ形成領域４２とＰチャネル型ＭＯＳトランジスタ形成領域４４の境界線を基準にして、ゲート電極５０を傾ける角度をθとし、θを４５度としたＭＯＳ型半導体装置４０の場合、図５（Ｂ）に示す半導体装置５２に対して、レイアウト面積の１０％程度の縮小ができる。また、θを６０度としたＭＯＳ型半導体装置４０の場合、図５（Ｂ）に示す半導体装置５２に対して、レイアウト面積の２０％程度の縮小ができる。
この例においては、実効ゲート幅が十分確保できる程度のゲート電極の幅が確保できていたことから、θの角度を４５度より大きくすることで、よりレイアウト面積を縮小化することができているものである。
本発明は上記実施の形態で説明した構成に限られたものではなく、本発明の作用・効果が得られる範囲で種々の変更が可能である。
例えば、図５においては更なるレイアウト面積の縮小化を考慮したものとして８角形のアクティブ領域を例に説明したが、四角形のアクティブ領域を、図５（Ａ）のように配置して、本発明のゲート電極を適用してもよい。この場合には、８角形のアクティブ領域を適用したものほどレイアウト面積の縮小化の効果は得られないかもしれないが、本発明のゲート電極を用いることでのレイアウト面積の増加を抑える効果は得られるものである。また、図５のような８角形のアクティブ領域に限らず、６角形以上の多角形を適用してもよい。
また、図５（Ａ）では、２つのＮ型領域にＰ型領域が挟まれるように配置された例で説明したが、２つのＰ型領域にＮ型領域が挟まれるものであってもよく、さらに、Ｎ型領域とＰ型領域とが交互に隣り合って配置されるものに対しても本発明を適用可能であることはいうまでもない。
本発明の実施形態に係る半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は側面断面図である。 本発明の実施形態に係る半導体装置のゲート電極の一部を示す平面図である。 本発明の実施形態に係る半導体装置を構成するゲート電極の、ゲート幅のサイズに対するゲート電極の抵抗値の累積確率を示したグラフである。 その他の形態の半導体装置を示す平面図である。 （Ａ）はその他の形態の半導体装置を示す平面図であり、（Ｂ）は従来例における半導体装置を示す平面図である。 従来例における半導体装置の示す平面図である。
符号の説明
１０ 半導体装置
１２ 半導体基板
１４ Ｎ型領域（Ｎチャネル型トランジスタ形成領域）
１６ Ｐ型領域（Ｐチャネル型トランジスタ形成領域）
１８ ソース拡散層
２０ ドレイン拡散層
２２ チャンネル領域
２４ ゲート電極
２８ ポリシリコン（導電層）
３０ 金属シリサイド層
４０ ＭＯＳ型半導体装置（半導体装置）
４２ Ｎ型ＭＯＳトランジスタ形成領域（Ｎ型領域）
４４ Ｐ型ＭＯＳトランジスタ形成領域（Ｐ型領域）
５０ ゲート電極

Claims (6)

  1. 半導体基板に形成されたＮチャネル型トランジスタ形成領域と、
    前記半導体基板に形成され、前記Ｎチャネル型トランジスタ形成領域に隣り合って配置されたＰチャネル型トランジスタ形成領域と、
    前記Ｎチャネル型トランジスタ形成領域と前記Ｐチャネル型トランジスタ形成領域に跨って延在するゲート電極と、
    を備え、
    前記ゲート電極は、前記Ｎチャネル型トランジスタ形成領域と前記Ｐチャネル型トランジスタ形成領域の境界線を斜めに横切るように配置されていることを特徴とする半導体装置。
  2. 前記ゲート電極は、前記Ｐチャネル型トランジスタ形成領域と前記Ｎチャネル型トランジスタ形成領域の境界線に対して４５度の角度をなして横切ることを特徴とする請求項１記載の半導体装置。
  3. 前記ゲート電極は、導電層上に金属シリサイド層を有する構成であることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記Ｎチャネル型トランジスタ形成領域内のゲート電極の導電層はＮ型導電層であり、前記Ｐチャネル型トランジスタ形成領域内のゲート電極の導電層にはＰ型導電層であることを特徴とする請求項３記載の半導体装置。
  5. 前記導電層はシリコン層からなることを特徴とする請求項３または請求項４記載の半導体装置。
  6. 前記Ｎチャネル型トランジスタ形成領域は複数の第１のアクティブ領域を有し、前記Ｐチャネル型トランジスタ形成領域は複数の第２のアクティブ領域を有し、該第１のアクティブ領域のそれぞれと該第２のアクティブ領域のそれぞれは互いにずらして配置されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
JP2007149167A 2007-06-05 2007-06-05 半導体装置 Pending JP2008305837A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007149167A JP2008305837A (ja) 2007-06-05 2007-06-05 半導体装置
US12/149,567 US7667244B2 (en) 2007-06-05 2008-05-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007149167A JP2008305837A (ja) 2007-06-05 2007-06-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2008305837A true JP2008305837A (ja) 2008-12-18

Family

ID=40095061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007149167A Pending JP2008305837A (ja) 2007-06-05 2007-06-05 半導体装置

Country Status (2)

Country Link
US (1) US7667244B2 (ja)
JP (1) JP2008305837A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633502B2 (en) 2009-12-17 2014-01-21 Suzuden Company, Limited Lighting apparatus encapsulated with synthetic resin material having translucent illumination section and also having heat sink section mixed with thermal conductive material

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538814B2 (en) * 2021-01-29 2022-12-27 Samsung Electronics Co., Ltd. Static random access memory of 3D stacked devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592363A (ja) * 1982-06-09 1984-01-07 テキサス・インスツルメンツ・インコ−ポレイテツド 相補型絶縁ゲート電界効果型装置
JPH08288398A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置及びその配列パターン
JP2000243941A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2001358319A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 交差ゲート構造を持つ半導体装置およびその製造方法
JP2004336058A (ja) * 2003-05-08 2004-11-25 Au Optronics Corp Ｃｍｏｓインバータ
JP2008503878A (ja) * 2004-06-17 2008-02-07 テキサス インスツルメンツ インコーポレイテッド スタガ配置のメモリ・セル・アレイ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242722B1 (ko) * 1996-08-05 2000-02-01 윤종용 개선된 씨모오스 스태틱램 셀 구조 및 그 셀의 제조방법
JP3737914B2 (ja) 1999-09-02 2006-01-25 松下電器産業株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592363A (ja) * 1982-06-09 1984-01-07 テキサス・インスツルメンツ・インコ−ポレイテツド 相補型絶縁ゲート電界効果型装置
JPH08288398A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置及びその配列パターン
JP2000243941A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2001358319A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 交差ゲート構造を持つ半導体装置およびその製造方法
JP2004336058A (ja) * 2003-05-08 2004-11-25 Au Optronics Corp Ｃｍｏｓインバータ
JP2008503878A (ja) * 2004-06-17 2008-02-07 テキサス インスツルメンツ インコーポレイテッド スタガ配置のメモリ・セル・アレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633502B2 (en) 2009-12-17 2014-01-21 Suzuden Company, Limited Lighting apparatus encapsulated with synthetic resin material having translucent illumination section and also having heat sink section mixed with thermal conductive material

Also Published As

Publication number Publication date
US7667244B2 (en) 2010-02-23
US20080303100A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
US8008723B2 (en) Semiconductor device including a plurality of diffusion layers and diffusion resistance layer
TWI525785B (zh) Semiconductor device
TWI467739B (zh) 半導體裝置
JP2007116049A (ja) 半導体装置
JP2008218564A (ja) 半導体装置
JP2010219504A (ja) 半導体装置
JP2009206490A (ja) 半導体装置及びその製造方法
US20090026546A1 (en) Semiconductor device
JP2010067799A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2012059945A (ja) 半導体装置およびその製造方法
US9012991B2 (en) Semiconductor device
US20100237420A1 (en) Semiconductor device
JP2008305837A (ja) 半導体装置
JP6122556B2 (ja) 半導体装置
JP2011187472A (ja) 半導体装置
JP5755757B2 (ja) 半導体装置
JP6099985B2 (ja) 半導体装置
JP5849670B2 (ja) 半導体装置
JP5304195B2 (ja) 半導体装置
TWI484620B (zh) Semiconductor integrated circuit device
US20130161752A1 (en) Semiconductor device
WO2017077578A1 (ja) 半導体装置
US20090189220A1 (en) Power mos transistor device and layout
JP2007250684A (ja) 回路基板及び表示装置
US20100207215A1 (en) Semiconductor Device and Method of Producing the Same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108