JP5755757B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5755757B2 JP5755757B2 JP2013553555A JP2013553555A JP5755757B2 JP 5755757 B2 JP5755757 B2 JP 5755757B2 JP 2013553555 A JP2013553555 A JP 2013553555A JP 2013553555 A JP2013553555 A JP 2013553555A JP 5755757 B2 JP5755757 B2 JP 5755757B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- eleventh
- insulating film
- twenty
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 186
- 238000009792 diffusion process Methods 0.000 claims description 108
- 229910021332 silicide Inorganic materials 0.000 claims description 70
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 273
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 121
- 229910052710 silicon Inorganic materials 0.000 description 121
- 239000010703 silicon Substances 0.000 description 121
- 230000015572 biosynthetic process Effects 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 150000004767 nitrides Chemical class 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
この技術によれば、素子形成領域の幅よりもゲート配線の幅が長いため、接続領域の形成方法を確定することができない。
基板上に形成された第1の平面状半導体層と、
前記第1の平面状半導体層上に形成された第1及び第2の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第2の柱状半導体層の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第1及び前記第2のゲート電極に接続された第1のゲート配線と、
前記第1の柱状半導体層の上部に形成された第1の第二導電型拡散層と、
前記第1の柱状半導体層の下部と前記第1の平面状半導体層の上部とに形成された第2の第二導電型拡散層と、
前記第2の柱状半導体層の上部に形成された第1の第一導電型拡散層と、
前記第2の柱状半導体層の下部と前記第1の平面状半導体層の上部とに形成された第2の第一導電型拡散層と、を有し、
前記第1のゲート配線に沿って延びる中心線が、前記第1の柱状半導体層の中心と前記第2の柱状半導体層の中心とを結ぶ線に対して第1の所定量オフセットしていることを特徴とする。
前記第2の第二導電型拡散層上と前記第2の第一導電型拡散層上とに形成されたシリサイドと、を有し、
前記第1の所定量は、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和から、前記第1の平面状半導体層の幅の半分の長さを減じた値よりも大きいことが好ましい。
前記第2の柱状半導体層の上部側壁と前記第2のゲート電極上部とに形成された第3の絶縁膜サイドウォールと、
前記第2及び前記第3の絶縁膜サイドウォールと、前記第1及び前記第2のゲート電極と、前記第1のゲート配線の側壁とに形成された第1の絶縁膜サイドウォールと、
前記第1の第二導電型拡散層上に形成されたシリサイドと、
前記第1の第一導電型拡散層上に形成されたシリサイドと、を有する、
ことが好ましい。
基板上に設定された行及び列からなる座標の一行目に、当該行方向に延在するように形成された第11の平面状半導体層と、
前記第11の平面状半導体層上において、前記座標の一行一列目に形成された第11の柱状半導体層と、
前記第11の柱状半導体層の周囲に形成された第11のゲート絶縁膜と、
前記第11のゲート絶縁膜の周囲に形成された第11のゲート電極と、
前記第11の柱状半導体層の上部に形成された第11の第二導電型拡散層と、
前記第11の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第12の第二導電型拡散層と、
前記第11の平面状半導体層上において、前記座標の一行二列目に形成された第12の柱状半導体層と、
前記第12の柱状半導体層の周囲に形成された第12のゲート絶縁膜と、
前記第12のゲート絶縁膜の周囲に形成された第12のゲート電極と、
前記第12の柱状半導体層の上部に形成された第11の第一導電型拡散層と、
前記第12の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第12の第一導電型拡散層と、
前記第11の平面状半導体層上において、前記座標の一行三列目に形成された第13の柱状半導体層と、
前記第13の柱状半導体層の周囲に形成された第13のゲート絶縁膜と、
前記第13のゲート絶縁膜の周囲に形成された第13のゲート電極と、
前記第13の柱状半導体層の上部に形成された第13の第二導電型拡散層と、
前記第13の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第14の第二導電型拡散層と、
前記第11及び前記第12のゲート電極に接続された第11のゲート配線と、
前記基板上に設定された座標の二行目に形成された第21の平面状半導体層と、
前記第21の平面状半導体層上において、前記座標の二行一列目に形成された第21の柱状半導体層と、
前記第21の柱状半導体層の周囲に形成された第21のゲート絶縁膜と、
前記第21のゲート絶縁膜の周囲に形成された第21のゲート電極と、
前記第21の柱状半導体層の上部に形成された第21の第二導電型拡散層と、
前記第21の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第22の第二導電型拡散層と、
前記第21の平面状半導体層上において、前記座標の二行二列目に形成された第22の柱状半導体層と、
前記第22の柱状半導体層の周囲に形成された第22のゲート絶縁膜と、
前記第22のゲート絶縁膜の周囲に形成された第22のゲート電極と、
前記第22の柱状半導体層の上部に形成された第21の第一導電型拡散層と、
前記第22の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第22の第一導電型拡散層と、
前記第21の平面状半導体層上において、前記座標の二行三列目に形成された第23の柱状半導体層と、
前記第23の柱状半導体層の周囲に形成された第23のゲート絶縁膜と、
前記第23のゲート絶縁膜の周囲に形成された第23のゲート電極と、
前記第23の柱状半導体層の上部に形成された第23の第二導電型拡散層と、
前記第23の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第24の第二導電型拡散層と、
前記第22及び前記第23のゲート電極に接続された第21のゲート配線と、を有し、
前記第11のゲート配線に沿って延びる中心線が、前記第11の柱状半導体層の中心と前記第12の柱状半導体層の中心とを結ぶ線に対して前記座標の二行目において、当該行方向に第11の所定量オフセットしており、
前記第21のゲート配線に沿って延びる中心線が、前記第22の柱状半導体層の中心と前記第23の柱状半導体層の中心とを結ぶ線に対して前記座標の一行目において、当該行方向に第11の所定量オフセットしていることを特徴とする。
前記第12の第二導電型拡散層上と前記第12の第一導電型拡散層上とに形成されたシリサイドと、を有し、
前記第11の所定量は、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和から、前記第11の平面状半導体層の幅の半分の長さを減じた値よりも大きいことが好ましい。
前記第11のゲート配線は、前記第11のコンタクトを介して、前記第21の平面状半導体層に電気的に接続されていることが好ましい。
ここで、ゲート絶縁膜506には、酸化膜、窒化膜、酸窒化膜、高誘電体膜といった、半導体に使用される絶縁膜が材料として使用できる。
即ち、第1のゲート配線305の第1の辺の周囲に存在する素子形成領域である平面状シリコン層309にシリサイド308を形成し、n型SGTの第2のn型拡散層502とp型SGTの第2のp型拡散層503とを電気的に接続することができる。このため、ゲート配線の相対向する第1及び第2の辺の周囲に存在する素子形成領域にシリサイドを形成した場合と比べ、素子形成領域である平面状シリコン層309の幅を狭くすることができる。
図2及び図3に示されるように、本実施形態の半導体装置は、基板201上に設定された行及び列からなる座標の一行目において、行方向に延在する第11の平面状シリコン層121と、第11の平面状シリコン層121上において、基板201上の座標の一行一列目に形成された第11の柱状シリコン層208と、第11の柱状シリコン層208の周囲に形成された第11のゲート絶縁膜215と、第11のゲート絶縁膜215の周囲に形成された第11のゲート電極107と、を有する。
第21のゲート絶縁膜219の周囲に形成された第21のゲート電極110と、を有する。
102.p型SGT
103.n型SGT
104.n型SGT
105.p型SGT
106.n型SGT
107.第11のゲート電極
108.第12のゲート電極
109.第13のゲート電極
110.第21のゲート電極
111.第22のゲート電極
112.第23のゲート電極
113.第11のゲート配線
114.ゲート配線
115.ゲート配線
116.第21のゲート配線
118.シリサイド
119.シリサイド
120.シリサイド
121.第11の平面状シリコン層
122.第21の平面状シリコン層
123.コンタクト
124.第11のコンタクト
125.コンタクト
126.コンタクト
127.第11の絶縁膜サイドウォール
128.絶縁膜サイドウォール
129.絶縁膜サイドウォール
130.絶縁膜サイドウォール
201.基板
202.第12のn型拡散層
203.第12のp型拡散層
204.第14のn型拡散層
205.第22のn型拡散層
206.第22のp型拡散層
207.第24のn型拡散層
208.第11の柱状シリコン層
209.第12の柱状シリコン層
210.第13の柱状シリコン層
211.第21の柱状シリコン層
212.第22の柱状シリコン層
213.第23の柱状シリコン層
214.素子分離膜
215.第11のゲート絶縁膜、第12のゲート絶縁膜
216.金属膜
217.第13のゲート絶縁膜
218.金属膜
219.第21のゲート絶縁膜
220.金属膜
221.第22のゲート絶縁膜、第23のゲート絶縁膜
222.金属膜
223.ポリシリコン
224.ポリシリコン
225.ポリシリコン
226.ポリシリコン
227.第11のn型拡散層
228.第11のp型拡散層
229.第13のn型拡散層
230.第21のn型拡散層
231.第21のp型拡散層
232.第23のn型拡散層
234.シリサイド
235.シリサイド
236.シリサイド
237.シリサイド
238.シリサイド
239.シリサイド
240.シリサイド
241.シリサイド
242.シリサイド
243.シリサイド
244.酸化膜
245.窒化膜
246.酸化膜
247.窒化膜
248.酸化膜
249.窒化膜
250.酸化膜
251.窒化膜
252.酸化膜
253.窒化膜
254.酸化膜
255.窒化膜
256.層間絶縁膜
257.コンタクト
258.コンタクト
259.コンタクト
260.コンタクト
261.コンタクト
262.コンタクト
301.n型SGT
302.p型SGT
303.第1のゲート電極
304.第2のゲート電極
305.第1のゲート配線
306.ゲート配線
307.第1の絶縁膜サイドウォール
308.シリサイド
309.第1の平面状シリコン層
501.基板
502.第2のn型拡散層
503.第2のp型拡散層
504.前記第1の柱状シリコン層
505.第2の柱状シリコン層
506.第1のゲート絶縁膜、第2のゲート絶縁膜
507.金属膜
508.素子分離膜
509.ポリシリコン
511.シリサイド
512.シリサイド
513.シリサイド
514.シリサイド
515.層間絶縁膜
516.酸化膜
517.窒化膜
518.酸化膜
519.窒化膜
520.コンタクト
521.コンタクト
522.コンタクト
523.コンタクト
524.第1のn型拡散層
525.第1のp型拡散層
Claims (8)
- 基板上に形成された第1の平面状半導体層と、
前記第1の平面状半導体層上に形成された第1及び第2の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第2の柱状半導体層の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第1及び前記第2のゲート電極に接続された第1のゲート配線と、
前記第1の柱状半導体層の上部に形成された第1の第二導電型拡散層と、
前記第1の柱状半導体層の下部と前記第1の平面状半導体層の上部とに形成された第2の第二導電型拡散層と、
前記第2の柱状半導体層の上部に形成された第1の第一導電型拡散層と、
前記第2の柱状半導体層の下部と前記第1の平面状半導体層の上部とに形成された第2の第一導電型拡散層と、を有し、
前記第1のゲート配線に沿って延びる中心線が、前記第1の柱状半導体層の中心と前記第2の柱状半導体層の中心とを結ぶ線に対して第1の所定量オフセットしていることを特徴とする半導体装置。 - 前記第1のゲート配線の側壁に形成された第1の絶縁膜サイドウォールと、
前記第2の第二導電型拡散層上と前記第2の第一導電型拡散層上とに形成されたシリサイドと、を有し、
前記第1の所定量は、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和から、前記第1の平面状半導体層の幅の半分の長さを減じた値よりも大きいことを特徴とする請求項1に記載の半導体装置。 - 前記第1の所定量は、前記第1の平面状半導体層の幅の半分の長さから、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和を減じた値よりも大きいことを特徴とする請求項1に記載の半導体装置。
- 前記第1の柱状半導体層の上部側壁と前記第1のゲート電極上部とに形成された第2の絶縁膜サイドウォールと、
前記第2の柱状半導体層の上部側壁と前記第2のゲート電極上部とに形成された第3の絶縁膜サイドウォールと、
前記第2及び前記第3の絶縁膜サイドウォールと、前記第1及び前記第2のゲート電極と、前記第1のゲート配線の側壁とに形成された第1の絶縁膜サイドウォールと、
前記第1の第二導電型拡散層上に形成されたシリサイドと、
前記第1の第一導電型拡散層上に形成されたシリサイドと、を有する、
ことを特徴とする請求項2に記載の半導体装置。 - 基板上に設定された行及び列からなる座標の一行目に、当該行方向に延在するように形成された第11の平面状半導体層と、
前記第11の平面状半導体層上において、前記座標の一行一列目に形成された第11の柱状半導体層と、
前記第11の柱状半導体層の周囲に形成された第11のゲート絶縁膜と、
前記第11のゲート絶縁膜の周囲に形成された第11のゲート電極と、
前記第11の柱状半導体層の上部に形成された第11の第二導電型拡散層と、
前記第11の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第12の第二導電型拡散層と、
前記第11の平面状半導体層上において、前記座標の一行二列目に形成された第12の柱状半導体層と、
前記第12の柱状半導体層の周囲に形成された第12のゲート絶縁膜と、
前記第12のゲート絶縁膜の周囲に形成された第12のゲート電極と、
前記第12の柱状半導体層の上部に形成された第11の第一導電型拡散層と、
前記第12の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第12の第一導電型拡散層と、
前記第11の平面状半導体層上において、前記座標の一行三列目に形成された第13の柱状半導体層と、
前記第13の柱状半導体層の周囲に形成された第13のゲート絶縁膜と、
前記第13のゲート絶縁膜の周囲に形成された第13のゲート電極と、
前記第13の柱状半導体層の上部に形成された第13の第二導電型拡散層と、
前記第13の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第14の第二導電型拡散層と、
前記第11及び前記第12のゲート電極に接続された第11のゲート配線と、
前記基板上に設定された座標の二行目に形成された第21の平面状半導体層と、
前記第21の平面状半導体層上において、前記座標の二行一列目に形成された第21の柱状半導体層と、
前記第21の柱状半導体層の周囲に形成された第21のゲート絶縁膜と、
前記第21のゲート絶縁膜の周囲に形成された第21のゲート電極と、
前記第21の柱状半導体層の上部に形成された第21の第二導電型拡散層と、
前記第21の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第22の第二導電型拡散層と、
前記第21の平面状半導体層上において、前記座標の二行二列目に形成された第22の柱状半導体層と、
前記第22の柱状半導体層の周囲に形成された第22のゲート絶縁膜と、
前記第22のゲート絶縁膜の周囲に形成された第22のゲート電極と、
前記第22の柱状半導体層の上部に形成された第21の第一導電型拡散層と、
前記第22の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第22の第一導電型拡散層と、
前記第21の平面状半導体層上において、前記座標の二行三列目に形成された第23の柱状半導体層と、
前記第23の柱状半導体層の周囲に形成された第23のゲート絶縁膜と、
前記第23のゲート絶縁膜の周囲に形成された第23のゲート電極と、
前記第23の柱状半導体層の上部に形成された第23の第二導電型拡散層と、
前記第23の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第24の第二導電型拡散層と、
前記第22及び前記第23のゲート電極に接続された第21のゲート配線と、を有し、
前記第11のゲート配線に沿って延びる中心線が、前記第11の柱状半導体層の中心と前記第12の柱状半導体層の中心とを結ぶ線に対して前記座標の二行目において、当該行方向に第11の所定量オフセットしており、
前記第21のゲート配線に沿って延びる中心線が、前記第22の柱状半導体層の中心と前記第23の柱状半導体層の中心とを結ぶ線に対して前記座標の一行目において、当該行方向に第11の所定量オフセットしていることを特徴とする半導体装置。 - 前記第11のゲート配線の側壁に形成された第11の絶縁膜サイドウォールと、
前記第12の第二導電型拡散層上と前記第12の第一導電型拡散層上とに形成されたシリサイドと、を有し、
前記第11の所定量は、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和から、前記第11の平面状半導体層の幅の半分の長さを減じた値よりも大きいことを特徴とする請求項5に記載の半導体装置。 - 前記第11の柱状半導体層と前記第12の柱状半導体層との間と、前記第21の柱状半導体層と前記第22の柱状半導体層との間に第11のコンタクトが形成され、
前記第11のゲート配線は、前記第11のコンタクトを介して、前記第21の平面状半導体層に電気的に接続されていることを特徴とする請求項6に記載の半導体装置。 - 前記第11の所定量は、前記第11の平面状半導体層の幅の半分の長さから、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和を減じた値よりも大きいことを特徴とする請求項5に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/062965 WO2013175557A1 (ja) | 2012-05-21 | 2012-05-21 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015107514A Division JP6427068B2 (ja) | 2015-05-27 | 2015-05-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5755757B2 true JP5755757B2 (ja) | 2015-07-29 |
JPWO2013175557A1 JPWO2013175557A1 (ja) | 2016-01-12 |
Family
ID=49623290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013553555A Active JP5755757B2 (ja) | 2012-05-21 | 2012-05-21 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5755757B2 (ja) |
KR (1) | KR20140013051A (ja) |
TW (1) | TW201349485A (ja) |
WO (1) | WO2013175557A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6294511B2 (ja) | 2015-11-09 | 2018-03-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法及び半導体装置 |
WO2017085788A1 (ja) * | 2015-11-17 | 2017-05-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03225873A (ja) * | 1990-01-30 | 1991-10-04 | Mitsubishi Electric Corp | 半導体装置 |
JP5114968B2 (ja) * | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
WO2009095998A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
JP5006379B2 (ja) * | 2009-09-16 | 2012-08-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP4987926B2 (ja) * | 2009-09-16 | 2012-08-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
-
2012
- 2012-05-21 JP JP2013553555A patent/JP5755757B2/ja active Active
- 2012-05-21 WO PCT/JP2012/062965 patent/WO2013175557A1/ja active Application Filing
- 2012-05-21 KR KR1020137030861A patent/KR20140013051A/ko active IP Right Grant
-
2013
- 2013-05-10 TW TW102116617A patent/TW201349485A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR20140013051A (ko) | 2014-02-04 |
TW201349485A (zh) | 2013-12-01 |
WO2013175557A1 (ja) | 2013-11-28 |
JPWO2013175557A1 (ja) | 2016-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10002934B2 (en) | Semiconductor device | |
JP5670605B2 (ja) | 半導体装置 | |
JP6122556B2 (ja) | 半導体装置 | |
JP5755757B2 (ja) | 半導体装置 | |
JP6427068B2 (ja) | 半導体装置 | |
JP6503421B2 (ja) | 半導体装置 | |
WO2017077578A1 (ja) | 半導体装置 | |
JP5676807B1 (ja) | 半導体装置 | |
JP5954597B2 (ja) | 半導体装置 | |
JP6250210B2 (ja) | 半導体装置 | |
JP6129387B2 (ja) | 半導体装置 | |
JP6082489B2 (ja) | 半導体装置 | |
JP6527835B2 (ja) | 半導体装置 | |
JP6527831B2 (ja) | 半導体装置 | |
JP5911948B2 (ja) | 半導体装置 | |
JP6527839B2 (ja) | 半導体装置 | |
JP5980288B2 (ja) | 半導体装置 | |
JP5917672B2 (ja) | 半導体装置 | |
JP5897676B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5755757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |