KR0164496B1 - 정전기보호소자 - Google Patents

정전기보호소자 Download PDF

Info

Publication number
KR0164496B1
KR0164496B1 KR1019950046231A KR19950046231A KR0164496B1 KR 0164496 B1 KR0164496 B1 KR 0164496B1 KR 1019950046231 A KR1019950046231 A KR 1019950046231A KR 19950046231 A KR19950046231 A KR 19950046231A KR 0164496 B1 KR0164496 B1 KR 0164496B1
Authority
KR
South Korea
Prior art keywords
contact portion
drain
gate
source
electrostatic protection
Prior art date
Application number
KR1019950046231A
Other languages
English (en)
Other versions
KR970053924A (ko
Inventor
함석헌
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950046231A priority Critical patent/KR0164496B1/ko
Priority to JP32004996A priority patent/JP4091999B2/ja
Priority to US08/752,960 priority patent/US5731614A/en
Publication of KR970053924A publication Critical patent/KR970053924A/ko
Application granted granted Critical
Publication of KR0164496B1 publication Critical patent/KR0164496B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체장치의 정전기보호소자에 관한 것으로서, 그 구성은 드레인에 가해지는 제1전원전압원(Vout)과 소오스에 가해지는 제2전원전압원(VSS)사이에 있는 내부회로의 입출력단에 접속된 사다리구조를 갖되, 상기 내부회로의 입출력단에 접속되어 있고, 그리고 웰콘택부(26)와 소오스콘택부(24)사이의 거리차가 가장 큰 위치에 있는 드레인콘택부(20)와 게이트(12)와의 간격(Awidth)이 다른 위치에 있는 드레인콘택부와 게이트와의 간격(Bwidth)보다 크게 한 구조를 갖는다. 상술한 본 발명의 정전기보호소자에 의하면, N채널 MOS소자에 있어서 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트와의 간격을 다른 위치에 있는 드레인콘택부와 게이트와의 간격보다 크게 하여서, 트리거전압 또는 트리거전류에 하등의 변화를 주지않고 과전류에 기인하여서 발생되는 드레인전압만을 증가되게 한다. 그 결과, 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인접합부에 전류가 집중적으로 축적되지 않고 다른 드레인접합부에도 병렬로 흐르기 때문에, 상기 드레인접합부의 전류밀집현상을 방지할 수 있는 효과가 있다.

Description

정전기보호소자
제1도는 종래의 NMOS 정전기보호소자의 입출력 레이아웃(I/O layout)을 보여주는 평면도.
제2도는 본 발명의 실시예에 따른 정전기보호소자의 입출력 레이아웃을 보여주는 평면도.
제3도는 본 발명의 정전기보호소자와 종래의 정전기보호소자의 특성으로서 출력전압과 스트레스전류의 관계를 보여주는 곡선도.
* 도면의 주요부분에 대한 부호의 설명
20 : 드레인콘택부 22 : 게이트
24 : 소오스콘택부 26 : 웰콘택부
본 발명은 반도체장치에 관한 것으로서, 구체적으로는 N채널 MOS(metal oxide semiconductor)소자를 이용하는 정전기보호소자에 관한 것이다.
CMOS회로에서 가장 많이 사용되고 있고 그리고 특성도 우수한 CMOS회로의 정전기보호소자는 N채널 MOS소자이다.
이러한 N채널 MOS소자는 다이오드에 비해 누설전류가 크다는 것을 제외하고는 트리거전압(a triggering voltage), 스냅-백 전압(a snap-back voltage), 동적인 저항(a dynamic resistance)등에 있어서는 다이오드에 비해 우수한 특성을 갖는 정전기 보호소자이다.
또한, 정전기보호효율을 높히기 위해서, N채널 MOS소자는 가능한한 크게 형성한 게이트폭(a gate width)을 갖고, 그리고 드레인과 동일한 도전형을 갖는 이온을 고에너지로 주입하는 플러그(plug)공정이 실시되기도 한다.
즉, N채널 MOS소자의 정전기보호효율은 그의 게이트폭에 비례하기 때문에 그 게이트폭을 늘리는 것이 필요하다. 그러나, 칩사이즈(chip size)또는 회로배치때문에 게이트폭을 한쪽의 방향으로 늘릴 수가 없을 경우에, 그 N채널 MOS소자에 있어서는 그 소자의 게이트의 핑거(finger)가 병렬적으로 배열되어 있는 사디리구조(a ladder structure or a finger structure)가 적용되어야 한다.
그러나, 제1도에 도시되어 있는 바와같이, 종래기술의 정전기보호소자로서 사용되는 사다리구조를 갖는 N채널 MOS소자는 전류의 밀집화에 기인하는 소자파괴현상을 일으켜서 정전기보호효율이 저하되는 문제가 있었다.
제1도를 참고하면, 종래의 정전기보호소자인 N채널 MOS소자는 게이트(12)가 병렬로 배치되어 있는 사다리구조를 갖고 있고, 게이트사이에는 드리엔(10)이 병렬로 배치되어 있으며 그리고 통상적으로 기판과 게이트가 접지(grounded substrate and/or grounded gate)되어 있다.
이러한 구조의 정전기보호소자는 제1도의 참조번호 18에 의해 표시된 빗금친 부분에서, 즉 게이트(12)의 핑거들사이에 삽입되어 있는 드레인(10)과의 사이에서, 전류밀집현상(current localization)이 발생한다. 그 이유는 p+형 웰콘택부(well contact : 16)와 소오스콘택부(soruce contact : 14)사이의 거리차에 기인하는 웰저항(well resistance)때문이다. 만일 상기 거리차가 작은 위치에서는, 드레인에서 발생된 정공의 대부분이 웰콘택부(16)로 빠져나가서 트리거(triggering)가 늦게 발생되는 반면에, 상기 거리차가 큰 위치에서는 드레인접합부에서 발생된 많은 정공들이 웰콘택부로 빠져나가거나 소오스접합부의 아래에 쌓이면서 소자의 트리거를 빨리 발생되게 한다. 즉, 충격이온화(im-pact ionization)에 의해서 각 드레인에서 발생한 전자-정공쌍(electron-hole pairs)중에서 대부분의 정공들은 상기 p+형 웰콘택부(16)로 빠져 나가거나 또는 n+형 소오스접합부에 축적되어서, 소오스에 대한 웰의 전위를 증가시키게 된다. 그 결과, 소오스가 턴온된다.
이러한 현상은 상기 웰콘택부(16)에서 멀리 떨어진 소오스에서 웰저항의 증가로 인하여 더욱 많이 발생된다. 따라서, 제1도에 도시된 바와같이, 빗금친 부분(18)에서, 즉 상기 웰콘택부(16)에서 가장 멀리 떨어져 있는 드레인에서, 소오스의 턴온현상이 빨리 발생되기 때문에 전류가 밀집된다.
그러므로, 사다리구조를 갖는 N채널 MOS소자를 정전기보호소자로 사용할 경우에, 상술한 현상에 의해서 정전기보호효율이 떨어지는 문제가 있었다.
따라서, 본 발명의 목적은 상술한 제반문제를 해결하기 위해 제안된 것으로서, 사다리구조를 갖는 N채널 MOS소자에 있어서 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트와의 간격을 다른 위치에 있는 드레인콘택부와 게이트와의 간격보다 크게하여 핑거구조에 사용된 모든 핑거드레인이 같은 트리거전압을 갖도록 하므로써, 정전기보호성능을 향상시키는 정전기보호소자를 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 드레인에 가해지는 제1전원전압원과 소오스에 가해지는 제2전원전압원사이에 있는 내부회로의 입출력단에 접속된 사다리구조를 갖는 정전기보호소자는, 상기 내부회로의 입출력단에 접속되어 있고, 그리고 웰콘택부와 소오스큰택부사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트와의 간격이 다른 위치에 있는 드레인콘택부와 게이트와의 간격보다 크게 한 구조를 갖는 MOS 소자를 구비한다.
이 소자에 있어서, 상기 MOS 소자는 N채널 MOS 트랜지스터이다.
본 발명의 다른 특징에 의하면, 제1전원전압원과 제2전원전압원사이에 있는 내부회로의 입출력단에 접속되어 있고, 게이트핑거들이 병렬로 배치되어 있으며 그리고 게이트핑거들사이에 소오스콘택부와 드레인콘택부가 교호적으로 병렬로 배치되어 있는 사다리구조를 갖는 정전기보호소자는, 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트와의 간격이 다른 위치에 있는 드레인콘택부와 게이트와의 간격보다 비교적 크게 형성한다.
이 소자에 있어서, 상기 정전기보호소자는 N채널 MOS트랜지스터이다.
상술한 본 발명의 정전기보호소자에 의하면, N채널 MOS소자에 있어서 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트와의 간격을 다른 위치에 있는 드레인콘택부와 게이트와의 간격보다 크게 하여서, 트리거전압 또는 트리거전류에 하등의 변화를 주지않고 과전류에 기인하여서 발생되는 드레인전압만을 증가되게 한다. 그 결과, 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인 접합부에 전류가 집중적으로 축적되지 않고 다른 드레인접합부에도 병렬로 흐르기 때문에, 상기 드레인접합부의 전류밀집현상을 방지할 수 있다.
이하. 본 발명의 실시예를 첨부도면 제2도 내지 제3도에 의거하여 상세히 설명한다.
제2도를 참고하면, 본 발명의 신규한 정전기보호소자는, 드레인에 가해지는 제1전원전압원(Vout)과 소오스에 가해지는 제2전원전압(Vss) 사이에 있는 내부회로의 입출력단에 접속된 사다리구조를 갖고, 그리고 제1전원전압(Vout)과 제2전원전압(Vss)사이에 있는 내부회로의 입출력단에 접속되어있는 N채널 MOS소자를 구비하고 있다.
상기 MOS 소자는 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트와의 간격(Awidth)이 다른 위치에 있는 드레인콘택부와 게이트와의 간격(Bwidth)보다 크게 한 구조를 갖는다. 제2도에 도시된 바와같이, 본 발명은 AwidthBwidth의 조건을 만족하는 구조를 갖는 N채널 MOS소자를 제공하는 것이다.
제2도에 있어서, 본 발명의 정전기보호소자인 N채널 MOS소자는 게이트(22)핑거들이 병렬로 배치되어 있는 사다리구조를 갖고 있고, 그리고 게이트(22)핑거들사이에서 소오스콘택부(24)와 드레인콘택부(20)가 교호적으로 병렬로 배치되어 있다. 특히, 본 발명의 정전기보호소자는 웰콘택부(26)와 소오스콘택부(24)사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트(22)와의 간격(Awidth)이 다른 위치에 있는 드레인콘택부와 게이트와의 간격(Bwidth)보다 비교적 크게 한 구조를 갖는다.
이러한 사다리구조를 갖는 정전기보호소자에 있어서, 트리거가 가장 빨리 일어나는 드레인단에서 상술한 바와같이 드레인본택부(20)와 게이트(22)사이의 간격(Awidth)을 다른 위치의 간격(Bwidth)보다 넓하게 되면, 트리거전압이나 전류에는 하등의 영향을 미치지 않게 된다. 다만, 턴온된 후에, 과전류가 발생될 때 인가되는 드레인전압(Vout)만이 증가된다.
구체적으로 설명하면, 트리거가 일어나기 전까지의 소자내 저항은 수MΩ-수백MΩ이 되기 때문에, 상술한 사다리구조에서 중앙에 있는 드레인단과 게이트사이의 간격(Awidth)이 다른 위치의 간격보다 넓어서 리니어 저항(linear resistance)을 크게 하더라고 트리거전압이나 전류는 전혀 변하지 않게 된다.
그러나, 수Ω-수십Ω에 상당하는 다이나믹 저항(Rdynamic)이 트리거된 후에 나타나게 되면, 그때부터 상기 출력전압인 드레인전압(Vout)이 제2도의 Awidth의 증가에 의한 저항성분으로 인하여 제3도에 도시된 바와같이 증가되어서 다른 드레인으로 과전류가 주입된다. 이러한 동작을 다음의 식에 의해서 표현될 수 있다.
상기 식에서, RA는 게이트와 드레인콘택부사이의 거리확장에 따른 리니어 저항의 증가분이다.
스트레스전류(Istress)가 흐를 때, 종래의 구조에서는 전압 Vout이 종래의 정전기보호소자의 전압특성을 보여주는 곡선(제3도에서 S1로 표시된 곡선)에서와 같이 변화하지만, 본 발명의 구조에서는 곡선(제3도에서 S2로 표시된 곡선)에서와같이 변화하여 과전류를 다른 드레인으로 흐르게 된다. 그결과, 충격이온화에 의해서 각 드레인에서 발생한 정공들이 웰콘택부(26)와 소오스콘택부(20)사이의 거리차가 가장 큰 위치에 있는 드레인접합부에 집중적으로 축적되지 않고 다른 드레인접합부에도 병렬로 흐르게 되기 때문에, 상술한 전류밀집현상을 방지할 수 있다.
상술한 본 발명의 정전기보호소자에 의하면, N채널 MOS소자에 있어서 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트와의 간격을 다른 위치에 있는 드레인콘택부와 게이트와의 간격보다 크게 하여서, 트리거전압 또는 트리거전류에 하등의 변화를 주지 않고 과전류에 기인하여서 발생되는 드레인전압만을 증가되게 하여 정전기보호성능을 향상시킬수 있다.
그러므로써, 본 발명의 구조에 의하면, 웰콘택부와 소오스콘택부사이의 거리차가 가장 큰 위치에 있는 드레인접합부에 전류가 집중적으로 축적되지 않고 다른 드레인접합부에도 병렬로 흐르게 하여 상기 드레인접합부의 전류밀집현상을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 드레인에 가해지는 제1전원전압원(Vout)과 소오스에 가해지는 제2전원전압원(Vss)사이에 있는 내부회로의 입출력단에 접속된 사다리구조를 갖는 정전기보호소자에 있어서, 상기 내부회로의 입출력단에 접속되어 있고, 그리고 웰콘택부(26)와 소오스콘택부(24)사이의 거리차가 가장 큰 위치에 있는 드레인콘택부(20)와 게이트(12)와의 간격(Awidth)이 다른 위치에 있는 드레인콘택부(20)와 게이트(12)와의 간격(Bwidth)보다 크게 한 구조를 갖는 MOS 소자를 구비한 것을 특징으로 하는 정전기 보호소자.
  2. 상기 MOS 소자는 N채널 MOS 트랜지스터인 것을 특징으로 하는 정전기보호소자.
  3. 제1전원전압원(Vout)과 제2전원전압원(Vss)사이에 있는 내부회로의 입력단에 접속되어 있고, 게이트(22)핑거들이 병렬로 배치되어 있으며 그리고 게이트(22)핑거들사이에서 소오스콘택부(24)와 드레인콘택부(20)가 교호적으로 병렬로 배치되어 있는 사다리구조를 갖는 정전기보호소자에 있어서, 웰콘택부(26)와 소오스콘택부(24)사이의 거리차가 가장 큰 위치에 있는 드레인콘택부와 게이트(22)와의 간격(Awidth)이 다른 위치에 있는 드레인콘택부와 게이트와의 간격(Bwidth)보다 비교적 크게 형성한 것을 특징으로 하는 정전기보호소자.
  4. 제3항에 있어서, 상기 정전기보소호자는 N채널 MOS트랜지스터인 것을 특징으로 하는 정전기보호소자.
KR1019950046231A 1995-12-02 1995-12-02 정전기보호소자 KR0164496B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950046231A KR0164496B1 (ko) 1995-12-02 1995-12-02 정전기보호소자
JP32004996A JP4091999B2 (ja) 1995-12-02 1996-11-29 静電気保護素子
US08/752,960 US5731614A (en) 1995-12-02 1996-12-02 Electrostatic protective device having elongate gate electrodes in a ladder structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046231A KR0164496B1 (ko) 1995-12-02 1995-12-02 정전기보호소자

Publications (2)

Publication Number Publication Date
KR970053924A KR970053924A (ko) 1997-07-31
KR0164496B1 true KR0164496B1 (ko) 1998-12-15

Family

ID=19437471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046231A KR0164496B1 (ko) 1995-12-02 1995-12-02 정전기보호소자

Country Status (3)

Country Link
US (1) US5731614A (ko)
JP (1) JP4091999B2 (ko)
KR (1) KR0164496B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861304B1 (ko) * 2007-06-21 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 레이아웃 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129223B2 (ja) * 1997-02-28 2001-01-29 日本電気株式会社 半導体装置
EP0922302A2 (en) * 1997-05-23 1999-06-16 Koninklijke Philips Electronics N.V. Lateral mos transistor device
US6066971A (en) * 1997-10-02 2000-05-23 Motorola, Inc. Integrated circuit having buffering circuitry with slew rate control
US6455898B1 (en) * 1999-03-15 2002-09-24 Macronix International Co., Ltd. Electrostatic discharge input protection for reducing input resistance
TW431042B (en) * 1999-05-18 2001-04-21 Sunplus Technology Co Ltd Electrostatic discharge protection apparatus of polydiode
US5990504A (en) * 1999-05-18 1999-11-23 Kabushiki Kaisha Toshiba Finger structured MOSFET
JP2001015526A (ja) * 1999-06-28 2001-01-19 Nec Kansai Ltd 電界効果トランジスタ
US20010043449A1 (en) * 2000-05-15 2001-11-22 Nec Corporation ESD protection apparatus and method for fabricating the same
EP1299932A4 (en) * 2000-06-15 2006-04-26 Sarnoff Corp MULTIFINGER CURRENT BALLAST ESD PROTECTIVE SWITCHING AND NESTED BALLAST PROCESS FOR ESD-SENSITIVE CIRCUITS
US6815775B2 (en) * 2001-02-02 2004-11-09 Industrial Technology Research Institute ESD protection design with turn-on restraining method and structures
JP4620282B2 (ja) * 2001-04-24 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置
US6781170B2 (en) * 2001-05-01 2004-08-24 Lattice Semiconductor Corporation Integrated circuit base transistor structure and associated programmable cell library
DE10206375A1 (de) * 2002-02-15 2003-06-26 Infineon Technologies Ag Integrierte, abstimmbare Kapazität
JP3808026B2 (ja) * 2002-10-23 2006-08-09 株式会社ルネサステクノロジ 半導体装置
US7244992B2 (en) * 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
JP5165967B2 (ja) * 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置
KR101159426B1 (ko) * 2010-03-15 2012-06-28 숭실대학교산학협력단 정전기 방지 구조를 가진 금속 산화막 반도체 전계효과 트랜지스터
JP5529607B2 (ja) * 2010-03-29 2014-06-25 セイコーインスツル株式会社 半導体装置
JP2013008715A (ja) * 2011-06-22 2013-01-10 Semiconductor Components Industries Llc 半導体装置
JP6338832B2 (ja) 2013-07-31 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6193771B2 (ja) * 2014-01-28 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286354A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 入力保護手段を有する半導体装置
JP2754072B2 (ja) * 1990-02-07 1998-05-20 三菱電機株式会社 半導体装置の入力回路
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861304B1 (ko) * 2007-06-21 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 레이아웃 방법

Also Published As

Publication number Publication date
KR970053924A (ko) 1997-07-31
JPH09181196A (ja) 1997-07-11
US5731614A (en) 1998-03-24
JP4091999B2 (ja) 2008-05-28

Similar Documents

Publication Publication Date Title
KR0164496B1 (ko) 정전기보호소자
JP4387468B2 (ja) 静電気保護素子
USRE38319E1 (en) Dual-node capacitor coupled MOSFET for improving ESD performance
US5027181A (en) Circuit configuration for protecting an electronic circuit against overload
US20050013073A1 (en) Protection circuit for electro static discharge
KR100194496B1 (ko) 반도체 장치
US5561312A (en) Protection device for a CMOS integrated circuit apparatus
KR100796426B1 (ko) 반도체 장치
KR100192952B1 (ko) 정전기 보호소자
KR100220384B1 (ko) 정전기 보호 소자
US5563438A (en) Rugged CMOS output stage design
US6757148B2 (en) Electro-static discharge protection device for integrated circuit inputs
KR0172231B1 (ko) 반도체 소자의 정전기 방지회로
KR19980043416A (ko) 이에스디(esd) 보호 회로
KR100244294B1 (ko) 이에스디(esd) 보호회로
KR0164506B1 (ko) 정전기 보호장치
KR920702025A (ko) Mos 소자용 과전압 보호회로
KR100612948B1 (ko) 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터
KR101024483B1 (ko) 정전기 방전 보호 소자
JP2002176347A (ja) 過電流制限型半導体素子
KR100713923B1 (ko) 반도체회로용 정전기 보호소자
KR100639224B1 (ko) 정전기 방전 보호 소자
SU830987A1 (ru) Устройство дл защиты
KR100199048B1 (ko) 정전기 보호회로
KR100188140B1 (ko) 반도체 장치의 보호 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee