CN207217533U - 一种小型化的低容瞬态电压抑制器 - Google Patents
一种小型化的低容瞬态电压抑制器 Download PDFInfo
- Publication number
- CN207217533U CN207217533U CN201721022124.5U CN201721022124U CN207217533U CN 207217533 U CN207217533 U CN 207217533U CN 201721022124 U CN201721022124 U CN 201721022124U CN 207217533 U CN207217533 U CN 207217533U
- Authority
- CN
- China
- Prior art keywords
- guide pipe
- electric capacity
- low
- low electric
- voltage suppressor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种小型化的低容瞬态电压抑制器，通过在P型浓掺杂衬底上掺杂形成的通流TVS管的上部，生长一层埋层外延层，并进行外延层表面掺杂形成正向低电容导向管，使得正向低电容导向管和通流TVS管完全是上下垂直排列的结构。将该负向低电容导向管，和正向低电容导向管与通流TVS管形成的上下垂直结构靠近并排排列，中间通过深槽隔离；整个器件的上部电极将正、负向低电容导向管直接连成一个压焊区，下电极衬底直接接地。基于本实用新型的低电容瞬态电压抑制器，其负向低电容导向管、正向低电容导向管与通流TVS管所有三个管子均是纵向排列，不仅大大缩小了芯片面积，而且还简化了晶圆工艺流程。
Description
技术领域
本实用新型涉及半导体器件制造技术领域，具体地说，是一种小型化的低容瞬态电压抑制器。
背景技术
TVS管广泛应用于各种消费类、通信、安防等行业的电子产品之中，尤其目前的电子产品芯片集成度越来越高，主芯片临界尺寸越做越小甚至到达10纳米级别，自然而然主芯片的静电承受能力也越来越脆弱。与此同时，电子产品本身的功能越来越多，其版级电路使用的半导体元器件越来越多，布线也越来越复杂，更容易在使用过程中出现静电、浪涌等过压和过流的情况。此时高性能的TVS管越来越多的被使用和重视。
对于高速信号线，比如USB、HDMI、网口等的静电保护，低电容TVS管的使用越来越广泛，据统计在国内市场月均用量达到几亿颗量级。一般为了确保不影响信号传输，低电容TVS管的电容需要小于1pF，其较低的电容值是通过一个正向低电容导向管(Steeringdiode)和普通TVS通流管串联，再和另一个负向低电容导向管并联来实现的，其总电容约为两个低电容导向管的电容之和。为了整合这三个管子到一颗芯片，同时又能避免各个管子之间的相互干扰，传统的低容TVS利用结隔离保护的低容导向管、垂直结构的TVS通流管，和共地衬底来实现。然而尽管这类做法能实现低电容，但各个管子自身的串联电阻较大残压(钳位电压)较高，特别是芯片面积较大，晶圆工艺较为复杂，成本很高。当今国内电子产业蓬勃发展，竞争也越来越激烈，消费类电子产业更是如此。对于低电容TVS管，在满足性能指标的前提下，成本成了唯一决定性因素。
传统实现方式制造的低容TVS管，为了屏蔽各个管子之间的干扰和寄生管触发，其两个低容导向管都分别通过外围PN结隔离环来隔离，如附图1所示，由于其正向低电容导向管区域19和负向低电容导向管区域20均是通过PN结隔离环来实现与其他器件之间的隔离，这样不仅增大了导向管的面积，而且还增大了管子之间的距离和串联电阻以及残压，使得芯片面积较大，晶圆工艺复杂程度也较增高了。为了弥补这个性能损失，传统低容TVS设计中增大了TVS通流管的面积来降低电路阻抗，但更加增大了芯片面积。不仅如此，传统实现方式的低容TVS由于各个器件之间并未完全隔离，在差模保护应用中经常出现I/O之间短路，也即无法用作双向保护。
实用新型内容
本实用新型的目的是改善传统TVS管的实现方式，保证器件屏蔽导向管之间的干扰和寄生管触发的性能更加好，同时又缩小芯片面积，简化晶圆工艺流程，提供一种小型化的低容瞬态电压抑制器，通过在P型浓掺杂衬底上掺杂形成的通流TVS管的上部，生长一层埋层外延层，并进行外延层表面掺杂形成正向低电容导向管。这样，正向低电容导向管和通流TVS管完全是上下垂直排列的结构。同时，由P型浓掺杂衬底上面直接生长的异型埋层外延层(N型埋层外延层)，正好形成了负向低电容导向管。再将该负向低电容导向管，和正向低电容导向管与通流TVS管形成的上下垂直结构靠近并排排列，中间通过深槽隔离；整个器件的上部电极将正、负向低电容导向管直接连成一个压焊区，下电极衬底直接接地。基于本实用新型的低电容瞬态电压抑制器，其负向低电容导向管、正向低电容导向管与通流TVS管所有三个管子均是纵向排列，不仅大大缩小了芯片面积，而且还简化了晶圆工艺流程。
为实现上述目的，本实用新型采取的技术方案是：一种小型化的低容瞬态电压抑制器，包括P型浓掺杂衬底、深槽隔离和介质层，所述P型浓掺杂衬底包括正向低电容导向管区域、负向低电容导向管区域、通流TVS管区域和背面金属层，所述P型浓掺杂衬底上的通流TVS管区域掺杂形成一层N型埋层，所述N型埋层上部生长一层N型埋层外延层，所述正向低电容导向管区域包括正向低压导向管，所述正向低压导向管掺杂形成于N型埋层外延层上，所述负向低电容导向管区域包括负向低压导向管。
所述正向低电容导向管与负向低压导向管横向排列，其上为压焊区，用于淀积金属层。
所述金属层材质为1％AlSi和0.5％Cu合金，厚度2um。
所述正向低压导向管与通流TVS管上下垂直排列。
所述深槽隔离分别设于正向低电容导向管区域、负向低电容导向管区域和通流TVS管区域的四周。
所述正向低电容导向管区域与负向低电容导向管区域之间设有深槽隔离。
所述P型浓掺杂衬底的掺杂元素为硼，衬底电阻率为20mohm.cm，N型埋层注入元素为砷，N型埋层外延层的掺杂元素为磷，外延电阻率为15ohm.cm，厚度10um。
本实用新型优点在于：
1、本实用新型的小型化低容瞬态电压抑制器，其正向低电容导向管和通流TVS管是上下垂直排列的结构，利用深槽隔离和埋层外延层结构，使得低电容导向管和通流TVS管等各个元件全部纵向紧凑排列，最大程度缩小芯片面积，简化晶圆工艺步骤，成本优势非常明显。
2、本实用新型的小型化低容瞬态电压抑制器芯片面积小，各种封装形式的兼容性高，可以适合DFN0.6x0.3及以下尺寸的封装，同时也可以做成双向低电容TVS用于差模保护，可靠性高，适用性广。
附图说明
图1为传统实现方式的低电容TVS的器件剖面图；
图2为本实用新型的小型化低容瞬态电压抑制器的器件剖面图；
图3为本实用新型的小型化低容瞬态电压抑制器的第一步制作工艺过程；
图4为本实用新型的小型化低容瞬态电压抑制器的第二步制作工艺过程；
图5为本实用新型的小型化低容瞬态电压抑制器的第三步制作工艺过程；
图6为本实用新型的小型化低容瞬态电压抑制器的第四步制作工艺过程；
图7为本实用新型的小型化低容瞬态电压抑制器的第五步制作工艺过程；
图8为本实用新型的小型化低容瞬态电压抑制器的第六步制作工艺过程；
图9为本实用新型的小型化低容瞬态电压抑制器的第七步制作工艺过程；
图10为本实用新型的小型化低容瞬态电压抑制器的第八步制作工艺过程。
附图中涉及的附图标记和组成部分如下所示：
11.P型衬底，12.齐纳管P型区，13.N阱隔离区，14.N型浓掺杂区，15.P型浓掺杂区，16.ILD和接触孔，17.金属层，18.背面共地金属层，19.正向低电容导向管区域，20.负向低电容导向管区域，21.通流TVS管区域，101.P型浓掺杂衬底，102.N型埋层，103.N型埋层外延层，104.深槽隔离，105.正向低电容导向管，106.负向低电容导向管，107.介质层，108.压焊区，109.背面金属层，110.负向低电容导向管区域，111.正向低电容导向管区域，112.通流TVS管区域。
为了容易和清楚地说明，在图中的元件不必是成比例的，并且在不同图中相同的参考标记指示相同的元件。另外，出于易于描述的目的省略了公知步骤和元件的细节描述。为了使附图清楚，将器件结构中的掺杂区域示出为一般具有直线的边缘和角度精确的棱角。然而，本领域中的技术人员要理解的是，由于掺杂元素的扩散和活化，掺杂区域的边缘一般不是直线的，并且其棱角可能没有精确角度。将由本领域中的技术人员领会到的是，使用词语“优选地”或“实质上”的表述意味着，预计有参数的元件值非常接近一设定值或设定位置。然而，正如在本领域中公知的一样，总是会有轻微的差异，其阻止所述值或位置不会严格地与设定值相同。在本领域中，相对于和描述一样的理想目标，可接受多达至少百分之十(10％)(以及关于半导体掺杂浓度多达百分之二十(20％))的差异作为合理差异。
具体实施方式
下面将结合附图，以通用型的5V通流管为实施例，对本实用新型的小型化低容瞬态电压抑制器的组成机构及其具体晶圆工艺制作方法进行清楚、完整的描述。显然，所描述的技术方案仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型的实施例中所涉及的全部利用纵向结构的低电容导向管和通流TVS管，上下垂直排列正向低电容导向管和通流TVS管，以及使用埋层外延层和深槽隔离等，而获得的其他实施例，都属于本实用新型的保护范围。
如图2所示，是本实用新型的小型化低容瞬态电压抑制器的完整器件剖面图，包括P型浓掺杂衬底101、深槽隔离104和介质层107。所述P型浓掺杂衬底101包括正向低电容导向管区域111、负向低电容导向管区域110、通流TVS管区域112和背面金属层109。所述P型浓掺杂衬底101上的通流TVS管区域112掺杂形成一层N型埋层102，所述N型埋层上部生长一层N型埋层外延层103，所述正向低电容导向管区域111包括正向低压导向管105，所述正向低压导向管105掺杂形成于N型埋层外延层103上，所述负向低电容导向管区域110包括负向低压导向管106。
下面结合附图3‐10，对本实用新型低容瞬态电压抑制器的结构及其每一个结构的实现方式和实现过程进行详细说明。
附图3为本实用新型的第一步工艺制作过程，首先准备P型浓掺杂衬底101，掺杂元素为硼，优选地，衬底电阻率为20mohm.cm。
在上述第一步的基础上，附图4示出了本实用新型的第二步工艺制作过程，在P型浓掺杂衬底101上使用光刻定义出N型埋层102区域后，做一步大束流离子注入，优选地，注入元素为砷，注入能量为80KeV，注入剂量为5E15/CM2，注入角度为7°。紧接着进入炉管进行高温退火，优选地，退火温度为1150℃，高温退火时间30分钟。
附图5示出了本实用新型的第三步工艺制作过程，在P型浓掺杂衬底101上生长N型埋层外延层103，掺杂元素为磷。优选地，外延电阻率为15ohm.cm，厚度10um。
附图6示出了本实用新型的第四步工艺制作过程，分别在负向低电容导向管区域110、正向低电容导向管区域111和通流TVS管区域的周围112，利用干法刻蚀深槽并填充SiO2隔离。优选地，深槽开口尺寸1um，刻蚀深度15um，利用LPTEOS(低压热解正硅酸乙酯)的方式在深槽中淀积1um的SiO2，最终形成深槽隔离104。利用深槽隔离104和N型埋层外延层103相互组合的结构，使得正向低电容导向管105、负向低电容导向管106和通流TVS管等各个元件全部纵向紧凑排列。
附图7示出了本实用新型的第五步工艺制作过程，在N型埋层外延层103上使用光刻定义出正向低电容导向管105所在的区域，再做一步大束流离子注入，优选地，注入元素为硼，注入能量为60KeV，注入剂量为5E15/CM2，注入角度为7°。这样，使得正向低电容导向管105和通流TVS管区域形成上下垂直排列的结构。
附图8示出了本实用新型的第六步工艺制作过程，在N型埋层外延层103上使用光刻定义出负向低电容导向管106所在区域，再做一步大束流离子注入，优选地，注入元素为磷，注入能量为80KeV，注入剂量为5E15/CM2，注入角度为7°。紧接着进入炉管进行高温退火，优选地，退火温度为950℃，高温退火时间30分钟。负向低电容导向管106与上述正向低电容导向管105成横向并排排列。
附图9示出了本实用新型的第七步工艺制作过程，在上述所有的器件工艺完成以后，在深槽隔离104上部淀积介质层SiO2，再通过光刻和湿法刻蚀打开接触孔形成ILD介质层107，优选地，ILD介质层107的SiO2厚度为0.5um。
附图10示出了本实用新型的第八步工艺制作过程，在负向低电容导向管106与正向低电容导向管105统一淀积金属层，再通过光刻和湿法刻蚀形成压焊区108。压焊区108横跨正向低电容导向管区域111和负向低电容导向管区域110。优选地，上述金属层材质为AlSi(1％)Cu(0.5％)合金，厚度2um。
最后，将上述P型浓掺杂衬底101进行钝化和合金化，在P型浓掺杂衬底101背面形成金属层109，至此组成整个小型化的低电容瞬态电压抑制器的正向低电容导向管区域111、负向低电容导向管区域110和通流TVS管区域112均得以制作完成。
通过上述工艺制作过程得到的本实用新型的小型化低容瞬态电压抑制器相比于传统实现方式的产品，芯片面积大大缩小，晶圆制造工艺简单，成本优势非常明显。
另外，本实用新型的小型化低容瞬态电压抑制器由于芯片面积小，各种封装形式的兼容性高，可以适合DFN0.6x0.3及以下尺寸的封装，同时也可以做成双向低电容TVS用于差模保护，可靠性高，适用性广。以通用型的5V通流管为例，本实用新型的小型化低容瞬态电压抑制器与传统实现方式的产品参数对比表如下：
表1 0.5pF 5V单向单路低电容TVS参数比较
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本实用新型的保护范围。
Claims (7)
1.一种小型化的低容瞬态电压抑制器，包括P型浓掺杂衬底、深槽隔离和介质层，其特征在于，所述P型浓掺杂衬底包括正向低电容导向管区域、负向低电容导向管区域、通流TVS管区域和背面金属层，所述P型浓掺杂衬底上的通流TVS管区域掺杂形成一层N型埋层，所述P型浓掺杂衬底上生长一层N型埋层外延层，所述正向低电容导向管区域包括正向低压导向管，所述正向低压导向管掺杂形成于N型埋层外延层上，所述负向低电容导向管区域包括负向低压导向管。
2.根据权利要求1所述的一种小型化的低容瞬态电压抑制器，其特征在于，所述正向低电容导向管与负向低压导向管横向排列，其上为压焊区，用于淀积金属层。
3.根据权利要求2所述的一种小型化的低容瞬态电压抑制器，其特征在于，所述金属层材质厚度为2um。
4.根据权利要求1所述的一种小型化的低容瞬态电压抑制器，其特征在于，所述正向低压导向管与通流TVS管上下垂直排列。
5.根据权利要求1所述的一种小型化的低容瞬态电压抑制器，其特征在于，所述深槽隔离分别设于正向低电容导向管区域、负向低电容导向管区域和通流TVS管区域的四周。
6.根据权利要求1或5所述的一种小型化的低容瞬态电压抑制器，其特征在于，所述正向低电容导向管区域与负向低电容导向管区域之间设有深槽隔离。
7.根据权利要求1所述的一种小型化的低容瞬态电压抑制器，其特征在于，所述P型浓掺杂衬底的掺杂元素为硼，衬底电阻率为20mohm.cm，N型埋层注入元素为砷，N型埋层外延层的掺杂元素为磷，外延电阻率为15ohm.cm，厚度10um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721022124.5U CN207217533U (zh) | 2017-08-16 | 2017-08-16 | 一种小型化的低容瞬态电压抑制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721022124.5U CN207217533U (zh) | 2017-08-16 | 2017-08-16 | 一种小型化的低容瞬态电压抑制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207217533U true CN207217533U (zh) | 2018-04-10 |
Family
ID=61818953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721022124.5U Active CN207217533U (zh) | 2017-08-16 | 2017-08-16 | 一种小型化的低容瞬态电压抑制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207217533U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110556416A (zh) * | 2019-06-29 | 2019-12-10 | 上海长园维安微电子有限公司 | 一种低残压大浪涌单向骤回tvs器件及其制造方法 |
| CN111312708A (zh) * | 2020-03-30 | 2020-06-19 | 上海维安半导体有限公司 | 一种低电容瞬态电压抑制器及其制造方法 |
| CN114038902A (zh) * | 2021-12-01 | 2022-02-11 | 上海镓芯科技有限公司 | 一种薄膜型半导体的瞬态电压抑制二极管 |
-
2017
- 2017-08-16 CN CN201721022124.5U patent/CN207217533U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110556416A (zh) * | 2019-06-29 | 2019-12-10 | 上海长园维安微电子有限公司 | 一种低残压大浪涌单向骤回tvs器件及其制造方法 |
| CN111312708A (zh) * | 2020-03-30 | 2020-06-19 | 上海维安半导体有限公司 | 一种低电容瞬态电压抑制器及其制造方法 |
| CN114038902A (zh) * | 2021-12-01 | 2022-02-11 | 上海镓芯科技有限公司 | 一种薄膜型半导体的瞬态电压抑制二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101847663B (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| CN207217533U (zh) | 一种小型化的低容瞬态电压抑制器 | |
| CN109599398A (zh) | 单堆叠双极型esd保护装置 | |
| CN107256883B (zh) | 一种两路双向tvs二极管及其制作方法 | |
| CN107301994A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN107919355A (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| US11233045B2 (en) | Transient voltage suppression device and manufacturing method therefor | |
| CN101752429B (zh) | 高稳定性齐纳二极管及其制造方法 | |
| CN212750896U (zh) | 用于防止放电的设备和电子设备 | |
| CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
| CN104617094B (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
| CN207082530U (zh) | 超低残压低容瞬态电压抑制器 | |
| CN208637420U (zh) | 一种穿通型低电容瞬态电压抑制器 | |
| CN207165576U (zh) | 瞬态电压抑制器 | |
| CN206947345U (zh) | 一种超低电容tvs器件结构 | |
| CN111312710B (zh) | 一种低残压低容值的esd器件及制备方法 | |
| CN103579229B (zh) | 集成过流保护的mosfet及制造方法 | |
| CN211507635U (zh) | 一种低残压低容值的esd器件 | |
| CN104616988B (zh) | 一种具有超深沟槽的瞬态电压抑制器结构的制造方法 | |
| CN207021265U (zh) | 高对称性能双向瞬态电压抑制器 | |
| CN107689370A (zh) | 高对称性能双向瞬态电压抑制器及其制造方法 | |
| CN109037205A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN205016525U (zh) | 容性二极管组件 | |
| CN207381399U (zh) | 一种双向npn穿通型超低压tvs结构 | |
| CN104538451B (zh) | 沟槽型双层栅mos及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |