CN208637420U - 一种穿通型低电容瞬态电压抑制器 - Google Patents

Abstract

本实用新型公开了一种穿通型低电容瞬态电压抑制器，包括N型浓掺杂衬底、ILD介质层和深槽隔离，N型浓掺杂衬底包括背面金属层、负向低电容导向管区域和NPN穿通型通流TVS管区域，负向低电容导向管区域包括负向低电容导向管，N型浓掺杂衬底上生长一层P型轻掺杂高阻外延层，P型轻掺杂高阻外延层表面掺杂P型基区，P型基区掺杂NPN集电极区域。用于半导体技术领域。其优点主要表现为：本实用新型的启动电压(穿通电压或击穿电压)大大降低，钳位电压也相应地降低，另外，低电容TVS由于芯片面积小，各种封装形式的兼容性高，可以适合DFN0.6x0.3及以下尺寸的封装，同时也可以做成双向低电容TVS用于差模保护，可靠性高，适用性广，不仅如此，本实用新型所述的制作方法可以方便地调整通流NPN管的触发电压和穿通电压，来满足客户差异化工作电压的要求，适应各种客户端的应用，同时成本可控。

Description

一种穿通型低电容瞬态电压抑制器

技术领域

本实用新型涉及半导体技术领域，具体地说，是一种穿通型低电容瞬态电压抑制器。

背景技术

TVS管广泛应用于各种消费类、通信、安防等行业的电子产品之中，尤其目前的电子产品芯片集成度越来越高，主芯片临界尺寸越做越小甚至到达10纳米级别，自然而然主芯片的静电承受能力也越来越脆弱。与此同时，电子产品本身的功能越来越多，其版级电路使用的半导体元器件越来越多，布线也越来越复杂，更容易在使用过程中出现静电、浪涌等过压和过流的情况。此时高性能的TVS管越来越多的被使用和重视。

对于高速信号线，比如USB、HDMI、网口等的静电保护，低电容TVS管的使用越来越广泛，据统计在国内市场月均用量达到几亿颗量级。一般为了确保不影响信号传输，低电容TVS管的电容需要小于1pF，其较低的电容值是通过一个正向低电容导向管(Steeringdiode)和普通TVS通流管串联，再和另一个负向低电容导向管并联来实现的，其总电容约为两个低电容导向管的电容之和。然而尽管这类做法能实现低电容，但TVS管子的击穿电压(Breakdown Volrage)普遍在8V或者以上，也即TVS启动电压需要高于8V，同时导致残压(钳位电压)较高，应用终端静电等级下降。

实用新型内容

本实用新型的目的是针对上述现有技术中存在的问题，提供一种穿通型低电容瞬态电压抑制器。可实现提供一种能降低启动电压(穿通电压或击穿电压)和钳位电压，且能缩小芯片面积，对各种封装形式的兼容性高，通过在浓掺杂N型衬底上，生长一层P型轻掺杂高阻外延层，并进行外延层表面进行P型基区掺杂，再在基区中进行N型集电极掺杂，这样就形成了纵向NPN结构通流管。同时，由衬底上面直接生长的异型埋层外延层，正好形成了负向低电容导向管。再将该负向低电容导向管，和纵向NPN结构通流管靠近并排排列，中间通过深槽隔离；整个器件的上部电极直接连成一个压焊区，下部电极是衬底。基于本实用新型的低电容TVS管，上部电极接地，下部电极接被保护电路的I/O，其中TVS通流管为NPN结构，具有穿通特性，其穿通电压低于传统低电容TVS齐纳管(Zener diode)的击穿电压，也降低了钳位电压。

实现上述目的，本实用新型采取的技术方案是：

一种穿通型低电容瞬态电压抑制器，包括N型浓掺杂衬底、ILD介质层和深槽隔离，所述N型浓掺杂衬底包括背面金属层、负向低电容导向管区域和NPN穿通型通流TVS管区域，所述负向低电容导向管区域包括负向低电容导向管，所述N型浓掺杂衬底上生长一层P型轻掺杂高阻外延层，所述P型轻掺杂高阻外延层表面掺杂P型基区，所述P型基区掺杂NPN集电极区域。

进一步地，所述负向低电容导向管和纵向NPN结构通流管靠近并排排列，其上为压焊区，用于淀积金属层。

进一步地，所述深槽隔离分别设于负向低电容导向管区域和所述NPN穿通型通流TVS管区域的四周。

进一步地，所述负向低电容导向管区域和所述NPN穿通型通流TVS管区域中间设置有深槽隔离。

进一步地，所述金属层的厚度为2um。

进一步地，所述N型浓掺杂衬底的掺杂元素为砷，电阻率为20mohm.cm，所述P型轻掺杂高阻外延层，掺杂元素为硼，外延电阻率为15ohm.cm，厚度10um，所述P型基区104注入元素为硼。

进一步地，所述NPN集电极区域105注入元素为磷，所述负向低电容导向管区域106注入元素为硼。

进一步地，所述ILD介质层厚度为0.5um。

本实用新型优点在于：

1、本实用新型提供的一种穿通型低电容瞬态电压抑制器，通过在浓掺杂N型衬底上，生长一层P型轻掺杂高阻外延层，并在P型轻掺杂高阻外延层进行P型基区掺杂，再在基区中进行N型集电极掺杂，形成纵向的NPN结构通流管，同时，由浓掺杂N型衬底上直接生长的异型埋层外延层，正好形成了负向低电容导向管，负向低电容导向管和纵向NPN结构通流管靠近并排排列，中间通过深槽隔离，整个器件的上部电极直接连成一个压焊区，下部电极是衬底，其中TVS通流管为NPN结构，具有穿通特性，其穿通电压低于传统低电容TVS齐纳管的击穿电压，也降低了钳位电压。

2、本实用新型提供的一种穿通型低电容瞬态电压抑制器，由于芯片面积小，各种封装形式的兼容性高，可以适合DFN0.6x0.3及以下尺寸的封装，同时也可以做成双向低电容TVS用于差模保护，可靠性高，适用性广。

附图说明

为能更清楚理解本实用新型的目的、特点和优点，以下将结合附图对本实用新型的较佳实施例进行详细描述，其中：

图1为传统实现方式的低电容TVS的器件剖面图。

图2为本实用新型一种穿通型低电容瞬态电压抑制器的完整器件剖面图。

图3为本实用新型的一种穿通型低电容瞬态电压抑制器的第一步制作工艺过程。

图4为本实用新型的一种穿通型低电容瞬态电压抑制器的第二步制作工艺过程。

图5为本实用新型的一种穿通型低电容瞬态电压抑制器的第三步制作工艺过程。

图6为本实用新型的一种穿通型低电容瞬态电压抑制器的第四步制作工艺过程。

图7为本实用新型的一种穿通型低电容瞬态电压抑制器的第五步制作工艺过程。

图8为本实用新型的一种穿通型低电容瞬态电压抑制器的第六步制作工艺过程。

图9为本实用新型的一种穿通型低电容瞬态电压抑制器的第七步制作工艺过程。

图10为本实用新型的一种穿通型低电容瞬态电压抑制器的第八步制作工艺过程。

附图中涉及的附图标记和组成部分如下所示：

11.P型衬底，12.N型埋层，13.埋层外延层，14.深槽隔离，15.P型浓掺杂区，16.N型浓掺杂区，17.ILD介质层，18.金属压焊区，19.正向低电容导向管区域，20.负向低电容导向管区域，21.通流TVS管区域，101.N型浓掺杂衬底，102.P型轻掺杂高阻外延层，103.深槽隔离，104.P型基区，105.NPN集电极区域，106.负向低电容导向管，107.ILD介质层，108.压焊区，109.背面金属层，110.负向低电容导向管区域，111.NPN穿通型通流TVS管区域。

具体实施方式

下面将结合本实用新型所示出的附图，对本实用新型中的具体晶圆工艺制作方法进行清楚、完整的描述。显然，所描述的技术方案仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型的实施例中所涉及的全部利用纵向结构的低电容导向管和通流NPN管，以及使用P型高阻外延层和深槽隔离等，而获得的其他实施例，都属于本实用新型的保护范围。

如附图2所示，是本实用新型一种穿通型低电容瞬态电压抑制器的完整器件剖面图。示出了利用深槽隔离103和P型轻掺杂高阻外延层102结构，形成穿通型NPN管作为通流TVS管，使得TVS管的启动电压(穿通电压)降低，同时钳位电压降低。

下面结合附图3-10，对本实用新型一种穿通型低电容瞬态电压抑制器的结构及其每一个结构的实现方式和实现过程进行详细说明。

附图3为本实用新型的第一步工艺制作过程，首先准备N型浓掺杂衬底101，掺杂元素为砷，优选地，衬底电阻率为20mohm.cm。

在上述第一步的基础上，附图4示出了本实用新型的第二步工艺制作过程，生长P型轻掺杂高阻外延层102，掺杂元素为硼。优选地，外延电阻率为15ohm.cm，厚度10um。

附图5示出了本实用新型的第三步工艺制作过程，在各个低电容导向管和通流TVS管的周围，干法刻蚀深槽并填充Si02隔离。优选地，深槽开口尺寸1um，刻蚀深度15um，利用LPTEOS(低压热解正硅酸乙酯)的方式在深槽中淀积1um的Si02，形成深槽隔离103。

图6示出了本实用新型的第四步工艺制作过程，使用光刻定义出P型基区104，再做一步离子注入，优选地，注入元素为硼，注入能量为80KeV，注入剂量为1E14/CM2，注入角度为7°，紧接着进入炉管进行高温退火，优选地，退火温度为1050℃，高温退火时间30分钟。

图7示出了本实用新型的第五步工艺制作过程，使用光刻定义出NPN集电极区域105，再做一步大束流离子注入，优选地，注入元素为磷，注入能量为80KeV，注入剂量为5E15/CM2，注入角度为7°。

图8示出了本实用新型的第六步工艺制作过程，使用光刻定义出负向低电容导向管区域106，再做一步大束流离子注入，优选地，注入元素为硼，注入能量为60KeV，注入剂量为5E15/CM2，注入角度为7°。紧接着进入炉管进行高温退火，优选地，退火温度为950℃，高温退火时间30分钟。

图9示出了本实用新型的第七步工艺制作过程，在所有的器件工艺完成以后，淀积介质层Si02，再通过光刻和湿法刻蚀打开接触孔形成ILD介质层107，优选地，ILD介质层107SiO2厚度0.5um。

图10示出了本实用新型的第八步工艺制作过程，淀积背面金属层109，再通过光刻和湿法刻蚀形成压焊区108。优选地，金属层材质为AlSi(1％)Cu(0.5％)合金，厚度2um。

最后，在钝化和合金化以及背面金属层109都完成以后，组成整个低电容TVS管的负向低电容导向管区域110，和NPN穿通型通流TVS管区域111均得以制作完成。

以通用型的5V通流管为例，本实用新型的一种穿通型低电容瞬态电压抑制器与传统实现方式的产品参数对比表如下：

如上表所示，本实用新型低电容TVS相比于传统实现方式的产品，启动电压(穿通电压或击穿电压)大大降低，钳位电压也相应地降低。另外，本实用新型低电容TVS由于芯片面积小，各种封装形式的兼容性高，可以适合DFN0.6x0.3及以下尺寸的封装，同时也可以做成双向低电容TVS用于差模保护，可靠性高，适用性广。不仅如此，本实用新型所述的制作方法可以方便地调整通流NPN管的触发电压和穿通电压，来满足客户差异化工作电压的要求，适应各种客户端的应用，同时成本可控。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下。由语句“包括一个……限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外相同的要素”。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种穿通型低电容瞬态电压抑制器，其特征在于：包括N型浓掺杂衬底、ILD介质层和深槽隔离，所述N型浓掺杂衬底包括背面金属层、负向低电容导向管区域和NPN穿通型通流TVS管区域，所述负向低电容导向管区域包括负向低电容导向管，所述N型浓掺杂衬底上生长一层P型轻掺杂高阻外延层，所述P型轻掺杂高阻外延层表面掺杂P型基区，所述P型基区掺杂NPN集电极区域。

2.根据权利要求1所述的一种穿通型低电容瞬态电压抑制器，其特征在于：所述负向低电容导向管和纵向NPN结构通流管靠近并排排列，其上为压焊区,用于淀积金属层。

3.根据权利要求1所述的一种穿通型低电容瞬态电压抑制器，其特征在于：所述深槽隔离分别设于负向低电容导向管区域和所述NPN穿通型通流TVS管区域的四周。

4.根据权利要求1所述的一种穿通型低电容瞬态电压抑制器，其特征在于：所述负向低电容导向管区域和所述NPN穿通型通流TVS管区域中间设置有深槽隔离。

5.根据权利要求2所述的一种穿通型低电容瞬态电压抑制器，其特征在于：所述金属层的厚度为2um。

6.根据权利要求1所述的一种穿通型低电容瞬态电压抑制器，其特征在于：所述N型浓掺杂衬底的掺杂元素为砷，电阻率为20mohm.cm，所述P型轻掺杂高阻外延层，掺杂元素为硼，外延电阻率为15ohm.cm，厚度10um，所述P型基区104注入元素为硼。

7.根据权利要求1所述的一种穿通型低电容瞬态电压抑制器，其特征在于：所述NPN集电极区域105注入元素为磷，所述负向低电容导向管区域106注入元素为硼。

8.根据权利要求1所述的一种穿通型低电容瞬态电压抑制器，其特征在于：所述ILD介质层厚度为0.5um。